JPH0212326A - ディスク制御装置 - Google Patents

ディスク制御装置

Info

Publication number
JPH0212326A
JPH0212326A JP16121588A JP16121588A JPH0212326A JP H0212326 A JPH0212326 A JP H0212326A JP 16121588 A JP16121588 A JP 16121588A JP 16121588 A JP16121588 A JP 16121588A JP H0212326 A JPH0212326 A JP H0212326A
Authority
JP
Japan
Prior art keywords
data
sector
sector buffer
buffers
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16121588A
Other languages
English (en)
Inventor
Naotatsu Hatsutori
服部 尚立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16121588A priority Critical patent/JPH0212326A/ja
Publication of JPH0212326A publication Critical patent/JPH0212326A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1度圀! 本発明はディスク制御装置に関し、特にディスク制御装
置を介して行われるディスク装置と主記憶装置との間の
データ転送処理に関する。
良工盈且 従来、ディスク制御装置は、主記憶装置とディスク装置
との間のデータ転送処理における各々の転送速度差およ
び非同期動作を補うために、1回の命令で取板い得る最
大のデータ量を格納することができる全セクタバッファ
をデータバッファとして構成されるのが一般的である。
したがって、ディスク制御装置が全セクタバッファをデ
ータバッファとして構成されている場合には、主記憶装
置との間で全てのデータ転送が終了した後にディスク装
置との間のデータ転送を開始しなければならず、あるい
はディスク装置との間で全てのデータ転送が終了した後
に主記憶装置との間のデータ転送を開始しなければなら
ないため、1回の命令に要する時間が主記憶装置との間
のデータ転送の時間とディスク装置との間のデータ転送
の時間とを加え合わせたものとなり、多くの処理時間を
必要とするとともに、全セクタバッファの容量の大きさ
によりディスク制御装置の能力が仰えられ、しかも回路
量が多くなるという欠点がある。
さらに、全セクタバッファが故障した場合には、これ以
後データ転送が正常に行われないだけでなく、誤ってデ
ータ転送が行われて異常なデータが転送されても発見で
きないというように信頼性が低(、回路量が多いために
故障箇所の判定が困難であるという欠点がある。
ユ1しと1皿 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、処理時間を短縮することができ、ハード
ウェアの信頼性を向上させ、回路の故障箇所を容易に判
定することができるディスク制御装置の提供を目的とす
る。
九匪立■處 本発明によるディスク制御装置は、ディスク装置から読
出されたデータを第1および第2のセクタバッファに交
互に格納し、前記第1および第2のセクタバッファに格
納された前記データを交互に主記憶装置に転送するディ
スク制御装置であって、前記第1および第2のセクタバ
ッファ各々に対応して設けられ、これら対応セクタバッ
ファと同一のデータを各々格納する第1および第2の付
加セクタバッファと、前記第1および第2のセクタバッ
ファ各々に格納されたデータの障害の有無を検出する第
1および第2のセクタバッファ障害検出手段と、前記第
1および第2の付加セクタバッファ各々に格納されたデ
ータの障害の有無を検出する第1および第2の付加セク
タバッファ障害検出手段と、前記第1または第2のセク
タバッファ障害検出手段の検出結果と前記第1または第
2の付加セクタバッファ障害検出手段の検出結果とに応
じて、前記第1または第2のセクタバッファに格納され
たデータと前記第1または第2の付加セクタバッファに
格納されたデータとのうち一方を選択する選択手段とを
有し、前記選択手段により選択されたデータを前記主記
憶装置に転送するようにしたことを特徴とする。
次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る0図において、本発明の一実施例によるディスク制御
装置は、セクタバッファ1.2と、付加セクタバッファ
3,4と、カウンタ7.8と、セクタバッファ切換え回
路9と2パリテイ生成器10.11と、パリティチエツ
ク回路12〜15と、比較器16.17と、選択器18
.19と、コントローラ20とにより構成されている。
セクタバッファ1.2には図示せぬディスク装置での読
出しおよび書込みの単位である1セクタ分のデータが格
納される。
付加セクタバッファ3.4はセクタバッファ1゜2に夫
々対応しており、セクタバッファ1,2各々に格納され
たデータと同一のデータが各々格納される。
カウンタ7.8はセクタバッファ1.2および付加セク
タバッファ3.4各々にデータが規定i格納されている
ことを示すフラグ5.6を夫々内蔵し、セクタバッファ
1.2および付加セクタバッファ3.4各々に読出しア
ドレスまたは書込みアドレスを供給するとともに、セク
タバッファ1゜2および付加セクタバッファ3,4各々
から図示せぬ主記憶装置への転送データ量を計数する。
セクタバッファ切換え回路9はセクタバッファ1.2お
よび付加セクタバッファ3.4各々に読出し状態あるい
は書込み状態を手旨定し、セクタバッファ1,2および
付加セクタバッファ3.4各々が、主記憶装置との間の
データ転送に使用されているか、あるいはディスク装置
との間のデータ転送に使用されているかを区別し、セク
タバッフr1.2および付加セクタバッファ3.4にお
けるデータ転送状態を制御する。
パリティ生成器10.11はセクタバッファ1゜2およ
び付加セクタバッファ3.4各々にデータを書込む際に
パリティビットを生成して該データに付加する。
パリティチエツク回路12〜15は夫々セクタバッファ
1.2および付加セクタバッファ3.4各々に書込まれ
たデータを、パリティ生成器10゜11で該データに付
加されたパリティビットによりパリティチエツクを行う
比較器16.17は夫々セクタバッファ1.2からの読
出しデータと付加セクタバッファ3.4からの読出しデ
ータとを比叙し、これらのデータが一致しているか否か
を検出する。
選択器18.19はハリティチエツク回路12〜15の
チエツク結果、−比較器16.17の比較結果とに応じ
て、セクタバッファ1.2からの読出しデータと付加セ
クタバッファ3,4からの読出しデータとのうち一方を
選択する。また、コントローラ20はディスク装置との
間のデータ転送を制御する。
次に、ディスク装置からデータを読出す場合について説
明する。
ディスク制御装置に読出し命令が与えられると、フラグ
5,6とカウンタ7.8とセクタバッファ切換え回路9
とが初期化され、コントローラ20の制御によりバス1
01を介して転送されてきたディスク装置からの読出し
データが、セクタバッファ切換え回路9により指定され
るセクタバッフT1および付加セクタバッファ3に内部
バス103を介して順次格納されていく。
セクタバッファ1および付加セクタバッファ3に順次格
納されるデータはカウンタ7によってカウントされる。
また、該データにはパリティ生成器10により生成され
たパリティビットが付加されてセクタバ・ツファ1およ
び付加セクタバッファ3に格納されていく。
ディスク装置からの1セクタ分のデータ転送が終了する
と、フラグ5が論理″1′″となって一旦データ転送処
理が中止される。このとき、セクタバッファ切換え回路
9によりディスク装置からの読出しデータを格納するセ
クタバッファの切換えが行われる。すなわち、ディスク
装置からの読出しデータを格納するセクタバッファが、
セクタバッフr1およびけ加・セクタバッファ3からセ
クタバッフT2および付加セクタバッファ4に切換えら
れる。
このセクタバッファ2および付加セクタバッファ4への
切換えが行われると、コントローラ20の制御によりデ
ィスク装置からの読出しデータの転送が再開され、上述
の動作と同様にして、ディスク装置からの読出しデータ
がセクタバッファ2および付加セクタバッファ4に格納
されていく。
このとき、セクタバッファ1および付加セクタバッファ
3のデータ量を示すフラグ5が論理″1″″となってい
るので、セクタバッファ1または付加セクタバッファ3
に格納されたデータが選択器18と内部バスIQ4とバ
ス102とを介して主記憶装置に転送されていく。
つまり、この時点ではセクタバッファ2および付加セク
タバッファ4にディスク装置からの読出しデータが格納
される処理と、セクタバッファ1または付加セクタバッ
ファ3からの読出しデータが主記憶装置に転送される処
理とが同時に行われていることになる。
しかも、セクタバッファ1または付加セクタバッファ3
と主記憶装置との間のデータ転送速度は、ディスク装置
の1セクタ処理時間内であれば、ディスク装置とセクタ
バッファとの転送速度に依存せず、主記憶装置とディス
ク制御装置とを接続するバス102の使用状況のみによ
って決定される。
セクタバッファ1または付加セクタバッファ3から主記
憶装置へのデータ転送が順次行われ、1セクタ分のデー
タ転送が終了すると、フラグ5が論理“0″となってセ
クタバッファ1または付加セクタバッファ3から主記憶
装置へのデータ転送が中断される。
また、ディスク装置からセクタバッファ2および付加セ
クタバッファ4への1セクタ分のデータ転送処理が終了
すると、フラグ6が論理“1″となって一旦データ転送
処理が中止される。
このとき、セクタバッフア切換え回路9によりディスク
装置からの読出しデータを格納するセクタバッファの切
換え、および主記憶装置にデータ転送を行うセクタバッ
ファの切換えが行われる。
すなわち、ディスク装置からの読出しデータを格納する
セクタバッファが、セクタバッファ2および付加セクタ
バッファ4からセクタバッファ1および付加セクタバッ
ファ3に切換えられ、主記憶装置にデータ転送を行うセ
クタバッファが、セクタバッファ1および付加セクタバ
ッファ3からセクタバッファ2および付加セクタバッフ
ァ4に切換えられる。
上述の動作のように、ディスク装置との間のデータ転送
と、主記憶装置との間のデータ転送とが同時に行われ、
上述の動作を命令により与えられたセクタ数分繰返すこ
とによりディスク装置から主記憶装置へのデータ転送が
終了する。
次に、セクタバッファ1または付加セクタバッファ3か
ら主記憶装置にデータ転送を行う場合に、セクタバッフ
ァ1または付加セクタバッファ3から読出された読出し
データに対する障害検出処理について説明する。
セクタバッファ1または付加セクタバッファ3から主記
憶装置にデータ転送を行う場合、セクタバッファ1およ
び付加セクタバッフr3の両方からデータの読出しが行
われる。
このとき、セクタバッファ1および付加セクタバッファ
3から読出されたデータは、比較器16によりセクタバ
ッファ1からの読出しデータと付加セクタバッファ3か
らの読出しデータとが一致しているかが検証され、同時
にパリティチエツク回路12.14によりセクタバッフ
ァ1からの読出しデータおよび付加セクタバッファ3か
らの読出しデータのパリティチエツクが行われる。
比較器16の比較結果およびパリティチエツク回路12
.14のパリティチエツクの結果により、セクタバッフ
ァ1からの読出しデータと付加セクタバッファ3からの
読出しデータとが一致しており、かつセクタバッファ1
からの読出しデータおよび付加セクタバッファ3からの
読出しデータにパリティチエツクによる誤りがないと判
定されたとき、セクタバッファ1からの読出しデータお
よび付加セクタバッフT3からの読出しデータともに正
常であるので、選択器18はセクタバッファ1からの読
出しデータを選択して主記憶装置に転送する。この場合
、選択器18が付加セクタバッファ3からの読出しデー
タを選択しても不都合はない。
比較器16によりセクタバッファ1からの読出しデータ
と付加セクタバッファ3からの続出しデータとの不一致
が検出されると、パリティチエツク回路12によってセ
クタバッファ1からの読出しデータに誤りが検出された
場合には、選択器18で付加セクタバッファ3からの読
出しデータが選択され、パリティチエツク回路14によ
って付加セクタバッファ3からの読出しデータに誤りが
検出された場合には、選択器18でセクタバッファ1か
らの読出しデータが選択されて主記憶装置に転送される
上述のように、セクタバッファ1または付加セクタバッ
ファ3からの読出しデータに誤りが検出された場合に、
正常な技出しデータに切換えても間に合う程度の転送時
間を設定し、もしくは読出しデータの切換えが発生した
ときに転送時間を延長させるような制御を行えば、デー
タ転送は止まることなく実行することができる。
また、比較a16によりセクタバッファ1からの読出し
データと付加セクタバッファ3からの読出しデータとの
一致が検出され、パリティチエツク回路12.14によ
ってセクタバッファ1および叶加セクタバッファ3両方
からの読出しデータに誤りが検出された場合や、比較器
16によりセクタバッファ1からの読出しデータと付加
セクタバッファ3からの読出しデータとの不一致が検出
され、パリティチエツク回路12.14によってセクタ
バッファ1および付加セクタバフフッ3両方からの読出
しデータに誤りが検出されなかった場合等には、回路故
障としてデータ転送を中止してシステムに報告する。
セクタバッファ2または付加セクタバッファ4から主記
憶装置にデータ転送を行う場合のパリティチエツク回路
13.15、比較器17、選択器1つの動作も、上述の
パリティチエツク回路12゜111、比較器16、選択
器18の動作と同様である。
上述のような制御により、セクタバッファ1゜2のデー
タに誤りが検出されても付加セクタバッファ3.4が動
作するので、装置を停止することなくデータ転送を行わ
せることができる。
また、データの誤り検出回路としてパリティチエツク回
路12〜15および比較器16.17を具備しているの
で、ハードウェアの信頼性が向上し、かつデータに誤り
が検出された場合にはシステムに対して誤りが検出され
たことを報告することにより、回路の故障箇所を容易に
判定することができる。
ディスク装置にデータの書込みを行う場合の動作は、デ
ータ転送の方向がデータの読出し時と異なるのみで、基
本的動作はデータの読出し時と同じである。したがって
、ディスク装置にデータの書込みを行う場合の動作につ
いての説明は省略する。
このように、1セクタ分のデータを格納するセクタバッ
ファ1.2、および対応するセクタバッファ1.2と同
一のデータを格納する付加セクタバッファ3.4夫々に
格納されたデータのパリティチエツクをパリティチエツ
ク回路12へ−15で行い、セクタバッファ1.2のデ
ータと付加セクタバッファ3.4のデータとの比較を比
較器16゜17で行って、パリティチエツク回路12〜
15の結果と比較器16.17の結果とに応じて選択器
ts、19でセクタバッファ1,2のデータと付加セク
タバッファ3.4のデータとのうち一方を選択して主記
憶装置に転送するようにすることによって、ディスク装
置との間のデータ転送処理と主記憶装置との間のデータ
転送処理とを同時に行うので、全セクタバッファに比べ
て少量の回路量で処理時間を短縮することができる。
また、パリティチエツク回路12〜15と比較器16.
17とによりセクタバッファ1.2および付加セクタバ
ッファ3.4からのデータの誤りを検出しているので、
ハードウェアの信頼性が向上し、セクタバッファ1,2
のデータに誤りが検出されても引き続き付加セクタバッ
ファ3,4が動作するので、装置を停止させることなく
データ転送を行うことができ、回路の故障箇所を容易に
判定することができる。
几」しと1工 以上説明したように本発明によれば、第1および第2の
セクタバッファに交互に格納され、ディスク装置から読
出されたデータと、第1および第2のセクタバッファ各
々に対応して設けられた第1および第2の付加セクタバ
ッファに格納され、これら対応セクタバッファと同一の
データとにおける障害の有無を検出し、その検出結果に
応じて第1または第2のセクタバッファに格納されたデ
ータと第1または第2の付加セクタバッファに格納され
たデータとのうち一方を選択して、この選択されたデー
タを交互に主記憶装置に転送するようにすることによっ
て、処理時間を短縮することができ、ハードウェアの信
頼性を向上させ、回路の故障箇所を容易に判定すること
ができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 1.2・・・・・・セクタバッファ 3.4・・・・・・付加セクタバッファ9・・・・・・
セクタバッファ切換え回路12〜15・・・・・・パリ
ティチエツク回路16.17・・・・・・比較器 18.19・・・・・・選択器

Claims (1)

    【特許請求の範囲】
  1. (1)ディスク装置から読出されたデータを第1および
    第2のセクタバッファに交互に格納し、前記第1および
    第2のセクタバッファに格納された前記データを交互に
    主記憶装置に転送するディスク制御装置であって、前記
    第1および第2のセクタバッファ各々に対応して設けら
    れ、これら対応セクタバッファと同一のデータを各々格
    納する第1および第2の付加セクタバッファと、前記第
    1および第2のセクタバッファ各々に格納されたデータ
    の障害の有無を検出する第1および第2のセクタバッフ
    ァ障害検出手段と、前記第1および第2の付加セクタバ
    ッファ各々に格納されたデータの障害の有無を検出する
    第1および第2の付加セクタバッファ障害検出手段と、
    前記第1または第2のセクタバッファ障害検出手段の検
    出結果と前記第1または第2の付加セクタバッファ障害
    検出手段の検出結果とに応じて、前記第1または第2の
    セクタバッファに格納されたデータと前記第1または第
    2の付加セクタバッファに格納されたデータとのうち一
    方を選択する選択手段とを有し、前記選択手段により選
    択されたデータを前記主記憶装置に転送するようにした
    ことを特徴とするディスク制御装置。
JP16121588A 1988-06-29 1988-06-29 ディスク制御装置 Pending JPH0212326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16121588A JPH0212326A (ja) 1988-06-29 1988-06-29 ディスク制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16121588A JPH0212326A (ja) 1988-06-29 1988-06-29 ディスク制御装置

Publications (1)

Publication Number Publication Date
JPH0212326A true JPH0212326A (ja) 1990-01-17

Family

ID=15730802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16121588A Pending JPH0212326A (ja) 1988-06-29 1988-06-29 ディスク制御装置

Country Status (1)

Country Link
JP (1) JPH0212326A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294745C (zh) * 2000-01-26 2007-01-10 夏普公司 电子节目指南显示控制设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736355A (en) * 1980-08-12 1982-02-27 Nec Corp Disk controlling equipment
JPS60247748A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd Fifoキユ−を持つデ−タ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736355A (en) * 1980-08-12 1982-02-27 Nec Corp Disk controlling equipment
JPS60247748A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd Fifoキユ−を持つデ−タ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294745C (zh) * 2000-01-26 2007-01-10 夏普公司 电子节目指南显示控制设备

Similar Documents

Publication Publication Date Title
JPH11111000A (ja) 半導体メモリの故障自己診断装置
JPH0212326A (ja) ディスク制御装置
JP2910692B2 (ja) ランダムアクセスメモリの試験の方法
JPH05165734A (ja) 主記憶装置の固定障害診断装置
JPH0863406A (ja) メモリアクセス制御装置
JPH0553924A (ja) 記憶装置の試験方式
JPH0612270A (ja) テスト回路
JPH02302855A (ja) メモリ制御装置
JPH079636B2 (ja) バス診断装置
JPH03263120A (ja) セクタバッファ制御方式
JPH0528056A (ja) メモリ装置
JPH0561777A (ja) 記憶制御回路
JPH07325763A (ja) 自己修復型メモリ回路
JPS63163556A (ja) メモリ監視装置
JPS63123140A (ja) 履歴情報記憶装置
JPH04219845A (ja) 情報処理装置
JPH0296255A (ja) 記憶装置制御方式
JPS6095660A (ja) メモリ装置
JP2001307498A (ja) メモリチェック装置及びメモリチェック方法並びに記憶媒体
JPS61134857A (ja) 多重化記憶装置
JPH02230349A (ja) メモリ監視回路
JPH0673102B2 (ja) メモリ監視装置
JPH01197860A (ja) メモリ故障検出回路
JPS60179968A (ja) デイスクキヤツシユのデ−タ保障方式
JPH0312757A (ja) メモリカード