JP2001307498A - メモリチェック装置及びメモリチェック方法並びに記憶媒体 - Google Patents
メモリチェック装置及びメモリチェック方法並びに記憶媒体Info
- Publication number
- JP2001307498A JP2001307498A JP2000118965A JP2000118965A JP2001307498A JP 2001307498 A JP2001307498 A JP 2001307498A JP 2000118965 A JP2000118965 A JP 2000118965A JP 2000118965 A JP2000118965 A JP 2000118965A JP 2001307498 A JP2001307498 A JP 2001307498A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- data
- sub
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 CPUに負担をかけずにフラッシュメモリの
正常性を迅速かつ確実に確認し、結果を出力することが
できるようにする。 【解決手段】 通常の処理に使用するメモリ1の他に内
容チェックのためのメモリ2と、テスト用のアドレス生
成手段としてのカウンタ回路4と、判定手段としてのX
OR回路7及びD型のフリップフロップ10と、制御手
段としてのバッファ回路5,6、切替制御回路8、スイ
ッチ回路9及びインバータ11とを設ける。通常モード
では、CPU1おいて生成されたアドレスが有効となる
ようにバッファ回路5,6を制御し、試験モードでは、
カウンタ回路4において生成されたアドレスが有効とな
るようにバッファ回路5,6を制御してメモリ2,3の
同一アドレスに保持されているデータを読み出し、両者
が一致しているか否かを判定してチェック判定出力を自
動的に生成する。
正常性を迅速かつ確実に確認し、結果を出力することが
できるようにする。 【解決手段】 通常の処理に使用するメモリ1の他に内
容チェックのためのメモリ2と、テスト用のアドレス生
成手段としてのカウンタ回路4と、判定手段としてのX
OR回路7及びD型のフリップフロップ10と、制御手
段としてのバッファ回路5,6、切替制御回路8、スイ
ッチ回路9及びインバータ11とを設ける。通常モード
では、CPU1おいて生成されたアドレスが有効となる
ようにバッファ回路5,6を制御し、試験モードでは、
カウンタ回路4において生成されたアドレスが有効とな
るようにバッファ回路5,6を制御してメモリ2,3の
同一アドレスに保持されているデータを読み出し、両者
が一致しているか否かを判定してチェック判定出力を自
動的に生成する。
Description
【0001】
【発明の属する技術分野】本発明は、CPU(中央処理
装置)にデータバスを介して接続されるメモリが保持す
るデータ保持内容の確認に用いて好適なメモリチェック
装置及びメモリチェック方法並びに記録媒体に関する。
装置)にデータバスを介して接続されるメモリが保持す
るデータ保持内容の確認に用いて好適なメモリチェック
装置及びメモリチェック方法並びに記録媒体に関する。
【0002】
【従来の技術】CPUの周辺回路においてプログラムや
データを記憶するために用いられる素子として、RA
M、EPROM等があるが、最近は書き換え可能でかつ
バックアップが不要という利点から、フラッシュメモリ
がよく用いられる様になっている。しかし、フラッシュ
メモリは構造上の欠陥から、使用中ごくまれに、記憶し
ているビットの値が変化する事があるため、高い信頼性
を求められる装置においては何らかの対策が必要であ
る。
データを記憶するために用いられる素子として、RA
M、EPROM等があるが、最近は書き換え可能でかつ
バックアップが不要という利点から、フラッシュメモリ
がよく用いられる様になっている。しかし、フラッシュ
メモリは構造上の欠陥から、使用中ごくまれに、記憶し
ているビットの値が変化する事があるため、高い信頼性
を求められる装置においては何らかの対策が必要であ
る。
【0003】従来において、一般的に用いられるメモリ
のデータ保持内容の変化の対処方法としては、2系統の
メモリを用意し、CPUが空きの時にチェックサムを計
算し、値を正常値と比較することによりメモリの正常性
を監視する。そして、チェックサムの値が変化した時は
異常が発生したとみなしてメモリをもう片方のメモリに
切り替える方法がある。
のデータ保持内容の変化の対処方法としては、2系統の
メモリを用意し、CPUが空きの時にチェックサムを計
算し、値を正常値と比較することによりメモリの正常性
を監視する。そして、チェックサムの値が変化した時は
異常が発生したとみなしてメモリをもう片方のメモリに
切り替える方法がある。
【0004】
【発明が解決しようとする課題】しかしながら、従来技
術においては、CPUは両系統のメモリからデータを読
み出しチェックサムを計算して比較する、という動作を
本来の処理の合間に続行する必要があり、CPUにとっ
て処理の負担が大きくなる問題点があった。また、装置
の運用においては、フラッシュメモリのいずれかの番地
が勝手に変化していればメモリカード故障と判断し、カ
ードを交換する等の処置をとるため、どの番地が変化し
ていたかという事はあまり重要ではない。このため、処
理の負担が増大したり、発見に時間がかかるといった問
題が発生する。つまり、不具合が発生する前のいかに早
い時点でカードの異常が検出できるかどうかということ
が、装置の信頼性確保の上から重要であり、迅速かつ正
確にデータ保持内容を確認できるメモリチェック装置及
びメモリチェック方法の要求が強まりつつある。
術においては、CPUは両系統のメモリからデータを読
み出しチェックサムを計算して比較する、という動作を
本来の処理の合間に続行する必要があり、CPUにとっ
て処理の負担が大きくなる問題点があった。また、装置
の運用においては、フラッシュメモリのいずれかの番地
が勝手に変化していればメモリカード故障と判断し、カ
ードを交換する等の処置をとるため、どの番地が変化し
ていたかという事はあまり重要ではない。このため、処
理の負担が増大したり、発見に時間がかかるといった問
題が発生する。つまり、不具合が発生する前のいかに早
い時点でカードの異常が検出できるかどうかということ
が、装置の信頼性確保の上から重要であり、迅速かつ正
確にデータ保持内容を確認できるメモリチェック装置及
びメモリチェック方法の要求が強まりつつある。
【0005】本発明は、斯かる問題点を鑑みてなされた
ものであり、その目的とするところは、CPUに負担を
かけずにフラッシュメモリの正常性を迅速かつ確実に確
認し、結果を出力することができるメモリチェック装置
及びメモリチェック方法並びに記録媒体を提供する点に
ある。
ものであり、その目的とするところは、CPUに負担を
かけずにフラッシュメモリの正常性を迅速かつ確実に確
認し、結果を出力することができるメモリチェック装置
及びメモリチェック方法並びに記録媒体を提供する点に
ある。
【0006】
【課題を解決するための手段】本発明は、上記課題を解
決すべく、以下に掲げる構成とした。請求項1記載の発
明の要旨は、中央処理部にデータバスとアドレスバスと
が接続されたメモリのメモリチェック装置であって、前
記メモリと別体の前記データバスとアドレスバスとに接
続された副メモリと、前記アドレスバスに接続された試
験用のアドレスを生成するアドレス生成手段と、前記デ
ータバスと前記副メモリとに接続され、前記メモリから
読み出されたデータと前記副メモリから読み出されたデ
ータとが一致しているか否かを判定する判定手段と、前
記中央処理部からの制御情報に応じて前記中央処理部に
て生成されるアドレスを有効とする通常モード、もしく
は、前記アドレス生成手段にて生成されるアドレスを有
効とする試験モードのいずれか一方のモードとなるよう
に制御する制御手段とを備えたことを特徴とするメモリ
チェック装置に存する。請求項2記載の発明の要旨は、
前記制御手段は、前記アドレスバス上に挿入された切替
回路を含み、前記切替回路を切り替えることにより通常
モード、もしくは、試験モードのいずれか一方のモード
となるように制御することを特徴とする請求項1記載の
メモリチェック装置に存する。請求項3記載の発明の要
旨は、前記制御手段は、通常モードの書き込み時におい
て、前記メモリ及び副メモリの同一アドレスのそれぞれ
に対してデータバス上の同一データを書き込むように制
御し、試験モードにおいて、前記メモリ及び副メモリの
同一アドレスに保持されているデータを読み出し、前記
メモリ及び副メモリから読み出したデータのそれぞれを
前記判定手段に供給するように制御することを特徴とす
る請求項1または2記載のメモリチェック装置に存す
る。請求項4記載の発明の要旨は、前記メモリ及び副メ
モリがフラッシュメモリであることを特徴とする請求項
1〜3記載のメモリチェック装置に存する。請求項5記
載の発明の要旨は、前記アドレス生成手段は、カウンタ
回路を含み、所定の基準信号に応じて連続的な値のアド
レスを生成することを特徴とする請求項1〜4記載のメ
モリチェック装置に存する。請求項6記載の発明の要旨
は、前記判定手段は、排他的論理和回路を含むことを特
徴とする請求項1〜5記載のメモリチェック装置に存す
る。請求項7記載の発明の要旨は、前記判定手段は、さ
らに、D型フリップフロップを含むことを特徴とする請
求項6記載のメモリチェック装置に存する。請求項8記
載の発明の要旨は、中央処理部にデータバスとアドレス
バスとが接続されたメモリと、前記メモリと別体の前記
データバスとアドレスバスとに接続された副メモリとの
メモリチェック方法であって、試験用のアドレスを生成
する工程と、前記メモリから読み出されたデータと前記
副メモリから読み出されたデータとが一致しているか否
かを判定する工程と、前記中央処理部からの制御情報に
応じて前記中央処理部にて生成されるアドレスを有効と
する通常モード、もしくは、前記試験用のアドレスを生
成する工程にて生成されるアドレスを有効とする試験モ
ードのいずれか一方のモードとなるように制御する工程
とを有することを特徴とするメモリチェック方法に存す
る。請求項9記載の発明の要旨は、前記制御する工程に
おいては、前記アドレスバス上に挿入された切替回路を
切り替えることにより通常モード、もしくは、試験モー
ドのいずれか一方のモードとすることを特徴とする請求
項8記載のメモリチェック方法に存する。請求項10記
載の発明の要旨は、前記制御する工程おいては、通常モ
ードの書き込み時に前記メモリ及び副メモリの同一アド
レスのそれぞれに対してデータバス上の同一データを書
き込み、試験モード時に前記メモリ及び副メモリの同一
アドレスに保持されているデータを読み出し、前記メモ
リ及び副メモリから読み出したデータのそれぞれを前記
判定する工程に供給することを特徴とする請求項8また
は9記載のメモリチェック方法に存する。請求項11記
載の発明の要旨は、前記メモリ及び副メモリがフラッシ
ュメモリであることを特徴とする請求項8〜10記載の
メモリチェック方法に存する。請求項12記載の発明の
要旨は、前記試験用のアドレスを生成する工程において
は、所定の基準信号に応じて連続的な値のアドレスを生
成することを特徴とする請求項8〜11記載のメモリチ
ェック方法に存する。請求項13記載の発明の要旨は、
前記判定する工程においては、排他的論理和により前記
メモリから読み出されたデータと前記副メモリから読み
出されたデータとが一致しているか否かを判定すること
を特徴とする請求項8〜12記載のメモリチェック方法
に存する。請求項14記載の発明の要旨は、前記判定す
る工程においては、さらに、ノイズ成分を除去すること
を特徴とする請求項13記載のメモリチェック方法に存
する。請求項15記載の発明の要旨は、請求項8〜14
のいずれか1項に記載のメモリチェック方法を実行可能
なプログラムが記載された記憶媒体に存する。
決すべく、以下に掲げる構成とした。請求項1記載の発
明の要旨は、中央処理部にデータバスとアドレスバスと
が接続されたメモリのメモリチェック装置であって、前
記メモリと別体の前記データバスとアドレスバスとに接
続された副メモリと、前記アドレスバスに接続された試
験用のアドレスを生成するアドレス生成手段と、前記デ
ータバスと前記副メモリとに接続され、前記メモリから
読み出されたデータと前記副メモリから読み出されたデ
ータとが一致しているか否かを判定する判定手段と、前
記中央処理部からの制御情報に応じて前記中央処理部に
て生成されるアドレスを有効とする通常モード、もしく
は、前記アドレス生成手段にて生成されるアドレスを有
効とする試験モードのいずれか一方のモードとなるよう
に制御する制御手段とを備えたことを特徴とするメモリ
チェック装置に存する。請求項2記載の発明の要旨は、
前記制御手段は、前記アドレスバス上に挿入された切替
回路を含み、前記切替回路を切り替えることにより通常
モード、もしくは、試験モードのいずれか一方のモード
となるように制御することを特徴とする請求項1記載の
メモリチェック装置に存する。請求項3記載の発明の要
旨は、前記制御手段は、通常モードの書き込み時におい
て、前記メモリ及び副メモリの同一アドレスのそれぞれ
に対してデータバス上の同一データを書き込むように制
御し、試験モードにおいて、前記メモリ及び副メモリの
同一アドレスに保持されているデータを読み出し、前記
メモリ及び副メモリから読み出したデータのそれぞれを
前記判定手段に供給するように制御することを特徴とす
る請求項1または2記載のメモリチェック装置に存す
る。請求項4記載の発明の要旨は、前記メモリ及び副メ
モリがフラッシュメモリであることを特徴とする請求項
1〜3記載のメモリチェック装置に存する。請求項5記
載の発明の要旨は、前記アドレス生成手段は、カウンタ
回路を含み、所定の基準信号に応じて連続的な値のアド
レスを生成することを特徴とする請求項1〜4記載のメ
モリチェック装置に存する。請求項6記載の発明の要旨
は、前記判定手段は、排他的論理和回路を含むことを特
徴とする請求項1〜5記載のメモリチェック装置に存す
る。請求項7記載の発明の要旨は、前記判定手段は、さ
らに、D型フリップフロップを含むことを特徴とする請
求項6記載のメモリチェック装置に存する。請求項8記
載の発明の要旨は、中央処理部にデータバスとアドレス
バスとが接続されたメモリと、前記メモリと別体の前記
データバスとアドレスバスとに接続された副メモリとの
メモリチェック方法であって、試験用のアドレスを生成
する工程と、前記メモリから読み出されたデータと前記
副メモリから読み出されたデータとが一致しているか否
かを判定する工程と、前記中央処理部からの制御情報に
応じて前記中央処理部にて生成されるアドレスを有効と
する通常モード、もしくは、前記試験用のアドレスを生
成する工程にて生成されるアドレスを有効とする試験モ
ードのいずれか一方のモードとなるように制御する工程
とを有することを特徴とするメモリチェック方法に存す
る。請求項9記載の発明の要旨は、前記制御する工程に
おいては、前記アドレスバス上に挿入された切替回路を
切り替えることにより通常モード、もしくは、試験モー
ドのいずれか一方のモードとすることを特徴とする請求
項8記載のメモリチェック方法に存する。請求項10記
載の発明の要旨は、前記制御する工程おいては、通常モ
ードの書き込み時に前記メモリ及び副メモリの同一アド
レスのそれぞれに対してデータバス上の同一データを書
き込み、試験モード時に前記メモリ及び副メモリの同一
アドレスに保持されているデータを読み出し、前記メモ
リ及び副メモリから読み出したデータのそれぞれを前記
判定する工程に供給することを特徴とする請求項8また
は9記載のメモリチェック方法に存する。請求項11記
載の発明の要旨は、前記メモリ及び副メモリがフラッシ
ュメモリであることを特徴とする請求項8〜10記載の
メモリチェック方法に存する。請求項12記載の発明の
要旨は、前記試験用のアドレスを生成する工程において
は、所定の基準信号に応じて連続的な値のアドレスを生
成することを特徴とする請求項8〜11記載のメモリチ
ェック方法に存する。請求項13記載の発明の要旨は、
前記判定する工程においては、排他的論理和により前記
メモリから読み出されたデータと前記副メモリから読み
出されたデータとが一致しているか否かを判定すること
を特徴とする請求項8〜12記載のメモリチェック方法
に存する。請求項14記載の発明の要旨は、前記判定す
る工程においては、さらに、ノイズ成分を除去すること
を特徴とする請求項13記載のメモリチェック方法に存
する。請求項15記載の発明の要旨は、請求項8〜14
のいずれか1項に記載のメモリチェック方法を実行可能
なプログラムが記載された記憶媒体に存する。
【0007】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。 (第1の実施の形態)図1は、本発明の第1の実施の形
態の全体構成を示すブロック図である。図1に示すよう
に第1の実施の形態に係わるメモリチェック装置は、C
PU1と、通常の処理に用いるメモリ2と、メモリ2以
外に設けられた別体のチェック用のメモリ3と、カウン
タ回路4と、バッファ5,6と、XOR(排他的論理
和)回路7と、切替制御回路8と、スイッチ回路9と、
D型のフリップフロップ10と、インバータ11,12
等とを有し、通常モードもしくは試験モードのいずれか
一方のモードで動作するように構成されている。なお、
メモリ2,3として例えばフラッシュメモリが用いられ
る。また、図1においては、簡略化のためにデータバス
が1本分のみ示されているが、実際には同様の接続関係
で同一の回路がデータバスの本数分だけ存在するものと
して説明する。
に基づいて詳細に説明する。 (第1の実施の形態)図1は、本発明の第1の実施の形
態の全体構成を示すブロック図である。図1に示すよう
に第1の実施の形態に係わるメモリチェック装置は、C
PU1と、通常の処理に用いるメモリ2と、メモリ2以
外に設けられた別体のチェック用のメモリ3と、カウン
タ回路4と、バッファ5,6と、XOR(排他的論理
和)回路7と、切替制御回路8と、スイッチ回路9と、
D型のフリップフロップ10と、インバータ11,12
等とを有し、通常モードもしくは試験モードのいずれか
一方のモードで動作するように構成されている。なお、
メモリ2,3として例えばフラッシュメモリが用いられ
る。また、図1においては、簡略化のためにデータバス
が1本分のみ示されているが、実際には同様の接続関係
で同一の回路がデータバスの本数分だけ存在するものと
して説明する。
【0008】図1に示すように1本のデータバス21に
対してメモリ2及びCPU1の所定の入出力端子の一つ
が接続されている。また、このデータバス21に対して
スイッチ回路9の一方の端子及びXOR(排他的論理
和)回路7の一方の入力端子が接続されている。メモリ
3の所定の入出力端子の一つとXOR回路7の他方の入
力端子とが接続され、この共通接続点にスイッチ回路9
の他方の端子が接続されている。スイッチ回路9は、制
御端子を有し、この制御端子が例えばハイレベルに制御
される時にオンする。他の残りのデータバスも同様とさ
れ、スイッチ回路とXOR回路とがデータバスの本数分
だけ設けられている。
対してメモリ2及びCPU1の所定の入出力端子の一つ
が接続されている。また、このデータバス21に対して
スイッチ回路9の一方の端子及びXOR(排他的論理
和)回路7の一方の入力端子が接続されている。メモリ
3の所定の入出力端子の一つとXOR回路7の他方の入
力端子とが接続され、この共通接続点にスイッチ回路9
の他方の端子が接続されている。スイッチ回路9は、制
御端子を有し、この制御端子が例えばハイレベルに制御
される時にオンする。他の残りのデータバスも同様とさ
れ、スイッチ回路とXOR回路とがデータバスの本数分
だけ設けられている。
【0009】メモリ2が通常モード時における各処理に
使用され、メモリ3がメモリ2のデータ保持内容をチェ
ックする試験モード時に使用される。つまり、通常の処
理においては,CPU1において生成されたアドレスに
より、メモリ2に対してデータの読み出しもしくは書き
込みがなされる。カウンタ回路4が試験用のアドレスを
生成するアドレス生成手段として設けられている。この
カウンタ回路4のクロック入力端子には、端子23を介
して所定のクロック信号が供給される。従って、カウン
タ回路4は、クロック信号に応じて連続的な値のアドレ
スを生成する。
使用され、メモリ3がメモリ2のデータ保持内容をチェ
ックする試験モード時に使用される。つまり、通常の処
理においては,CPU1において生成されたアドレスに
より、メモリ2に対してデータの読み出しもしくは書き
込みがなされる。カウンタ回路4が試験用のアドレスを
生成するアドレス生成手段として設けられている。この
カウンタ回路4のクロック入力端子には、端子23を介
して所定のクロック信号が供給される。従って、カウン
タ回路4は、クロック信号に応じて連続的な値のアドレ
スを生成する。
【0010】また、メモリ2から読み出されたデータと
メモリ3から読み出されたデータとが一致しているか否
かを判定する判定手段としてXOR回路7とD型のフリ
ップフロップ10とが設けられている。XOR回路7の
出力がフリップフロップ10のD入力端子に供給され
る。また、このフリップフロップ10のクロック入力端
子には、端子23及びインバータ11を介して所定のク
ロック信号が供給される。なお、フリップフロップ10
のQ出力端子から出力端子24が導出されている。
メモリ3から読み出されたデータとが一致しているか否
かを判定する判定手段としてXOR回路7とD型のフリ
ップフロップ10とが設けられている。XOR回路7の
出力がフリップフロップ10のD入力端子に供給され
る。また、このフリップフロップ10のクロック入力端
子には、端子23及びインバータ11を介して所定のク
ロック信号が供給される。なお、フリップフロップ10
のQ出力端子から出力端子24が導出されている。
【0011】さらに、通常モードもしくは試験モードの
いずれか一方のモードとなるように制御する制御手段と
してバッファ5,6と、切替制御回路8と、スイッチ回
路9と、インバータ11とが設けられている。
いずれか一方のモードとなるように制御する制御手段と
してバッファ5,6と、切替制御回路8と、スイッチ回
路9と、インバータ11とが設けられている。
【0012】図1に示すようにアドレスバス上には、二
つのバッファ5,6が挿入されており、バッファ5には
CPU1において生成されたアドレスが供給され、バッ
ファ6にはカウンタ回路4において生成されたアドレス
が供給される。バッファ5,6のそれぞれは、制御端子
を有しており、例えば、制御端子がハイレベルに制御さ
れる時にそれぞれのアドレスを出力する。
つのバッファ5,6が挿入されており、バッファ5には
CPU1において生成されたアドレスが供給され、バッ
ファ6にはカウンタ回路4において生成されたアドレス
が供給される。バッファ5,6のそれぞれは、制御端子
を有しており、例えば、制御端子がハイレベルに制御さ
れる時にそれぞれのアドレスを出力する。
【0013】切替制御回路8にはCPU1からの制御情
報が供給される。切替制御回路8は、CPU1からの制
御情報に基づいて各部を制御する制御信号S1〜S4を
生成する。切替制御回路8において生成された制御信号
S1がバッファ5の制御端子に供給されると共に、イン
バータ12を介してバッファ6の制御端子に供給され
る。また、切替制御回路8において生成された制御信号
S2がメモリ2の書き込み/読み出しを制御する制御端
子に供給され、切替制御回路8において生成された制御
信号S3がメモリ3の書き込み/読み出しを制御する制
御端子に供給される。さらに、切替制御回路8において
生成された制御信号S4がスイッチ回路9の制御端子に
供給される。
報が供給される。切替制御回路8は、CPU1からの制
御情報に基づいて各部を制御する制御信号S1〜S4を
生成する。切替制御回路8において生成された制御信号
S1がバッファ5の制御端子に供給されると共に、イン
バータ12を介してバッファ6の制御端子に供給され
る。また、切替制御回路8において生成された制御信号
S2がメモリ2の書き込み/読み出しを制御する制御端
子に供給され、切替制御回路8において生成された制御
信号S3がメモリ3の書き込み/読み出しを制御する制
御端子に供給される。さらに、切替制御回路8において
生成された制御信号S4がスイッチ回路9の制御端子に
供給される。
【0014】従って、通常モードにおいてバッファ5の
制御端子がハイレベルに制御され、かつ、バッファ6の
制御端子がローレベルに制御されると、CPU1におい
て生成されたアドレスが有効となりバッファ5を介して
メモリ2に供給されると共に、メモリ3に供給される。
また、試験モードにおいてバッファ6の制御端子がハイ
レベルに制御され、かつ、バッファ5の制御端子がロー
レベルに制御されると、カウンタ回路4において生成さ
れたアドレスが有効となりバッファ6を介してメモリ2
に供給されると共に、メモリ3に供給される。
制御端子がハイレベルに制御され、かつ、バッファ6の
制御端子がローレベルに制御されると、CPU1におい
て生成されたアドレスが有効となりバッファ5を介して
メモリ2に供給されると共に、メモリ3に供給される。
また、試験モードにおいてバッファ6の制御端子がハイ
レベルに制御され、かつ、バッファ5の制御端子がロー
レベルに制御されると、カウンタ回路4において生成さ
れたアドレスが有効となりバッファ6を介してメモリ2
に供給されると共に、メモリ3に供給される。
【0015】上述したように構成される第1の実施の形
態の動作についてさらに詳細に説明する。上述したよう
に構成される第1の実施の形態は、通常運用時には通常
モードで動作しており、メモリ2にアクセスしてプログ
ラムを実行したり、または、データを参照して各種処理
を行う。一方、メモリ2のデータ保持内容をチェックす
る時に試験モードに切替える。具体的には、通常モード
では、切替制御回路8において生成される制御信号S1
がハイレベルとなり、CPU1において生成されるアド
レスが有効となる。つまり、CPU1がバッファ5を介
してアドレスバス22に接続され、メモリ2に対してア
クセス可能になる。この時、カウンタ回路4は、バッフ
ァ6のアドレスバス側がオープン状態であるため、アド
レスバス22から切り離されている。
態の動作についてさらに詳細に説明する。上述したよう
に構成される第1の実施の形態は、通常運用時には通常
モードで動作しており、メモリ2にアクセスしてプログ
ラムを実行したり、または、データを参照して各種処理
を行う。一方、メモリ2のデータ保持内容をチェックす
る時に試験モードに切替える。具体的には、通常モード
では、切替制御回路8において生成される制御信号S1
がハイレベルとなり、CPU1において生成されるアド
レスが有効となる。つまり、CPU1がバッファ5を介
してアドレスバス22に接続され、メモリ2に対してア
クセス可能になる。この時、カウンタ回路4は、バッフ
ァ6のアドレスバス側がオープン状態であるため、アド
レスバス22から切り離されている。
【0016】この状態で例えば装置の立ち上げ時等にお
いて他の記憶媒体に格納されているデータを読み出して
メモリ2に対して書き込みを行う場合には、切替制御回
路8において生成される制御信号S4がハイレベルとな
り、スイッチ回路9がオンする。従って、メモリ2及び
メモリ3の同一アドレスのそれぞれに対してデータバス
上の同一データが書き込まれる。
いて他の記憶媒体に格納されているデータを読み出して
メモリ2に対して書き込みを行う場合には、切替制御回
路8において生成される制御信号S4がハイレベルとな
り、スイッチ回路9がオンする。従って、メモリ2及び
メモリ3の同一アドレスのそれぞれに対してデータバス
上の同一データが書き込まれる。
【0017】一方、試験モードでは、切替制御回路8に
おいて生成される制御信号S1がローレベルとなり、カ
ウンタ回路4において生成されるアドレスが有効とな
る。つまり、カウンタ回路4がバッファ6を介してアド
レスバス22に接続され、メモリ2及びメモリ3に対し
てアクセス可能になる。この時、CPU1は、バッファ
5のアドレスバス側がオープン状態であるため、アドレ
スバス22から切り離されている。
おいて生成される制御信号S1がローレベルとなり、カ
ウンタ回路4において生成されるアドレスが有効とな
る。つまり、カウンタ回路4がバッファ6を介してアド
レスバス22に接続され、メモリ2及びメモリ3に対し
てアクセス可能になる。この時、CPU1は、バッファ
5のアドレスバス側がオープン状態であるため、アドレ
スバス22から切り離されている。
【0018】また、この状態では切替制御回路8におい
て生成される制御信号S4がローレベルとなり、スイッ
チ回路9がオフしており、試験用アドレスにより指定さ
れるメモリ2及びメモリ3の同一アドレスに保持されて
いるデータが読み出される。従って、メモリ2から読み
出されたデータがXOR回路7の一方の入力端子に供給
されると共に、メモリ3から読み出されたデータがXO
R回路7の他方の入力端子に供給され、XOR回路7に
おいて両者のデータが一致しているか否かが判定され
る。
て生成される制御信号S4がローレベルとなり、スイッ
チ回路9がオフしており、試験用アドレスにより指定さ
れるメモリ2及びメモリ3の同一アドレスに保持されて
いるデータが読み出される。従って、メモリ2から読み
出されたデータがXOR回路7の一方の入力端子に供給
されると共に、メモリ3から読み出されたデータがXO
R回路7の他方の入力端子に供給され、XOR回路7に
おいて両者のデータが一致しているか否かが判定され
る。
【0019】図2は、試験モードにおける各部の動作状
態を示す一例としてのタイムチャートである。試験モー
ドにおいてカウンタ回路4は、端子23を介して供給さ
れるクロック信号の立ち上がりに同期して0(ゼロ)か
ら順次、カウントアップする。その出力はメモリ2及び
メモリ3のアドレス入力端子に接続されているので、メ
モリ2及びメモリ3からは同一アドレスのデータ、すな
わち正常ならば同一のデータが出力され、排他的論理和
がとられる。その結果はフリップフロップ10でクロッ
ク信号のたち下がりでサンプルされることによりノイズ
成分が除去される。そしてこのノイズ成分が除去された
チェック結果出力が出力端子24を介して取り出され
る。
態を示す一例としてのタイムチャートである。試験モー
ドにおいてカウンタ回路4は、端子23を介して供給さ
れるクロック信号の立ち上がりに同期して0(ゼロ)か
ら順次、カウントアップする。その出力はメモリ2及び
メモリ3のアドレス入力端子に接続されているので、メ
モリ2及びメモリ3からは同一アドレスのデータ、すな
わち正常ならば同一のデータが出力され、排他的論理和
がとられる。その結果はフリップフロップ10でクロッ
ク信号のたち下がりでサンプルされることによりノイズ
成分が除去される。そしてこのノイズ成分が除去された
チェック結果出力が出力端子24を介して取り出され
る。
【0020】図2に示す例では、データバス上のデータ
(1〜4)、及び(6〜10)ではメモリ2とメモリ3
の出力が一致しており、データ(5)では不一致となっ
ている。従って、出力端子24からは、半クロック遅れ
てノイズ成分が除去されたチェック結果出力が取り出さ
れ、警告表示や再書き込み等の処理に用いられる。ま
た、例えば、出力端子24からのチェック結果出力とカ
ウンタ回路4のアドレスとを対応させて監視し、メモリ
2及びメモリ3における不安定領域を特定して、以後の
書き込み時においてその不安定領域を避けて書き込みを
行うようにしても良い。
(1〜4)、及び(6〜10)ではメモリ2とメモリ3
の出力が一致しており、データ(5)では不一致となっ
ている。従って、出力端子24からは、半クロック遅れ
てノイズ成分が除去されたチェック結果出力が取り出さ
れ、警告表示や再書き込み等の処理に用いられる。ま
た、例えば、出力端子24からのチェック結果出力とカ
ウンタ回路4のアドレスとを対応させて監視し、メモリ
2及びメモリ3における不安定領域を特定して、以後の
書き込み時においてその不安定領域を避けて書き込みを
行うようにしても良い。
【0021】以上説明したように第1の実施の形態によ
れば、以下に掲げる効果を奏する。その効果は、メモリ
の内容が変化していないかを確認する動作が、試験用の
アドレスを発生するカウンタ回路側を有効として自動的
に実行されるため、メモリの異常検出に関わるCPUの
処理負担が大幅に低減されると共に、異常の発生が迅速
かつ確実に発見されることにある。
れば、以下に掲げる効果を奏する。その効果は、メモリ
の内容が変化していないかを確認する動作が、試験用の
アドレスを発生するカウンタ回路側を有効として自動的
に実行されるため、メモリの異常検出に関わるCPUの
処理負担が大幅に低減されると共に、異常の発生が迅速
かつ確実に発見されることにある。
【0022】(第2の実施の形態)なお、上述した第1
の実施の形態の説明においては、アドレスバス上に二つ
のバッファ5,6を設ける場合について説明したが、他
の切替回路を用いたり、また、各部の動作/非動作を制
御することにより所定のアドレスを有効とするようにし
ても良い。つまり、どちらか一方のアドレスが有効にな
れば良く、その方法に限定されない。また、上述した第
1の実施の形態の説明においては、インバータ11を用
いて、タイミングを半クロックずらすことでXOR回路
7の出力の安定レベル部分のみを取り出す場合について
説明したが、遅延回路等を用いて位相をずらすことでも
同様の効果を得ることができる。
の実施の形態の説明においては、アドレスバス上に二つ
のバッファ5,6を設ける場合について説明したが、他
の切替回路を用いたり、また、各部の動作/非動作を制
御することにより所定のアドレスを有効とするようにし
ても良い。つまり、どちらか一方のアドレスが有効にな
れば良く、その方法に限定されない。また、上述した第
1の実施の形態の説明においては、インバータ11を用
いて、タイミングを半クロックずらすことでXOR回路
7の出力の安定レベル部分のみを取り出す場合について
説明したが、遅延回路等を用いて位相をずらすことでも
同様の効果を得ることができる。
【0023】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態が適宜変更され得ることは明らかである。また、上記
構成部材の数、位置、形状等は上記実施の形態に限定さ
れず、本発明を実施する上で好適な数、位置、形状等に
することができる。また、各図において、同一構成要素
には同一符合を付している。
れず、本発明の技術思想の範囲内において、各実施の形
態が適宜変更され得ることは明らかである。また、上記
構成部材の数、位置、形状等は上記実施の形態に限定さ
れず、本発明を実施する上で好適な数、位置、形状等に
することができる。また、各図において、同一構成要素
には同一符合を付している。
【0024】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。その効果は、メモリの
内容が変化していないかを確認する動作が、試験用のア
ドレスを発生するカウンタ回路側を有効として自動的に
実行されるため、メモリの異常検出に関わるCPUの処
理負担が大幅に低減されると共に、異常の発生が迅速か
つ確実に発見されることにある。
で、以下に掲げる効果を奏する。その効果は、メモリの
内容が変化していないかを確認する動作が、試験用のア
ドレスを発生するカウンタ回路側を有効として自動的に
実行されるため、メモリの異常検出に関わるCPUの処
理負担が大幅に低減されると共に、異常の発生が迅速か
つ確実に発見されることにある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の全体構成を示すブ
ロック図である。
ロック図である。
【図2】本発明の第1の実施の形態の動作説明に用いる
タイミングチャートである。
タイミングチャートである。
1・・・CPU 2,3・・・メモリ 4・・・カウンタ回路 5,6・・・バッファ 7・・・XOR(排他的論理和)回路 8・・・切替制御回路 9・・・スイッチ回路 10・・・D型のフリップフロップ 11,12・・・インバータ 21・・・データバス 22・・・アドレスバス 23・・・端子 24・・・出力端子
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G032 AA07 AA08 AC02 AG01 AG07 AG10 AH07 AK14 5B018 GA03 HA33 JA24 NA06 PA03 QA13 RA11 5L106 AA10 BB00 DD11 9A001 BB01 BB03 BB05 JJ49 KK31 LL02
Claims (15)
- 【請求項1】 中央処理部にデータバスとアドレスバス
とが接続されたメモリのメモリチェック装置であって、 前記メモリと別体の前記データバスとアドレスバスとに
接続された副メモリと、 前記アドレスバスに接続された試験用のアドレスを生成
するアドレス生成手段と、 前記データバスと前記副メモリとに接続され、前記メモ
リから読み出されたデータと前記副メモリから読み出さ
れたデータとが一致しているか否かを判定する判定手段
と、 前記中央処理部からの制御情報に応じて前記中央処理部
にて生成されるアドレスを有効とする通常モード、もし
くは、前記アドレス生成手段にて生成されるアドレスを
有効とする試験モードのいずれか一方のモードとなるよ
うに制御する制御手段とを備えたことを特徴とするメモ
リチェック装置。 - 【請求項2】 前記制御手段は、前記アドレスバス上に
挿入された切替回路を含み、前記切替回路を切り替える
ことにより通常モード、もしくは、試験モードのいずれ
か一方のモードとなるように制御することを特徴とする
請求項1記載のメモリチェック装置。 - 【請求項3】 前記制御手段は、通常モードの書き込み
時において、前記メモリ及び副メモリの同一アドレスの
それぞれに対してデータバス上の同一データを書き込む
ように制御し、試験モードにおいて、前記メモリ及び副
メモリの同一アドレスに保持されているデータを読み出
し、前記メモリ及び副メモリから読み出したデータのそ
れぞれを前記判定手段に供給するように制御することを
特徴とする請求項1または2記載のメモリチェック装
置。 - 【請求項4】 前記メモリ及び副メモリがフラッシュメ
モリであることを特徴とする請求項1〜3記載のメモリ
チェック装置。 - 【請求項5】 前記アドレス生成手段は、カウンタ回路
を含み、所定の基準信号に応じて連続的な値のアドレス
を生成することを特徴とする請求項1〜4記載のメモリ
チェック装置。 - 【請求項6】 前記判定手段は、排他的論理和回路を含
むことを特徴とする請求項1〜5記載のメモリチェック
装置。 - 【請求項7】 前記判定手段は、さらに、D型フリップ
フロップを含むことを特徴とする請求項6記載のメモリ
チェック装置。 - 【請求項8】 中央処理部にデータバスとアドレスバス
とが接続されたメモリと、前記メモリと別体の前記デー
タバスとアドレスバスとに接続された副メモリとのメモ
リチェック方法であって、 試験用のアドレスを生成する工程と、 前記メモリから読み出されたデータと前記副メモリから
読み出されたデータとが一致しているか否かを判定する
工程と、 前記中央処理部からの制御情報に応じて前記中央処理部
にて生成されるアドレスを有効とする通常モード、もし
くは、前記試験用のアドレスを生成する工程にて生成さ
れるアドレスを有効とする試験モードのいずれか一方の
モードとなるように制御する工程とを有することを特徴
とするメモリチェック方法。 - 【請求項9】 前記制御する工程においては、前記アド
レスバス上に挿入された切替回路を切り替えることによ
り通常モード、もしくは、試験モードのいずれか一方の
モードとすることを特徴とする請求項8記載のメモリチ
ェック方法。 - 【請求項10】 前記制御する工程においては、通常モ
ードの書き込み時に前記メモリ及び副メモリの同一アド
レスのそれぞれに対してデータバス上の同一データを書
き込み、試験モード時に前記メモリ及び副メモリの同一
アドレスに保持されているデータを読み出し、前記メモ
リ及び副メモリから読み出したデータのそれぞれを前記
判定する工程に供給することを特徴とする請求項8また
は9記載のメモリチェック方法。 - 【請求項11】 前記メモリ及び副メモリがフラッシュ
メモリであることを特徴とする請求項8〜10記載のメ
モリチェック方法。 - 【請求項12】 前記試験用のアドレスを生成する工程
においては、所定の基準信号に応じて連続的な値のアド
レスを生成することを特徴とする請求項8〜11記載の
メモリチェック方法。 - 【請求項13】 前記判定する工程においては、排他的
論理和により前記メモリから読み出されたデータと前記
副メモリから読み出されたデータとが一致しているか否
かを判定することを特徴とする請求項8〜12記載のメ
モリチェック方法。 - 【請求項14】 前記判定する工程においては、さら
に、ノイズ成分を除去することを特徴とする請求項13
記載のメモリチェック方法。 - 【請求項15】 請求項8〜14のいずれか1項に記載
のメモリチェック方法を実行可能なプログラムが記載さ
れた記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000118965A JP2001307498A (ja) | 2000-04-20 | 2000-04-20 | メモリチェック装置及びメモリチェック方法並びに記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000118965A JP2001307498A (ja) | 2000-04-20 | 2000-04-20 | メモリチェック装置及びメモリチェック方法並びに記憶媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001307498A true JP2001307498A (ja) | 2001-11-02 |
Family
ID=18630019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000118965A Pending JP2001307498A (ja) | 2000-04-20 | 2000-04-20 | メモリチェック装置及びメモリチェック方法並びに記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001307498A (ja) |
-
2000
- 2000-04-20 JP JP2000118965A patent/JP2001307498A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6259639B1 (en) | Semiconductor integrated circuit device capable of repairing defective parts in a large-scale memory | |
JP2001307498A (ja) | メモリチェック装置及びメモリチェック方法並びに記憶媒体 | |
JPH0316655B2 (ja) | ||
JP2751822B2 (ja) | Fifoメモリ装置のメモリ制御方法 | |
JP2006277133A (ja) | 半導体集積回路及びメモリデータチェック方法 | |
JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
JPH0421993A (ja) | 記憶装置 | |
JPH079636B2 (ja) | バス診断装置 | |
JPH06110721A (ja) | メモリ制御装置 | |
KR100564361B1 (ko) | 시스템 메모리의 결함 억제회로 | |
JPS60549A (ja) | メモリ試験方式 | |
KR100538486B1 (ko) | 시스템 메모리의 결함 검출회로 | |
JP2006227674A (ja) | 信号検出装置 | |
JPH07248976A (ja) | 記憶制御装置 | |
JP2001216201A (ja) | データ処理装置 | |
JP2000122887A (ja) | ハードウェア異常検出方法 | |
JPH0523256U (ja) | 記憶回路 | |
JPH05241900A (ja) | コンピュータのプログラム動作確認方式 | |
JPH0764871A (ja) | 自己点検機能付きメモリ回路 | |
JPH0359740A (ja) | メモリ障害検出方式 | |
JPH0212326A (ja) | ディスク制御装置 | |
JPH09231140A (ja) | メモリチェック装置 | |
JP2002055842A (ja) | バス動作の異常検出方法及びマイクロコンピュータ | |
JPH086864A (ja) | メモリ制御用アドレスバス診断方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |