JPH01173650A - 非晶質シリコン薄膜トランジスタの製造方法 - Google Patents

非晶質シリコン薄膜トランジスタの製造方法

Info

Publication number
JPH01173650A
JPH01173650A JP62331068A JP33106887A JPH01173650A JP H01173650 A JPH01173650 A JP H01173650A JP 62331068 A JP62331068 A JP 62331068A JP 33106887 A JP33106887 A JP 33106887A JP H01173650 A JPH01173650 A JP H01173650A
Authority
JP
Japan
Prior art keywords
insulating layer
amorphous silicon
gate
layer
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62331068A
Other languages
English (en)
Inventor
Yoshiaki Watanabe
渡辺　善昭
Sakae Tanaka
栄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP62331068A priority Critical patent/JPH01173650A/ja
Priority to GB8829764A priority patent/GB2212661B/en
Priority to KR1019880017237A priority patent/KR910009040B1/ko
Publication of JPH01173650A publication Critical patent/JPH01173650A/ja
Priority to US07/609,127 priority patent/US5091337A/en
Priority to SG19094A priority patent/SG19094G/en
Priority to HK229/94A priority patent/HK22994A/xx
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/105—Masks, metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は非晶質シリコン薄膜トランジスタの製造方法に
関するものである。
［従来の技術］ 従来、薄型の画像表示装置として、非晶質シリコンを用
いたＭＩＳ型の薄膜トランジスタをスイッチング素子と
して各画素毎に設けた液晶マトリクス表示装置、いわゆ
るアクティブマトリクス型液晶表示装置がある。
第３図は上記アクティブマトリクス型液晶表示装置の一
構成例を示したものである。走査線９のうち例えばｙｌ
が選択されると、これに連なる各薄膜トランジスタ１１
のゲートは一斉にオンし、これらオンした薄膜トランジ
スタ１１のソースを通して、各信号線１０より、画像情
報に対応した信号電圧が各トランジスタのドレインに伝
達される。この各ドレインには画素電極（図示せず。）
が接続され、この画素電極と液晶層１２を挟んで他方の
基板上に形成された対向電極１３との電圧差により、液
晶層１２の光透過率を変化させて画像表示を行なう。ま
た、上記ゲートがオフした後も上記画素電極と対向電極
１３との間の電圧差はつぎに走査線ｙ１が選択されるま
で保持されるため、各画素に対応した液晶はスタティッ
ク駆動されることになり、高コントラストの画像表示を
得ることができる。
ところで薄膜トランジスタ１１の製造方法として、信頼
性、製造工程の再現性等の見地から、ゲート絶縁層、非
晶質シリコン層、保護絶縁層を順次形成する工程を有す
るものが特開昭５８−２１２１７７号公報に開示されて
いる。
第４図は上記従来の製造方法による製造工程を示したも
ので、まず、ガラス等の絶縁性基板１４にゲート電極１
５を形成し、つぎにゲート絶縁層１６、非晶質シリコン
層１７および保護絶縁層１８を順次形成する（ａ）。つ
ぎに所定形状のフォトレジストをマスクとして図面上方
から紫外光を照射することにより、ゲート電極１５と一
部が重なるように保護絶縁層１８を開口して非晶質シリ
コン層１７を露出させる（ｂ）。つぎにドナーあるいは
アクセプタとなる不純物を適量含んだシリコン層１９を
形成し、このシリコン層１９、保護絶縁層１８および非
晶質シリコン層１７を選択的に除去し、上記開口部を含
む島状構造を形成する（ｃ）。つぎに透明導電層２０を
形成し、これを選択的に除去し、ソース、ドレイン電極
パターン、ソース配線パターンおよび画素電極パターン
を形成し、この透明導電層２０によるパターンをマスク
としてシリコン層１９を除去する（ｄ）。
［発明が解決しようとする問題点］ 上記従来例では、回路配線の最小間隔等、設計ルールに
基づく最少単位をＬとすると、第４図（ｄ）においてゲ
ート・ドレイン間、ゲート・ソース間ともに幅２Ｌのオ
ーバーラツプ領域が形成される。そのため、この部分に
オーバーラツプ容量が生じ、これによって以下のような
欠点が生じる。
第５図は第４図示の薄膜トランジスタを用いたアクティ
ブマトリクス型液晶表示装置の１画素分の構成を、特に
薄膜トランジスタのオーバーラツプ容量に留意して示し
たものである。同図において、２１は薄膜トランジスタ
、２２は画素電極（図示せず。）と対向電極（図示せず
。）との間に液晶を挾んで形成される画素容量、２３は
ゲート・ドレイン間のオーバーラツプ容量、２４はゲー
ト・ソース間のオーバーラツプ容量である。
まず、オーバーラツプ容ｆｆ１２３による影響について
説明する。画素信号に対応した信号電圧は薄膜トランジ
スタ２１がオンしている間に画素容量２２に充電される
。つぎに所定のオン時間経過後、薄膜トランジスタ２１
はオフ、すなわち薄膜トランジスタ２１のゲートの電圧
が“１″から“０”へ変化する。このときオーバーラツ
プ容量２３が存在しなければ、上記画素電極の電圧はそ
のまま保持されるが、オーバーラツプ容量２３があるた
め、カップリング作用により上記ゲートがオフする際に
上記画素電極の電圧は正規の値よりも低くなる。このこ
とは画像表示において、黒あるいは白レベルの悪化、す
なわちコントラスト比の低下をもたらし、画像表示品質
に悪影響を及ぼす。
つぎにオーバーラツプ容ｆｆ１２４による影響について
説明する。各画素データは上記ゲートがオンしている間
、信号線１０を通して上記各画素電極に電荷を充電する
必要がある。ところが信号源からみた場合、ひとつの信
号線１０に連なる各薄膜トランジスタ２１に付随するオ
ーバーラツプ容量２４が容量付加となり、その容量値が
大きいと上記ゲートがオンしている間に所定の電圧まで
上記各画素電極を充電することは困難となる。特に画素
数が多くなり、走査線９の数が増加するとオーバーラツ
プ容ｒｉ２４が増加するだけでなく、上記ゲートのオン
時間の減少にもつながり、上記の悪状況を助長すること
になる。このように上記画素電極に十分電荷が充電され
ない、すなわち上記画素電極の電圧値が正規の値に到達
する前に上記ゲートがオフすると、上記の場合と同様に
、画像表示において黒あるいは白レベルの悪化、すなわ
ちコントラスト比の低下をもたらし、画像表示品質に悪
影響を及ぼす。
以上のようにオーバーラツプ容ｆｆ１２３．２４の容量
値が大きい程、画像表示品質を劣化させるという問題点
がある。
本発明は、ゲート・ドレイン間およびゲート・ソース間
のオーバーラツプ容量を減少させ、高コントラスト比を
有する高品質の画像を得られる非晶質シリコン薄膜トラ
ンジスタの製造方法を提供することを目的としたもので
ある。
［問題点を解決するための手段］ 本発明は、所定の形状を有したゲート電極を形成した絶
縁性基板上にゲート絶縁層を形成し、このゲート絶縁層
上に非晶質シリコン層を形成し、この非晶質シリコン層
上に保護絶縁層を形成した後、上記保護絶縁層を上記ゲ
ート電極に整合して形成するところに特徴を有している
。
［実施例］ 以下、本発明の一実施例を第１図に基づいて説明する。
同図において、まず、ガラス等の絶縁性基板１に例えば
Ｃ「等の金属によってゲート電極２を形成し、つぎに窒
化シリコンあるいは酸化シリコンによるゲート絶縁層３
、非晶質シリコン層４および窒化シリコンあるいは酸化
シリコンによる保護絶縁層５を例えばプラズマＣＶＤ法
により順次形成する（ａ）。つぎに保護絶縁層５上にポ
ジ型のフォトレジスト（図示せず。）を塗布し、プリベ
ーク後、絶縁性基板１の裏面から紫外光を照射する。上
記紫外光はゲート電極２を透過しないので上記フォトレ
ジストを現像するとゲート電極２に整合した形状で上記
フォトレジストが残る。この残ったフォトレジストをマ
スクとして保護絶縁層５を緩衝フッ酸溶液を用いてエツ
チングする。これによって第１図（ｂ）のようにゲート
電極２に整合した形状で保護絶縁層５が形成される。な
お、非晶質シリコン層４は絶縁性基板１の裏面から照射
される上記紫外光を吸収するので、上記フォトレジスト
に対する上記紫外光の照射率は低下するが、非晶質シリ
コン層４の膜厚を３０ナノメ一タ程度にすれば、上記紫
外光の数パーセントから数十パーセントは透過するので
、上記フォトレジスタへの上記紫外光の照射効率を著し
く低下させることはない。むしろ、整合的にパターン形
成するため、マスクアライナ等を使用する必要がなく、
多数の基板を一括して露光できる等、メリットの方が大
きい。
つぎにｎ型の不純物を適量含んだシリコン層６を例えば
プラズマＣＶＤ法により形成し、このシリコン層６およ
び非晶質シリコン層４を選択的に除去して島状構造を形
成する（ｃ）。つぎに透明導電層７を形成し、これをソ
ース電極、ドレイン電極、ソース配線および画素電極の
形状にパターニングし、このパターニングした透明導電
層７をマスクとしてシリコン層６を除去する（ｄ）。
以上の製造方法により、ゲート・ドレイン間およびゲー
ト・ソース間のオーバーラツプ幅がＬとなる非晶質シリ
コン薄膜トランジスタを製造することができる。
つぎに本発明の他の実施例を第２図に基づいて説明する
。
同図において工程（ａ）および（ｂ）は上記実施例と同
様である。保護絶縁層５をゲート電極２に整合してパタ
ーン形成した後、シリコン層６および金属層８を順次形
成し、金属層８をソースおよびドレイン電極の形状にパ
ターニングし、これをマスクとしてシリコン層６および
非晶質シリコン層４を除去して島状構造を形成する（ｃ
）。つぎに透明導電層７を形成し、これを選択的に除去
して、ソース電極に接続したソース配線およびドレイン
電極に接続した画素電極を形成する（ｄ）。
以上の製造方法により、ゲート・ドレイン間およびゲー
ト・ソース間のオーバーラツプ幅がＬとなる非晶質シリ
コン薄膜トランジスタを製造することができる。
上記のように各実施例では、ゲート・ドレイン間および
ゲート・ソース間のオーバーラツプ領域の最小幅がＬと
なり、しかもオーバーラツプ領域全域に保護絶縁層が介
在しているため、オーバーラツプ容量としては従来の１
／２以下に低減することが可能になる。
なお、例えばゲート絶縁層、非晶質シリコン層、保護絶
縁層の膜厚をそれぞれ３００ナノメータ、５０ナノメー
タ、３００ナノメータにすれば、オーバーラツプ容量は
従来の１／３程度に低減される。
［発明の効果］ 本発明によれば、非晶質シリコン薄膜トランジスタの製
造に際し、保護絶縁層をゲート電極に整合して形成する
ので、ゲート・ドレイン間およびゲート・ソース間のオ
ーバーラツプ幅を従来のものより小さくすることができ
、そのオーバーラツプ容量を１／２以下に低減すること
ができる。従って、高コントラスト比を有する高品質の
画像を得られる非晶質シリコン薄膜トランジスタを製造
することができる。
さらに本発明によれば、保護絶縁層のパターニングに際
し、マスクを用いたアライメントが不要となるため、ア
ライメントに起因する不良原因が減少することになり、
歩留り向上にも大きく寄与する。
【図面の簡単な説明】
第１図は本発明の一実施例におけるアクティブマトリク
ス型液晶表示装置用非晶質シリコン薄膜トランジスタの
製造工程を示した工程断面図、第２図は本発明の他の実
施例におけるアクティブマトリクス型液晶表示装置用非
晶質シリコン薄膜トランジスタの製造工程を示した工程
断面図、第３図はアクティブマトリクス型液晶表示装置
の構成を示した電気回路図、第４図は従来のアクティブ
マトリクス型液晶表示装置用非晶質シリコン薄膜トラン
ジスタの製造工程を示した工程断面図、第５図はアクテ
ィブマトリクス型液晶表示装置の１画素を示した電気回
路図である。 １・・・絶縁性基板 ２・・・ゲート電極 ３・・・ゲート絶縁層 ４・・・非晶質シリコン層 ５・・・保護絶縁層 ６・・・シリコン層 以　　上

Claims (2)

    【特許請求の範囲】
  1. （１）所定の形状を有したゲート電極を形成した絶縁性
    基板上にゲート絶縁層を形成し、このゲート絶縁層上に
    非晶質シリコン層を形成し、この非晶質シリコン層上に
    保護絶縁層を形成する工程と上記保護絶縁層を上記ゲー
    ト電極に整合してパターン形成し、上記非晶質シリコン
    層を露出させる工程と、 上記保護絶縁層および非晶質シリコン層上にドナーおよ
    びアクセプタとなる不純物を含んだシリコン層を被着す
    る工程と、 上記保護絶縁層と一部重なるようにソースおよびドレイ
    ン電極を形成する工程とを有することを特徴とする非晶
    質シリコン薄膜トランジスタの製造方法。
  2. （２）上記絶縁性基板の裏面より光を投射して上記保護
    絶縁層上のフォトレジストを露光し、このフォトレジス
    トを現像して得られたフォトレジストパターンをマスク
    として上記保護絶縁層を除去することにより、上記ゲー
    ト電極に整合して上記保護絶縁層をパターン形成するこ
    とを特徴とする特許請求の範囲第１項記載の非晶質シリ
    コン薄膜トランジスタの製造方法。
JP62331068A 1987-12-26 1987-12-26 非晶質シリコン薄膜トランジスタの製造方法 Pending JPH01173650A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP62331068A JPH01173650A (ja) 1987-12-26 1987-12-26 非晶質シリコン薄膜トランジスタの製造方法
GB8829764A GB2212661B (en) 1987-12-26 1988-12-21 Method of manufacturing an amorphous-silicon thin-film transistor
KR1019880017237A KR910009040B1 (ko) 1987-12-26 1988-12-22 비정질 실리콘 박막 트랜지스터의 제조방법
US07/609,127 US5091337A (en) 1987-12-26 1990-11-01 Method of manufacturing amorphous-silicon thin-film transistors
SG19094A SG19094G (en) 1987-12-26 1994-01-28 Method of manufacturing an amorphous-silicon thin-film transistor.
HK229/94A HK22994A (en) 1987-12-26 1994-03-17 Method of manufacturing an amorphous-silicon thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62331068A JPH01173650A (ja) 1987-12-26 1987-12-26 非晶質シリコン薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH01173650A true JPH01173650A (ja) 1989-07-10

Family

ID=18239499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62331068A Pending JPH01173650A (ja) 1987-12-26 1987-12-26 非晶質シリコン薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US5091337A (ja)
JP (1) JPH01173650A (ja)
KR (1) KR910009040B1 (ja)
GB (1) GB2212661B (ja)
HK (1) HK22994A (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2938121B2 (ja) * 1990-03-30 1999-08-23 株式会社東芝 薄膜半導体装置の製造方法
US5130263A (en) * 1990-04-17 1992-07-14 General Electric Company Method for photolithographically forming a selfaligned mask using back-side exposure and a non-specular reflecting layer
DE69227137T2 (de) * 1991-02-28 1999-04-22 Texas Instruments Inc Verfahren zur Herstellung einer Markierung
US5162884A (en) * 1991-03-27 1992-11-10 Sgs-Thomson Microelectronics, Inc. Insulated gate field-effect transistor with gate-drain overlap and method of making the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05190571A (ja) * 1991-06-24 1993-07-30 General Electric Co <Ge> マスク工程数を減らした薄膜トランジスタ装置の製造方法
KR940008227B1 (ko) * 1991-08-27 1994-09-08 주식회사 금성사 박막 트랜지스터 제조방법
US5427962A (en) * 1991-11-15 1995-06-27 Casio Computer Co., Ltd. Method of making a thin film transistor
JP2689038B2 (ja) * 1991-12-04 1997-12-10 三菱電機株式会社 半導体装置およびその製造方法
KR950010661B1 (ko) * 1992-11-07 1995-09-21 엘지전자주식회사 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
KR0135391B1 (ko) * 1994-05-28 1998-04-22 김광호 자기정렬된 액정표시장치용 박막트랜지스터 및 제조방법
JPH08228011A (ja) * 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
KR0145899B1 (ko) * 1995-02-11 1998-09-15 김광호 완전 자기 정렬형 액정 표시 장치용 박막 트랜지스터 기판의 제조방법
KR100303134B1 (ko) * 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5990492A (en) * 1995-05-30 1999-11-23 Samsung Electronics Co., Ltd. Self-aligned thin-film transistor for a liquid crystal display having source and drain electrodes of different material
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US5597747A (en) * 1995-12-15 1997-01-28 Industrial Technology Research Institute Method of making inverted thin film transistor using backsick exposure and negative photoresist
US5717223A (en) * 1995-12-22 1998-02-10 Xerox Corporation Array with amorphous silicon TFTs in which channel leads overlap insulating region no more than maximum overlap
JP3607016B2 (ja) * 1996-10-02 2005-01-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに携帯型の情報処理端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、カメラおよびプロジェクター
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP5187994B2 (ja) * 2001-05-10 2013-04-24 ティーピーオー ホンコン ホールディング リミテッド 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル
US6972219B2 (en) * 2002-05-06 2005-12-06 Koninklijke Philips Electronics N.V. Thin film transistor self-aligned to a light-shield layer
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP2005173037A (ja) * 2003-12-09 2005-06-30 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
CN111129037B (zh) * 2019-12-25 2022-09-09 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927574A (ja) * 1982-08-04 1984-02-14 Fujitsu Ltd セルフアライメント形薄膜トランジスタの製造方法
JPS6045066A (ja) * 1983-08-22 1985-03-11 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS6237966A (ja) * 1985-08-12 1987-02-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JPS62171160A (ja) * 1986-01-22 1987-07-28 Sharp Corp 薄膜トランジスタ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170067A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 薄膜トランジスタの製造方法
FR2553579B1 (fr) * 1983-10-12 1985-12-27 Commissariat Energie Atomique Procede de fabrication d'un transistor en film mince a grille auto-alignee
JPS60160173A (ja) * 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPH0752776B2 (ja) * 1985-01-24 1995-06-05 シャープ株式会社 薄膜トランジスタおよびその製造法
EP0196915B1 (en) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
JPS6230376A (ja) * 1985-07-31 1987-02-09 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS62115868A (ja) * 1985-11-15 1987-05-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
FR2590409B1 (fr) * 1985-11-15 1987-12-11 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede
US4857907A (en) * 1986-04-30 1989-08-15 501 Sharp Kabushiki Kaisha Liquid-crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927574A (ja) * 1982-08-04 1984-02-14 Fujitsu Ltd セルフアライメント形薄膜トランジスタの製造方法
JPS6045066A (ja) * 1983-08-22 1985-03-11 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS6237966A (ja) * 1985-08-12 1987-02-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JPS62171160A (ja) * 1986-01-22 1987-07-28 Sharp Corp 薄膜トランジスタ

Also Published As

Publication number Publication date
KR910009040B1 (ko) 1991-10-28
HK22994A (en) 1994-03-25
GB2212661B (en) 1992-02-05
GB8829764D0 (en) 1989-02-15
US5091337A (en) 1992-02-25
GB2212661A (en) 1989-07-26
KR890011099A (ko) 1989-08-12

Similar Documents

Publication Publication Date Title
JPH01173650A (ja) 非晶質シリコン薄膜トランジスタの製造方法
US6855954B1 (en) Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor
US5610082A (en) Method for fabricating thin film transistor using back light exposure
US8553166B2 (en) TFT-LCD array substrate and manufacturing method thereof
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
US20130260496A1 (en) Tft-lcd array substrate manufacturing method
JP2001339072A (ja) 液晶表示装置
US8278161B2 (en) Method for fabricating a thin film transistor array substrate with a thinned protective film over a storage capacitor
WO2018188152A1 (zh) Tft阵列基板的制作方法
JPS62171160A (ja) 薄膜トランジスタ
JPH06295924A (ja) 液晶表示素子の製造方法
TW569466B (en) Method of manufacturing thin film transistor, and thin film transistor and liquid crystal display panel manufactured using such method
KR100498543B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2001264798A (ja) アクティブマトリックス基板及びそれを用いた光学変調素子
JPH0637313A (ja) 薄膜半導体装置とその製造方法
US8435722B2 (en) Method for fabricating liquid crystal display device
US7589030B2 (en) Liquid crystal display device and fabricating method thereof
JPH05216067A (ja) 薄膜トランジスタアレイ
JPH11142879A (ja) アクティブマトリクス型ｔｆｔ素子アレイ
JPH0961811A (ja) 液晶パネル
JPH06350089A (ja) 逆スタガード型薄膜電界効果トランジスタ
JPH0980412A (ja) 液晶表示装置の製造方法
JPH01267616A (ja) 液晶デイスプレイ
JPH11119251A (ja) アクティブマトリックス基板の製造方法
JPH06112486A (ja) 薄膜トランジスタと液晶表示装置用基板および薄膜トランジスタの製造方法