JP2001264798A - アクティブマトリックス基板及びそれを用いた光学変調素子 - Google Patents
アクティブマトリックス基板及びそれを用いた光学変調素子Info
- Publication number
- JP2001264798A JP2001264798A JP2000084678A JP2000084678A JP2001264798A JP 2001264798 A JP2001264798 A JP 2001264798A JP 2000084678 A JP2000084678 A JP 2000084678A JP 2000084678 A JP2000084678 A JP 2000084678A JP 2001264798 A JP2001264798 A JP 2001264798A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- active matrix
- insulating layer
- matrix substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】TFTアクティブマトリックス基板において、配
線と画素電極間に層間絶縁層を設けることにより画素電
極―配線間のカップリング容量を低減でき、開口率や画
質を向上できる。しかし、この効果を得るためには、比
較的厚い層間絶縁層が必要となり、周辺回路チップを端
子部に接続する際、その信頼性が低下する。このため、
この信頼性の向上が課題となる。 【解決手段】前期層間絶縁層の端子部周辺の膜厚を薄く
する。これにより、周辺回路接続の障害を低減できる。 【効果】TFTアクティブマトリックス基板において、配
線と画素電極間に層間絶縁層を設けることにより画素電
極―配線間のカップリング容量を低減でき、開口率や画
質を向上でき、周辺回路接続の信頼性を向上した液晶表
示装置を提供できる。
線と画素電極間に層間絶縁層を設けることにより画素電
極―配線間のカップリング容量を低減でき、開口率や画
質を向上できる。しかし、この効果を得るためには、比
較的厚い層間絶縁層が必要となり、周辺回路チップを端
子部に接続する際、その信頼性が低下する。このため、
この信頼性の向上が課題となる。 【解決手段】前期層間絶縁層の端子部周辺の膜厚を薄く
する。これにより、周辺回路接続の障害を低減できる。 【効果】TFTアクティブマトリックス基板において、配
線と画素電極間に層間絶縁層を設けることにより画素電
極―配線間のカップリング容量を低減でき、開口率や画
質を向上でき、周辺回路接続の信頼性を向上した液晶表
示装置を提供できる。
Description
【０００１】
【発明の属する技術分野】本発明は、光学変調素子用の
アクティブマトリックス基板、それを用いた光学変調素
子及び直視型、投射型液晶表示装置に関する。
アクティブマトリックス基板、それを用いた光学変調素
子及び直視型、投射型液晶表示装置に関する。
【０００２】
【従来の技術】近年、薄型で軽量の表示装置として、液
晶ディスプレイが広く用いられるようになってきてい
る。また、大画面の映像を得るためには、投射型液晶デ
ィスプレイが用いられている。液晶ディスプレイは大別
して単純マトリックス方式とアクティブマトリックス方
式がある。
晶ディスプレイが広く用いられるようになってきてい
る。また、大画面の映像を得るためには、投射型液晶デ
ィスプレイが用いられている。液晶ディスプレイは大別
して単純マトリックス方式とアクティブマトリックス方
式がある。
【０００３】このうち、アクティブマトリックス型液晶
ディスプレイは、各画素にTFT (Thin Film Transistor)
などのスイッチング素子を形成し、液晶に印加される電
圧を保持することによりコントラストや応答性の優れた
良好な画質を得ることができる。
ディスプレイは、各画素にTFT (Thin Film Transistor)
などのスイッチング素子を形成し、液晶に印加される電
圧を保持することによりコントラストや応答性の優れた
良好な画質を得ることができる。
【０００４】TFTは、ゲート配線、ゲート絶縁層、半導
体層、ソース電極、ドレイン配線、画素電極から構成さ
れる。液晶表示装置の明るさを向上するためには画素電
極をできるだけ大きくする必要がある。この場合、画素
電極をゲート配線やドレイン配線に重畳させることによ
り、配線を遮光層として利用し開口率を向上する構造が
ある。しかし、この構成では画素電極と配線間のカップ
リング容量が増大し画質劣化を招く恐れがある。このた
め、ドレイン配線と画素電極の間に有機樹脂からなる層
間絶縁層を導入しこのカップリング容量を低減する構成
が提案されている(I. Washizuka et al. New TFT−LCD
Structure without Black Matrix, Proceedings of The
Fourth International Display Workshop(1997),
p.227)。
体層、ソース電極、ドレイン配線、画素電極から構成さ
れる。液晶表示装置の明るさを向上するためには画素電
極をできるだけ大きくする必要がある。この場合、画素
電極をゲート配線やドレイン配線に重畳させることによ
り、配線を遮光層として利用し開口率を向上する構造が
ある。しかし、この構成では画素電極と配線間のカップ
リング容量が増大し画質劣化を招く恐れがある。このた
め、ドレイン配線と画素電極の間に有機樹脂からなる層
間絶縁層を導入しこのカップリング容量を低減する構成
が提案されている(I. Washizuka et al. New TFT−LCD
Structure without Black Matrix, Proceedings of The
Fourth International Display Workshop(1997),
p.227)。
【０００５】
【発明が解決しようとする課題】しかし、上記従来技術
では、層間絶縁層を2mm以上と厚くする必要がある。こ
のため端子部における周辺回路チップの接続の信頼性に
問題があった。すなわち、端子部で層間絶縁層の厚さが
段差となりチップ接続の信頼性が低下する。
では、層間絶縁層を2mm以上と厚くする必要がある。こ
のため端子部における周辺回路チップの接続の信頼性に
問題があった。すなわち、端子部で層間絶縁層の厚さが
段差となりチップ接続の信頼性が低下する。
【０００６】本発明の目的は、この端子部の接続の信頼
性を向上したアクティブマトリックス基板を提供するこ
とにある。
性を向上したアクティブマトリックス基板を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明では、端子部のチ
ップ実装における接続の信頼性を向上するため、前記層
間絶縁層の端子部周辺における膜厚を画素部における膜
厚より薄くする構成を考案した。本発明の構成により、
端子部における段差を低減でき、チップ実装における接
続の信頼性が向上する。また、画素部においては、層間
絶縁層は十分な膜厚を有しており、画素電極―配線のカ
ップリング容量を低減できる。
ップ実装における接続の信頼性を向上するため、前記層
間絶縁層の端子部周辺における膜厚を画素部における膜
厚より薄くする構成を考案した。本発明の構成により、
端子部における段差を低減でき、チップ実装における接
続の信頼性が向上する。また、画素部においては、層間
絶縁層は十分な膜厚を有しており、画素電極―配線のカ
ップリング容量を低減できる。
【０００８】この構成では、カップリング容量を低減す
るため、画素部における膜厚は2mm以上が必要である。
また、画素部における膜厚の上限はスルーホールの加工
性の確保により、5mm以下が望ましい。また、端子部周
辺の膜厚は段差低減のため1.5mm以下、好ましくは1mm以
下とする。また、端子部周辺の膜厚の下限は、ドライエ
ッチング耐性、あるいは配線の保護特性の確保のため、
0.05mm以上、好ましくは0.1mm以上となる。
るため、画素部における膜厚は2mm以上が必要である。
また、画素部における膜厚の上限はスルーホールの加工
性の確保により、5mm以下が望ましい。また、端子部周
辺の膜厚は段差低減のため1.5mm以下、好ましくは1mm以
下とする。また、端子部周辺の膜厚の下限は、ドライエ
ッチング耐性、あるいは配線の保護特性の確保のため、
0.05mm以上、好ましくは0.1mm以上となる。
【０００９】層間絶縁層に感光性樹脂あるいは感光性SO
Gを用い、半透明部を有するホトマスクあるいはグリッ
ドパターンを有するホトマスクを用いた露光により、端
子部における膜厚を薄くすることができる。
Gを用い、半透明部を有するホトマスクあるいはグリッ
ドパターンを有するホトマスクを用いた露光により、端
子部における膜厚を薄くすることができる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、後述する実施例の図面を参照して説明する。TFTと
して逆スタガ構造を採用する場合、まず絶縁性基板１上
に金属層をスパッタリング法などで形成する。金属とし
てはAl、Cr、Mo、Ta、Ti、Ｗ、Nb、Fe、Co、Ni及びそれ
らの合金などが挙げられる。この、金属膜をホトリソグ
ラフィー工程などにより加工しゲート配線２を形成す
る。
て、後述する実施例の図面を参照して説明する。TFTと
して逆スタガ構造を採用する場合、まず絶縁性基板１上
に金属層をスパッタリング法などで形成する。金属とし
てはAl、Cr、Mo、Ta、Ti、Ｗ、Nb、Fe、Co、Ni及びそれ
らの合金などが挙げられる。この、金属膜をホトリソグ
ラフィー工程などにより加工しゲート配線２を形成す
る。
【００１１】ついで、CVD (Chemical Vaper Depositio
n)法などでゲート絶縁膜３、半導体層４を形成する。絶
縁層としてはSiN膜、SiO2膜などが挙げられる。また、
半導体層４としては非晶質Si膜、結晶質Si膜、微結晶Si
膜などが挙げられる。さらにコンタクト層５をCVD法な
どで形成する。コンタクト層としては、リンをドープし
た非晶質Si膜、結晶質Si膜、微結晶Si膜などが挙げられ
る。ホトリソグラフィー法などにより半導体層４、コン
タクト層５を島状に加工する。
n)法などでゲート絶縁膜３、半導体層４を形成する。絶
縁層としてはSiN膜、SiO2膜などが挙げられる。また、
半導体層４としては非晶質Si膜、結晶質Si膜、微結晶Si
膜などが挙げられる。さらにコンタクト層５をCVD法な
どで形成する。コンタクト層としては、リンをドープし
た非晶質Si膜、結晶質Si膜、微結晶Si膜などが挙げられ
る。ホトリソグラフィー法などにより半導体層４、コン
タクト層５を島状に加工する。
【００１２】ついで、スパッタリング法などで金属膜を
形成する。この金属としてはAl、Cr、Mo、Ta、Ti、Ｗ、
Nb、Fe、Co、Ni及びそれらの合金などが挙げられる。金
属膜をホトリソグラフィー工程などにより加工しドレイ
ン配線６及びソース電極７を形成する。さらに、エッチ
ングによりチャネル部のコンタクト層を除去する。
形成する。この金属としてはAl、Cr、Mo、Ta、Ti、Ｗ、
Nb、Fe、Co、Ni及びそれらの合金などが挙げられる。金
属膜をホトリソグラフィー工程などにより加工しドレイ
ン配線６及びソース電極７を形成する。さらに、エッチ
ングによりチャネル部のコンタクト層を除去する。
【００１３】ついで、CVD法などにより保護性絶縁層８
を形成する。この保護性絶縁層としては、SiN膜、SiO2
などが挙げられる。
を形成する。この保護性絶縁層としては、SiN膜、SiO2
などが挙げられる。
【００１４】さらに、塗布法などにより層間絶縁層９を
形成する。層間絶縁層９としては感光性有機樹脂、感光
性SOG(Spin On Glass)などが挙げられる。この層間絶縁
層９にホトリソグラフィー工程により、コンタクトホー
ル１０を形成する。この際、配線端子部周辺の層間絶縁
層を薄くするため、グリッド状のパターン１３を有する
マスクあるいは半透明部１６を有するマスクを使用す
る。それらのマスクを用いた露光の様子を模式的に図３
および図４に示した。これらの図では、感光性樹脂ある
いは感光性SOGはポジ型としている。露光量が大きい部
分層間絶縁層をすべて除去することができる。一方、露
光量が小さい部分では層間絶縁層はすべて除去されず、
未露光の部分より薄い膜として残すことができる。この
図の例では、ポジ型の場合について示したが、本発明で
はネガ型の感光性樹脂あるいは感光性SOGを用いること
も可能である。この場合、マスクのパターンは図３およ
び図４のマスクのパターンを反転する。
形成する。層間絶縁層９としては感光性有機樹脂、感光
性SOG(Spin On Glass)などが挙げられる。この層間絶縁
層９にホトリソグラフィー工程により、コンタクトホー
ル１０を形成する。この際、配線端子部周辺の層間絶縁
層を薄くするため、グリッド状のパターン１３を有する
マスクあるいは半透明部１６を有するマスクを使用す
る。それらのマスクを用いた露光の様子を模式的に図３
および図４に示した。これらの図では、感光性樹脂ある
いは感光性SOGはポジ型としている。露光量が大きい部
分層間絶縁層をすべて除去することができる。一方、露
光量が小さい部分では層間絶縁層はすべて除去されず、
未露光の部分より薄い膜として残すことができる。この
図の例では、ポジ型の場合について示したが、本発明で
はネガ型の感光性樹脂あるいは感光性SOGを用いること
も可能である。この場合、マスクのパターンは図３およ
び図４のマスクのパターンを反転する。
【００１５】ついで、ドライエッチングにより層間絶縁
層にコンタクトホールを形成する。この上に透明導電膜
をスパッタリング法などで形成する。透明導電膜として
はITO(Indium Tin Oxide), ZnOなどが挙げられる。さら
に、ホトリソグラフィー工程により画素電極１１と配線
端子部被覆１２に加工する。
層にコンタクトホールを形成する。この上に透明導電膜
をスパッタリング法などで形成する。透明導電膜として
はITO(Indium Tin Oxide), ZnOなどが挙げられる。さら
に、ホトリソグラフィー工程により画素電極１１と配線
端子部被覆１２に加工する。
【００１６】以上の説明では、保護性絶縁層８を有する
構成となっている。しかし、図５、６に示すように保護
性絶縁層を省略する構成も可能である。この場合、以上
の工程から、保護性絶縁層の形成工程を削除すれば良
い。また、逆スタガ構造のTFTの例を説明したが、本発
明の構造は図８、９に示すようにコプラナー型TFTにも
適用可能である。
構成となっている。しかし、図５、６に示すように保護
性絶縁層を省略する構成も可能である。この場合、以上
の工程から、保護性絶縁層の形成工程を削除すれば良
い。また、逆スタガ構造のTFTの例を説明したが、本発
明の構造は図８、９に示すようにコプラナー型TFTにも
適用可能である。
【００１７】このアクテフィブマトリックス基板１７上
に配向膜１８を形成し、スペーサ１９を介して対向基板
２０を張り合わせ液晶２１を封入し周辺回路チップ２２
を実装し、図４に示す液晶パネルを完成する。この、液
晶パネルでは、層間絶縁層により画素電極と配線のカッ
プリング容量を低減できる。このため、開口率を向上で
き明るいディスプレイを提供することができる。また、
画素電極電位への配線電位の影響を低減でき高画質のデ
ィスプレイを提供することができる。そして、この液晶
パネルにドライバーなどの周辺回路チップを実装する
際、端子部周辺の層間絶縁層の段差を低減したため、信
頼性の高い接続が可能となる。
に配向膜１８を形成し、スペーサ１９を介して対向基板
２０を張り合わせ液晶２１を封入し周辺回路チップ２２
を実装し、図４に示す液晶パネルを完成する。この、液
晶パネルでは、層間絶縁層により画素電極と配線のカッ
プリング容量を低減できる。このため、開口率を向上で
き明るいディスプレイを提供することができる。また、
画素電極電位への配線電位の影響を低減でき高画質のデ
ィスプレイを提供することができる。そして、この液晶
パネルにドライバーなどの周辺回路チップを実装する
際、端子部周辺の層間絶縁層の段差を低減したため、信
頼性の高い接続が可能となる。
【００１８】以下、本発明の実施例を図面を用いて説明
する。
する。
【００１９】（実施例１）図１に本発明による一実施例
のアクティブマトリックス基板の画素部の平面図、図２
に要部断面図（A−A)を示す。これらの図面を用いて実
施例を説明する。
のアクティブマトリックス基板の画素部の平面図、図２
に要部断面図（A−A)を示す。これらの図面を用いて実
施例を説明する。
【００２０】絶縁性基板１上にスパッタリング法により
Cr膜を200nmの厚さに成膜した。ついで、ホトリソグラ
フィー工程によりゲート配線２に加工した。次に、基板
をプラズマCVD装置中に設置し、ゲート絶縁層３としてS
iN膜を350nm、半導体層４としてa−Si膜を200nm、さら
にコンタクト層５として n+a−Si膜を30nmの厚さに形成
した。原料ガスとして、SiN膜の成膜には、SiH4、NH3、
H2の混合ガス、a−Siの成膜にはSiH4、H2の混合ガス、n
+a−Siの成膜にはSiH4、H2の混合ガスにPH3を添加した
ものを用いた。ついで、ホトリソグラフィー工程により
a−Si、n+a−Siを島状に加工しTFT部を形成した。
Cr膜を200nmの厚さに成膜した。ついで、ホトリソグラ
フィー工程によりゲート配線２に加工した。次に、基板
をプラズマCVD装置中に設置し、ゲート絶縁層３としてS
iN膜を350nm、半導体層４としてa−Si膜を200nm、さら
にコンタクト層５として n+a−Si膜を30nmの厚さに形成
した。原料ガスとして、SiN膜の成膜には、SiH4、NH3、
H2の混合ガス、a−Siの成膜にはSiH4、H2の混合ガス、n
+a−Siの成膜にはSiH4、H2の混合ガスにPH3を添加した
ものを用いた。ついで、ホトリソグラフィー工程により
a−Si、n+a−Siを島状に加工しTFT部を形成した。
【００２１】次にスパッタリング法によりCr膜を200nm
の厚さに成膜し、ホトリソグラフィー工程により、ドレ
イン配線６、ソース電極７に加工した。その後、n+a−S
i膜をドライエッチングにより除去した。この上に保護
性絶縁層８としてプラズマCVD法により成膜した。
の厚さに成膜し、ホトリソグラフィー工程により、ドレ
イン配線６、ソース電極７に加工した。その後、n+a−S
i膜をドライエッチングにより除去した。この上に保護
性絶縁層８としてプラズマCVD法により成膜した。
【００２２】さらに、この上に感光性有機樹脂（JSR製
オプトマーPC）を塗布法で形成した。図３に示すグリッ
ドパターン１３を有するマスクを用いた露光、現像によ
り、スルーホールを形成した。また、配線端子部周辺の
層間絶縁層９を薄くした。さらに、ドライエッチングに
より、ゲート絶縁層３、保護性絶縁層８のSiNにソース
電極、ドレイン配線端子部、ゲート配線端子部のコンタ
クトホール１０を形成した。
オプトマーPC）を塗布法で形成した。図３に示すグリッ
ドパターン１３を有するマスクを用いた露光、現像によ
り、スルーホールを形成した。また、配線端子部周辺の
層間絶縁層９を薄くした。さらに、ドライエッチングに
より、ゲート絶縁層３、保護性絶縁層８のSiNにソース
電極、ドレイン配線端子部、ゲート配線端子部のコンタ
クトホール１０を形成した。
【００２３】ついで、スパッタリング法によりITO膜を1
40nmの厚さに成膜した。ホトリソグラフィー工程により
ITO膜を加工し画素電極１１、配線端子部の被覆１２を
形成した。
40nmの厚さに成膜した。ホトリソグラフィー工程により
ITO膜を加工し画素電極１１、配線端子部の被覆１２を
形成した。
【００２４】作製したアクティブマトリックス基板１７
上に配向膜１８を形成し、スペーサ１９を介して透明電
極付きの対向基板２０と張り合わせて液晶２１を封入
し、周辺回路のチップ２２を実装し図４に示す液晶表示
装置を作製した。得られた液晶表示装置では明るく高画
質の表示を得ることができるとともに周辺回路チップの
接続の信頼性が向上した。
上に配向膜１８を形成し、スペーサ１９を介して透明電
極付きの対向基板２０と張り合わせて液晶２１を封入
し、周辺回路のチップ２２を実装し図４に示す液晶表示
装置を作製した。得られた液晶表示装置では明るく高画
質の表示を得ることができるとともに周辺回路チップの
接続の信頼性が向上した。
【００２５】（実施例２）図６に本発明による一実施例
のアクティブマトリックス基板の画素部の平面図を示
す。図７に要部断面(B−B)を示す。これらの図面を用い
て実施例を説明する。
のアクティブマトリックス基板の画素部の平面図を示
す。図７に要部断面(B−B)を示す。これらの図面を用い
て実施例を説明する。
【００２６】実施例１と同様の方法で絶縁性基板１上に
ゲート配線２、ゲート絶縁層３、半導体層４、コンタク
ト層５、ドレイン配線６、ソース電極７に形成した。そ
の後、n+a−Si膜をドライエッチングにより除去した。
ゲート配線２、ゲート絶縁層３、半導体層４、コンタク
ト層５、ドレイン配線６、ソース電極７に形成した。そ
の後、n+a−Si膜をドライエッチングにより除去した。
【００２７】さらに、この上に感光性有機樹脂（JSR製
オプトマーPC）を塗布法で形成した。ついで、図４に示
す半透明のパターン１６を有するマスクを用いた露光、
現像により、スルーホールを形成した。また、配線端子
部周辺の層間絶縁層を薄くした。さらに、ドライエッチ
ングにより、ゲート絶縁層のSiNにソース電極、ゲート
配線端子部のコンタクトホール１０を形成した。
オプトマーPC）を塗布法で形成した。ついで、図４に示
す半透明のパターン１６を有するマスクを用いた露光、
現像により、スルーホールを形成した。また、配線端子
部周辺の層間絶縁層を薄くした。さらに、ドライエッチ
ングにより、ゲート絶縁層のSiNにソース電極、ゲート
配線端子部のコンタクトホール１０を形成した。
【００２８】ついで、スパッタリング法によりITO膜を1
40nmの厚さに成膜した。ホトリソグラフィー工程により
ITO膜を加工し画素電極１１、配線端子部の被覆１２を
形成した。
40nmの厚さに成膜した。ホトリソグラフィー工程により
ITO膜を加工し画素電極１１、配線端子部の被覆１２を
形成した。
【００２９】作製したアクティブマトリックス基板上に
配向膜を形成し、スペーサを介して透明電極付きの対向
基板と張り合わせて液晶を封入し、周辺回路のチップを
実装し図５に示す液晶表示装置を作製した。得られた液
晶表示装置では明るく高画質の表示を得ることができる
とともに周辺回路チップの接続の信頼性が向上した。
配向膜を形成し、スペーサを介して透明電極付きの対向
基板と張り合わせて液晶を封入し、周辺回路のチップを
実装し図５に示す液晶表示装置を作製した。得られた液
晶表示装置では明るく高画質の表示を得ることができる
とともに周辺回路チップの接続の信頼性が向上した。
【００３０】（実施例３）図８に本発明による一実施例
のアクティブマトリックス基板の画素部の平面図を示
す。図９に要部断面(C−C)を示す。これらの図面を用い
て実施例を説明する。
のアクティブマトリックス基板の画素部の平面図を示
す。図９に要部断面(C−C)を示す。これらの図面を用い
て実施例を説明する。
【００３１】絶縁層基板上にSiO2からなる下地膜２３を
形成する。SiO2膜は、Si(C2H5O)4とO2を原料としたプラ
ズマCVD法で作製した。この上にa−Si膜を50nmの厚さに
形成した。a−Si膜は基板温度450℃でSi2H6を原料とし
た低圧CVDで作製した。この膜にエキシマーレーザを照
射してpoly−Si膜を作製した。このpoly−Si膜をフォト
リソグラフィー工程により所定の形状に加工し半導体層
４を形成した。
形成する。SiO2膜は、Si(C2H5O)4とO2を原料としたプラ
ズマCVD法で作製した。この上にa−Si膜を50nmの厚さに
形成した。a−Si膜は基板温度450℃でSi2H6を原料とし
た低圧CVDで作製した。この膜にエキシマーレーザを照
射してpoly−Si膜を作製した。このpoly−Si膜をフォト
リソグラフィー工程により所定の形状に加工し半導体層
４を形成した。
【００３２】この上に下地層と同様の方法でSiO2からな
るゲート絶縁層を形成した。さらにスパッタリング法で
Nb膜を形成し、ホトリソグラフィー工程によりゲート配
線を加工した。さらにゲート絶縁層３を加工した。
るゲート絶縁層を形成した。さらにスパッタリング法で
Nb膜を形成し、ホトリソグラフィー工程によりゲート配
線を加工した。さらにゲート絶縁層３を加工した。
【００３３】ついで、ホト工程でレジストマスクを形成
し、イオンドープによりpoly−Si膜にリンをドープし、
n領域２５を形成した。レジストマスク除去後、再度レ
ジストマスクを別の形状で形成しイオンドープによりpo
ly−Si膜にボロンをドープしp領域を形成した。さらに
エキシマーレーザを照射しドーパントを活性化した。
し、イオンドープによりpoly−Si膜にリンをドープし、
n領域２５を形成した。レジストマスク除去後、再度レ
ジストマスクを別の形状で形成しイオンドープによりpo
ly−Si膜にボロンをドープしp領域を形成した。さらに
エキシマーレーザを照射しドーパントを活性化した。
【００３４】ついで、層間絶縁層２６としてSiO2膜を下
地膜と同様の方法で形成した。さらに、プラズマ水素に
より処理した。ホトリソグラフィー工程でコンタクトホ
ールを形成した後、Cr膜をスパッタリング法で形成し、
ホトリソグラフィー工程でドレイン配線６、ソース電極
７を形成した。
地膜と同様の方法で形成した。さらに、プラズマ水素に
より処理した。ホトリソグラフィー工程でコンタクトホ
ールを形成した後、Cr膜をスパッタリング法で形成し、
ホトリソグラフィー工程でドレイン配線６、ソース電極
７を形成した。
【００３５】この上に、塗布法で層間絶縁層９として感
光性SOGを形成した。実施例１と同様の方法で露光現像
し、コンタクトホール１０を形成すると同時に、端子部
周辺の層間絶縁層を薄くした。
光性SOGを形成した。実施例１と同様の方法で露光現像
し、コンタクトホール１０を形成すると同時に、端子部
周辺の層間絶縁層を薄くした。
【００３６】ついで、スパッタリング法によりITO膜を1
40nmの厚さに成膜した。ホトリソグラフィー工程により
ITO膜を加工し画素電極１１、配線端子部の被覆１２を
形成した。
40nmの厚さに成膜した。ホトリソグラフィー工程により
ITO膜を加工し画素電極１１、配線端子部の被覆１２を
形成した。
【００３７】作製したアクティブマトリックス基板上に
配向膜を形成し、スペーサを介して透明電極付きの対向
基板と張り合わせて液晶を封入し、周辺回路のチップを
実装した。この液晶表示装置を用いて図１０に示す投射
型液晶表示装置を作製した。得られた液晶表示装置では
明るく高画質の表示を得ることができるとともに周辺回
路チップの接続の信頼性が向上した。
配向膜を形成し、スペーサを介して透明電極付きの対向
基板と張り合わせて液晶を封入し、周辺回路のチップを
実装した。この液晶表示装置を用いて図１０に示す投射
型液晶表示装置を作製した。得られた液晶表示装置では
明るく高画質の表示を得ることができるとともに周辺回
路チップの接続の信頼性が向上した。
【００３８】
【発明の効果】上記発明によれば、明るく高画質の表示
を得ることができるとともに周辺回路チップの接続の信
頼性が向上した液晶ディスプレイを得ることができる。
を得ることができるとともに周辺回路チップの接続の信
頼性が向上した液晶ディスプレイを得ることができる。
【図１】本発明の実施例のアクティブ基板のの平面図。
【図２】本発明の実施例のアクティブ基板の要部断面図
（図１のA−A断面)。
（図１のA−A断面)。
【図３】本発明の実施例で使用したマスクの模式図。
【図４】本発明の実施例で使用したマスクの模式図。
【図５】本発明の液晶表示装置の模式図。
【図６】本発明の実施例のアクティブ基板の平面図。
【図７】本発明の実施例のアクティブ基板の要部断面図
（図６のB−B断面)。
（図６のB−B断面)。
【図８】本発明の実施例のアクティブ基板の平面図。
【図９】本発明の実施例のアクティブ基板の要部断面図
（図８のC−C断面)。
（図８のC−C断面)。
【図１０】本発明の投写型液晶表示装置を示す図。
１…絶縁性基板、２…ゲート配線、３…ゲート絶縁層、
４…半導体層、５…コンタクト層、６…ドレイン配線、
７…ソース電極、８…保護性絶縁層、９…層間絶縁層、
１０…コンタクトホール、１１…画素電極、１２…配線
端子部被覆、１３…グリッドパターン、１４…透明部、
１５…不透明部、１６…半透明部、１７…アクティブマ
トリックス基板、１８…配向膜、１９…スペーサ、２０
…対向基板、２１…液晶、２２…周辺回路チップ、２３
…下地層、２４…コモン配線、２５…ｎ領域、２６…層
間絶縁層、２７…光源、２８…赤外カットフィルタ、２
９…偏光ビームスプリッタ、３０…集光レンズ、３１…
ダイクロイックミラー、３２…ミラー、３３…液晶パネ
ル、３４…投射レンズ。
４…半導体層、５…コンタクト層、６…ドレイン配線、
７…ソース電極、８…保護性絶縁層、９…層間絶縁層、
１０…コンタクトホール、１１…画素電極、１２…配線
端子部被覆、１３…グリッドパターン、１４…透明部、
１５…不透明部、１６…半透明部、１７…アクティブマ
トリックス基板、１８…配向膜、１９…スペーサ、２０
…対向基板、２１…液晶、２２…周辺回路チップ、２３
…下地層、２４…コモン配線、２５…ｎ領域、２６…層
間絶縁層、２７…光源、２８…赤外カットフィルタ、２
９…偏光ビームスプリッタ、３０…集光レンズ、３１…
ダイクロイックミラー、３２…ミラー、３３…液晶パネ
ル、３４…投射レンズ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 誠 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H090 HA03 HB07X HD03 LA04 2H092 JA26 JA29 JA33 JA34 JA35 JA38 JA39 JA42 JA43 JA44 JA46 JB13 JB23 JB27 JB32 JB33 JB36 JB38 JB51 JB57 JB63 JB69 KA05 KA12 KA16 KA18 KB25 MA05 MA08 MA13 MA18 MA19 MA20 MA27 NA13 NA25 NA27 NA30 PA03 PA06 RA05 5F110 BB01 BB20 CC02 CC07 DD13 EE02 EE03 EE04 EE44 FF02 FF03 FF30 GG02 GG13 GG14 GG15 GG24 GG25 GG44 GG45 GG47 HJ01 HJ12 HJ23 HK02 HK03 HK04 HK09 HK14 HK15 HK16 HK21 HK25 HK33 HK35 HL04 HL07 HL23 NN03 NN04 NN23 NN24 NN27 NN35 NN36 NN40 NN72 PP03 QQ09 QQ11 QQ25
Claims (12)
- 【請求項１】 絶縁基板上に複数の走査線と信号線、ス
イッチング素子、画素電極を具備し、画素電極より基板
側に層間絶縁層を具備したアクティブマトリックス基板
において、層間絶縁層が走査線あるいは信号線の少なく
とも一方の端子部周辺で薄くなっていることを特徴とす
るアクティブマトリックス基板。 - 【請求項２】 請求項１において端子部周辺の層間絶縁
層の厚さが1.5mm以下であることを特徴とするアクティ
ブマトリックス基板。 - 【請求項３】 請求項１において層間絶縁層の厚さが画
素電極周辺で2mm以上であることを特徴とするアクティ
ブマトリックス基板。 - 【請求項４】 請求項１で層間絶縁層が有機樹脂からな
ることを特徴とするアクティブマトリックス基板。 - 【請求項５】 請求項１に記載の層間絶縁層を塗布法を
用いて形成することを特徴とするアクティブマトリック
ス基板の製造方法。 - 【請求項６】 請求項１において層間絶縁層が感光性樹
脂あるいは感光性無機膜からなることを特徴とするアク
ティブマトリックス基板。 - 【請求項７】 請求項６に記載の層間絶縁層を半透明部
を有するマスクを用いて露光し加工することを特徴とす
るアクティブマトリックス基板の製造方法。 - 【請求項８】 請求項５に記載の層間絶縁層をグリッド
パターンを有するマスクを用いて露光し加工することを
特徴とするアクティブマトリックス基板の製造方法。 - 【請求項９】 請求項１に記載のアクティブマトリック
ス基板を用いたことを特徴とする表示装置。 - 【請求項１０】 請求項１に記載のアクティブマトリッ
クス基板を用い液晶を駆動することを特徴とする光学変
調素子。 - 【請求項１１】 請求項１０に記載の表示装置にバック
ライトを組み合わせたことを特徴とする直視型ディスプ
レイ。 - 【請求項１２】 請求項１０に記載の表示装置に光源、
光学系を組み合わせたことを特徴とする投射型ディスプ
レイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084678A JP2001264798A (ja) | 2000-03-22 | 2000-03-22 | アクティブマトリックス基板及びそれを用いた光学変調素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000084678A JP2001264798A (ja) | 2000-03-22 | 2000-03-22 | アクティブマトリックス基板及びそれを用いた光学変調素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001264798A true JP2001264798A (ja) | 2001-09-26 |
Family
ID=18601126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000084678A Pending JP2001264798A (ja) | 2000-03-22 | 2000-03-22 | アクティブマトリックス基板及びそれを用いた光学変調素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001264798A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005539393A (ja) * | 2002-09-18 | 2005-12-22 | 学校法人東京理科大学 | 表面加工方法 |
| CN1295555C (zh) * | 2002-06-13 | 2007-01-17 | 怗福丕帝股份有限公司 | 用于显示装置的电路阵列衬底以及制备该衬底的方法 |
| KR100864486B1 (ko) * | 2001-10-18 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2008281813A (ja) * | 2007-05-11 | 2008-11-20 | Mitsubishi Electric Corp | 表示装置と表示装置の製造方法 |
| WO2010058738A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 表示パネル用の基板、表示パネル |
| WO2010058739A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 表示パネル用の基板、表示パネル |
| US8223284B2 (en) | 2007-12-19 | 2012-07-17 | Sharp Kabushiki Kaisha | Liquid crystal device and television receiver |
| CN104112710A (zh) * | 2014-07-08 | 2014-10-22 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法、阵列基板及液晶显示装置 |
| WO2015064426A1 (ja) * | 2013-10-31 | 2015-05-07 | 堺ディスプレイプロダクト株式会社 | アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法 |
| KR20160121426A (ko) | 2015-04-09 | 2016-10-19 | 제이에스알 가부시끼가이샤 | 액정 표시 소자, 감방사선성 수지 조성물, 층간 절연막, 층간 절연막의 제조 방법 및 액정 표시 소자의 제조 방법 |
| US20160313622A1 (en) * | 2013-08-22 | 2016-10-27 | Boe Technology Group Co., Ltd. | Display substrate, its manufacturing method, and display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1124094A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH1124101A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electric Ind Co Ltd | アクティブ素子アレイ基板およびその製造方法 |
| JPH11153809A (ja) * | 1997-11-20 | 1999-06-08 | Matsushita Electric Ind Co Ltd | フォトマスク及びアクティブ素子アレイ基板の製造方法 |
-
2000
- 2000-03-22 JP JP2000084678A patent/JP2001264798A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1124094A (ja) * | 1997-06-30 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH1124101A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electric Ind Co Ltd | アクティブ素子アレイ基板およびその製造方法 |
| JPH11153809A (ja) * | 1997-11-20 | 1999-06-08 | Matsushita Electric Ind Co Ltd | フォトマスク及びアクティブ素子アレイ基板の製造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864486B1 (ko) * | 2001-10-18 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| CN1295555C (zh) * | 2002-06-13 | 2007-01-17 | 怗福丕帝股份有限公司 | 用于显示装置的电路阵列衬底以及制备该衬底的方法 |
| JP2005539393A (ja) * | 2002-09-18 | 2005-12-22 | 学校法人東京理科大学 | 表面加工方法 |
| JP2008281813A (ja) * | 2007-05-11 | 2008-11-20 | Mitsubishi Electric Corp | 表示装置と表示装置の製造方法 |
| US8223284B2 (en) | 2007-12-19 | 2012-07-17 | Sharp Kabushiki Kaisha | Liquid crystal device and television receiver |
| WO2010058739A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 表示パネル用の基板、表示パネル |
| WO2010058738A1 (ja) * | 2008-11-21 | 2010-05-27 | シャープ株式会社 | 表示パネル用の基板、表示パネル |
| RU2474006C1 (ru) * | 2008-11-21 | 2013-01-27 | Шарп Кабусики Кайся | Подложка панели отображения и панель отображения |
| US20160313622A1 (en) * | 2013-08-22 | 2016-10-27 | Boe Technology Group Co., Ltd. | Display substrate, its manufacturing method, and display device |
| US10663820B2 (en) * | 2013-08-22 | 2020-05-26 | Boe Technology Group Co., Ltd. | Display substrate, its manufacturing method, and display device |
| WO2015064426A1 (ja) * | 2013-10-31 | 2015-05-07 | 堺ディスプレイプロダクト株式会社 | アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法 |
| CN104112710A (zh) * | 2014-07-08 | 2014-10-22 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法、阵列基板及液晶显示装置 |
| WO2016004633A1 (zh) * | 2014-07-08 | 2016-01-14 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法、阵列基板及液晶显示装置 |
| US9733536B2 (en) | 2014-07-08 | 2017-08-15 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate manufacturing method, array substrate formed thereby and liquid crystal display apparatus |
| KR20160121426A (ko) | 2015-04-09 | 2016-10-19 | 제이에스알 가부시끼가이샤 | 액정 표시 소자, 감방사선성 수지 조성물, 층간 절연막, 층간 절연막의 제조 방법 및 액정 표시 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7351623B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100868771B1 (ko) | 액정표시장치 | |
| EP2881785B1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| US7468527B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7785940B2 (en) | TFT array substrate and method for fabricating the same | |
| US7499118B2 (en) | Structure of switching device for liquid crystal display device and fabrication method thereof | |
| JP2001339072A (ja) | 液晶表示装置 | |
| JPH01173650A (ja) | 非晶質シリコン薄膜トランジスタの製造方法 | |
| JP2001119027A (ja) | 液晶表示装置用の薄膜トランジスタとその製造方法 | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| JP2001264798A (ja) | アクティブマトリックス基板及びそれを用いた光学変調素子 | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR20030040706A (ko) | 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법 | |
| KR20070072183A (ko) | 액정표시소자 및 제조방법 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100603852B1 (ko) | 회절 노광 기술을 이용한 액정 표시 장치 제조 방법 | |
| US7932979B2 (en) | Method for fabricating a liquid crystal display device wherein the storage electrode is simultaneously formed with the active pattern | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| KR100707019B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |