JPS5927574A - セルフアライメント形薄膜トランジスタの製造方法 - Google Patents
セルフアライメント形薄膜トランジスタの製造方法Info
- Publication number
- JPS5927574A JPS5927574A JP57135084A JP13508482A JPS5927574A JP S5927574 A JPS5927574 A JP S5927574A JP 57135084 A JP57135084 A JP 57135084A JP 13508482 A JP13508482 A JP 13508482A JP S5927574 A JPS5927574 A JP S5927574A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gate electrode
- amorphous silicon
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 238000009751 slip forming Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910001120 nichrome Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 206010011224 Cough Diseases 0.000 description 1
- 206010011732 Cyst Diseases 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(II 発明の技術分野
本発明vjアモルファス半導体を用いた薄膜トランジス
タの製造方法に関するものである。
タの製造方法に関するものである。
(2)技術の背景
電界効果型薄膜トランジス″51vよガラス板畳の適宜
の基板にゲート電極、ゲート絶縁膜、半導体層であるア
モルファスシリコン層、ソース及びドレイン電極を破着
してなり、例えばマトリクス状に区分さり、た大型の液
晶ディスプレイの駆動累子として注目されている。
の基板にゲート電極、ゲート絶縁膜、半導体層であるア
モルファスシリコン層、ソース及びドレイン電極を破着
してなり、例えばマトリクス状に区分さり、た大型の液
晶ディスプレイの駆動累子として注目されている。
第1図はその一例を示したものであ、り、it;tソー
ス電極、2はゲート′If、極である。、これらはマト
リクスの縦線、横線を構成する。、3i1ニドレイン「
電極で大きな面積を持つ矩形でb図の断面図に示すよう
に対向電極4と共に液晶パネルの一対の電極を構成し、
これらの電極の間に液晶5が封入される。電極間間隔し
は10μ+n程度である。ソース屯極1及びゲート電極
2を選択し電IEを印加すると、それらの選択ソース、
ゲート電極と共にTPT(薄膜トランジスタ)を構成す
るドレイン電極3にソース電圧が加わり、当該ドレイン
1ハ1極と対向電極4との間の液晶の配列がfD、その
部分が透過性になって白く見える。繊細カ画像を表現す
るには多数の微小画素が必要であり、′ゴた画面にはあ
る程度の大きさが必要であるから、それを例えばA4版
としても数朋角のチップを用いるICなどから見れば極
めて大きなものと分り、かかる用途には薄膜トランジス
タが適している。
ス電極、2はゲート′If、極である。、これらはマト
リクスの縦線、横線を構成する。、3i1ニドレイン「
電極で大きな面積を持つ矩形でb図の断面図に示すよう
に対向電極4と共に液晶パネルの一対の電極を構成し、
これらの電極の間に液晶5が封入される。電極間間隔し
は10μ+n程度である。ソース屯極1及びゲート電極
2を選択し電IEを印加すると、それらの選択ソース、
ゲート電極と共にTPT(薄膜トランジスタ)を構成す
るドレイン電極3にソース電圧が加わり、当該ドレイン
1ハ1極と対向電極4との間の液晶の配列がfD、その
部分が透過性になって白く見える。繊細カ画像を表現す
るには多数の微小画素が必要であり、′ゴた画面にはあ
る程度の大きさが必要であるから、それを例えばA4版
としても数朋角のチップを用いるICなどから見れば極
めて大きなものと分り、かかる用途には薄膜トランジス
タが適している。
(3)従来技術と問題点
従来−、アモルファスシリコンを用いた薄膜トランジス
タの製造方法には第2図及び第3図に示した2つの方法
がある。
タの製造方法には第2図及び第3図に示した2つの方法
がある。
ゲート電極7を作り、その上に7°ラズマCVD法によ
り 810.を成長させ、ゲート絶縁膜8とし7、また
その上にプラズマCVD法によりアモルファスシリコン
層を成長させ、パターニングして半導体層9を作る。次
いでb図の如く半導体層9の上にポジ型レジスト1oを
塗布し、これをホトマスク11を用いて露光、現像し、
次いでclヌ1の如く電極月料を蒸着したのち、リフト
オンしてソース電極12とドレイン電極13どを作V最
後に(1図の如くパッシベーション膜14f形成する。
り 810.を成長させ、ゲート絶縁膜8とし7、また
その上にプラズマCVD法によりアモルファスシリコン
層を成長させ、パターニングして半導体層9を作る。次
いでb図の如く半導体層9の上にポジ型レジスト1oを
塗布し、これをホトマスク11を用いて露光、現像し、
次いでclヌ1の如く電極月料を蒸着したのち、リフト
オンしてソース電極12とドレイン電極13どを作V最
後に(1図の如くパッシベーション膜14f形成する。
次に第3図に示す方/i12は、先ずa図の如くカラ・
ス基板6にゲート′F1!jl@相料を蒸着し、バター
ニングしてゲート電極7を形成し、その上にプラズマC
VD法により 810.を成長ζせ、ゲート絶縁膜8と
−J−る。その上1’1mb図の如くポジ型ポトレジス
;・lOを塗布し、これをホトマスク11を用いて露光
、現像する。次いで0図の如く電極利料を蒸着したのち
、リフトオンしてソース′m極12とドレイン電極13
とを作る。次にd図の如くプラズマCVD法によりアモ
ルファスシリコン#il:バノシベーションl1cli
14を形成する1、このような’a!::青ノテ法VC
よる薄膜トランジスタにおいて、第1の場合Cj、ゲー
ト電極7.!二ソース、ドレイン電極12.13の重な
りが大きく高周波時a カAs イという欠点があり、
さらにアモルファスシリコン層9の膜厚方向のシリーズ
抵抗のために飽to電流が低く抑えられているという欠
点があった。また第3図の場合はチャンネルとソース、
ドレイン電極12.13が同一面上にあることからシリ
ーズ抵抗は無視きれ、飽和電流が大きくとれる構造では
あるがゲート絶縁膜8の形成後、空気にさらすことから
ガス吸着、汚染等によりチャンネル部の界面準位が多く
特性が悪くなるという欠点があった。
ス基板6にゲート′F1!jl@相料を蒸着し、バター
ニングしてゲート電極7を形成し、その上にプラズマC
VD法により 810.を成長ζせ、ゲート絶縁膜8と
−J−る。その上1’1mb図の如くポジ型ポトレジス
;・lOを塗布し、これをホトマスク11を用いて露光
、現像する。次いで0図の如く電極利料を蒸着したのち
、リフトオンしてソース′m極12とドレイン電極13
とを作る。次にd図の如くプラズマCVD法によりアモ
ルファスシリコン#il:バノシベーションl1cli
14を形成する1、このような’a!::青ノテ法VC
よる薄膜トランジスタにおいて、第1の場合Cj、ゲー
ト電極7.!二ソース、ドレイン電極12.13の重な
りが大きく高周波時a カAs イという欠点があり、
さらにアモルファスシリコン層9の膜厚方向のシリーズ
抵抗のために飽to電流が低く抑えられているという欠
点があった。また第3図の場合はチャンネルとソース、
ドレイン電極12.13が同一面上にあることからシリ
ーズ抵抗は無視きれ、飽和電流が大きくとれる構造では
あるがゲート絶縁膜8の形成後、空気にさらすことから
ガス吸着、汚染等によりチャンネル部の界面準位が多く
特性が悪くなるという欠点があった。
(4) 発明の目的
本発明は上記従来の欠点に鑑み、高性能な薄膜トランジ
スタを得ることができる製造方法を提供することを目的
とするものである。
スタを得ることができる製造方法を提供することを目的
とするものである。
(5)発明の構成
¥。て。。目的ヶよ本発明えよれば、ガラス基板側に±
透光性のゲート電極を形成し、次いで該基板の上に透光
性のゲート絶縁膜、それ自身を通してレジストm光可能
な膜厚の水素化アモルファスシリコン膜、透光性のパッ
シベーション膜を真空を破らずに連続成膜し、次いで咳
ハソシベーション膜上にポジ型ホトレジストを塗布し、
前記ゲート電極をマスクとしてガラス基板側から露光し
、現像したのち、ゲート′llに極と同じ幅に残ったレ
ジストパターンと【7てパッシベーション膜をエツチン
グ除去【7、さらに該レジストパターンを用いたリフト
オフ法によりアモルファスシリコン膜)オーミック性の
ソースXt=及びドレイン成極を形成す不ことを特徴と
するセルフアラ・fメント形薄膜トランジスタの製造方
法を提供することによって達成される。
透光性のゲート電極を形成し、次いで該基板の上に透光
性のゲート絶縁膜、それ自身を通してレジストm光可能
な膜厚の水素化アモルファスシリコン膜、透光性のパッ
シベーション膜を真空を破らずに連続成膜し、次いで咳
ハソシベーション膜上にポジ型ホトレジストを塗布し、
前記ゲート電極をマスクとしてガラス基板側から露光し
、現像したのち、ゲート′llに極と同じ幅に残ったレ
ジストパターンと【7てパッシベーション膜をエツチン
グ除去【7、さらに該レジストパターンを用いたリフト
オフ法によりアモルファスシリコン膜)オーミック性の
ソースXt=及びドレイン成極を形成す不ことを特徴と
するセルフアラ・fメント形薄膜トランジスタの製造方
法を提供することによって達成される。
上記製造方法においてパッシベーション膜をエツチング
除去し、さらに化学的あるいは物理的手法によりアモル
ファスシリコン膜を除去しその後骸し/シストパターン
□を用いたリフトオフ法によりオーミック性のソース電
極及びドレイン′酩極を形成することによって、プレー
ナ型の′電極配置にすることもDJ能である。
除去し、さらに化学的あるいは物理的手法によりアモル
ファスシリコン膜を除去しその後骸し/シストパターン
□を用いたリフトオフ法によりオーミック性のソース電
極及びドレイン′酩極を形成することによって、プレー
ナ型の′電極配置にすることもDJ能である。
(6) 発明の実施例
以下、本発明実施例を図面によって詳述する。
第41E&ゴ本発明によるセルフアライメント形薄膜ト
ランジスタのI!債方法を説明するための図である。同
図において、15けガラス基板、16は不透光性のゲー
ト電極、17は透光性のゲート絶111L 1sはアモ
ルファスシリコンIII、19i、を透光性のバッジベ
ージ目ン膜、20はポジ型ホトレジスト、21はソース
電極、22はドレイン電極をそれぞれ示す。
ランジスタのI!債方法を説明するための図である。同
図において、15けガラス基板、16は不透光性のゲー
ト電極、17は透光性のゲート絶111L 1sはアモ
ルファスシリコンIII、19i、を透光性のバッジベ
ージ目ン膜、20はポジ型ホトレジスト、21はソース
電極、22はドレイン電極をそれぞれ示す。
第4図を用いて本発明の詳細な説明すると、先ずa図の
如く、ガラス基板15の上に不透光性のゲート電極16
としてNjCrを0.1μm成膜した後、ブラ・ズマC
vDによυ透光性のゲート絶縁膜17としてsio、を
0.3μm成膜し、連続してアモルファスシリコン膜1
8を50〜100OX成膜し、さらに連続して透光性の
パッシベーション膜19を0.5μm成膜する。次いで
b図の如くバッジベージIly膜19の上にAZ135
0Jのポジレジスト20を1μmの厚さで塗布し、ガラ
ス基板側から2分間紫外線23を照射する。仁の状態で
AZ 1350Jの現像液で30秒間現像することによ
りo図の如くゲート電極16と同じ幅のレジスト20′
が残る。この場合紫外線照射時間を長くすることにより
レジスト幅20′をゲート宵、極幅16より小ζくする
こともnJ能である。次にこのレジヌトパターン20′
をマスクとしてF108溶液テバッシペーション膜19
のエラチングラ行すう。この場合F108溶液は810
.のバッシベー ゛ジョン膜19のミラエツチングしア
モルファスシリコン膜18をエツチングしないので、d
[H+の如くアモルファスシリコン膜18の上でエツチ
ングは止まることになる。次にこの状態でアルミニウム
を蒸着法により 0.2μm成膜した+L アセトンで
レジスト20′を除去することによpe図の如くソース
1毬極21とドレイン電極22が形成される。
如く、ガラス基板15の上に不透光性のゲート電極16
としてNjCrを0.1μm成膜した後、ブラ・ズマC
vDによυ透光性のゲート絶縁膜17としてsio、を
0.3μm成膜し、連続してアモルファスシリコン膜1
8を50〜100OX成膜し、さらに連続して透光性の
パッシベーション膜19を0.5μm成膜する。次いで
b図の如くバッジベージIly膜19の上にAZ135
0Jのポジレジスト20を1μmの厚さで塗布し、ガラ
ス基板側から2分間紫外線23を照射する。仁の状態で
AZ 1350Jの現像液で30秒間現像することによ
りo図の如くゲート電極16と同じ幅のレジスト20′
が残る。この場合紫外線照射時間を長くすることにより
レジスト幅20′をゲート宵、極幅16より小ζくする
こともnJ能である。次にこのレジヌトパターン20′
をマスクとしてF108溶液テバッシペーション膜19
のエラチングラ行すう。この場合F108溶液は810
.のバッシベー ゛ジョン膜19のミラエツチングしア
モルファスシリコン膜18をエツチングしないので、d
[H+の如くアモルファスシリコン膜18の上でエツチ
ングは止まることになる。次にこの状態でアルミニウム
を蒸着法により 0.2μm成膜した+L アセトンで
レジスト20′を除去することによpe図の如くソース
1毬極21とドレイン電極22が形成される。
以上のようにして作f11された薄−膜トランジスタの
特性は従来に比して1桁の電流増加が得られた。
特性は従来に比して1桁の電流増加が得られた。
(7)発明の効果
以上8% #fllに説明したように本発明のセルフア
ライメント形薄膜トランジスタの製造方法tコ1、透光
性のゲート絶縁膜、光を充分に通過させる薄さのアモル
ファスシリコン膜及び透光性のパッシベーション膜をプ
ラズマC,VD法によりJ(空を破ることなく連続的に
成長させることにより各々の界面を清浄に保つことが可
能であり1かつ)(ツシベーシ!1)膜上のポジレジス
トをゲート電極をマスクとしてガラス基板側からの露光
によるセルフアライメントの手法を用いることを可能と
してゲート電極とソース、ドレイン電極との重なV部分
を非常に小さくして高周波特性を向上させ、さらにブレ
ーナ構造の採用による飽和電流の増加等によp高性能な
薄膜トランジスタが得られるといった効菓大な−るもの
である。
ライメント形薄膜トランジスタの製造方法tコ1、透光
性のゲート絶縁膜、光を充分に通過させる薄さのアモル
ファスシリコン膜及び透光性のパッシベーション膜をプ
ラズマC,VD法によりJ(空を破ることなく連続的に
成長させることにより各々の界面を清浄に保つことが可
能であり1かつ)(ツシベーシ!1)膜上のポジレジス
トをゲート電極をマスクとしてガラス基板側からの露光
によるセルフアライメントの手法を用いることを可能と
してゲート電極とソース、ドレイン電極との重なV部分
を非常に小さくして高周波特性を向上させ、さらにブレ
ーナ構造の採用による飽和電流の増加等によp高性能な
薄膜トランジスタが得られるといった効菓大な−るもの
である。
@1図は従来の液晶ディスプレイの駆動素子を説明する
ための図、第2図及びfsS図は従来の薄膜トランジス
タの製造方法を説明するための図、第4・・図は本発明
によるセルフアライメント形薄膜トランジスタの製造方
法を説明するための図である。 図面において、15はガラス基板、16はゲート電極、
17はゲート絶縁膜、18はアモルファスシリコン膜、
19は透光性のノ(ツシベーシ田ン膜、20はポジ型ホ
トレジスト、21はソース電極、22はドレイン電極を
それぞ、11.示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 官 木 朗 弁理士西舘帽]之 弁理士内田幸男 弁理士山ロー昭之 第1図 (b) 第2図 ′$3図 第41 (0) t f f ’+23 (d)
ための図、第2図及びfsS図は従来の薄膜トランジス
タの製造方法を説明するための図、第4・・図は本発明
によるセルフアライメント形薄膜トランジスタの製造方
法を説明するための図である。 図面において、15はガラス基板、16はゲート電極、
17はゲート絶縁膜、18はアモルファスシリコン膜、
19は透光性のノ(ツシベーシ田ン膜、20はポジ型ホ
トレジスト、21はソース電極、22はドレイン電極を
それぞ、11.示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 官 木 朗 弁理士西舘帽]之 弁理士内田幸男 弁理士山ロー昭之 第1図 (b) 第2図 ′$3図 第41 (0) t f f ’+23 (d)
Claims (1)
- 1、ガラス゛基板上に不透光性のゲート電極を形成し1
.次いで該基板の上に透光性のゲート絶縁膜、それ自身
を通じてレジスト露光可能な膜厚の水素化アモルファス
シリコンL透光性のパッシベーション膜を、臭突を破ら
ずに連続成膜し、次いで該パッシベーション膜上にポジ
型ホトレジストtm布し、前記ゲート電極をマスクとし
てガラス基板側から露光し、現像したのち、ゲート電極
と同じ幅に残りたレジストをマスクとしてバノシベーシ
リンPIAtエツチング除去し、さらに該レジストパタ
ーンを用いたリフトオフ法によりアモルファスシリ・〜
膜ヘオーミ・り性のソヨ〜電極及びド・イン[+Mを形
成することを特徴とするセルフアライメント形薄膜トラ
ンジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57135084A JPS5927574A (ja) | 1982-08-04 | 1982-08-04 | セルフアライメント形薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57135084A JPS5927574A (ja) | 1982-08-04 | 1982-08-04 | セルフアライメント形薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5927574A true JPS5927574A (ja) | 1984-02-14 |
JPS6359266B2 JPS6359266B2 (ja) | 1988-11-18 |
Family
ID=15143451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57135084A Granted JPS5927574A (ja) | 1982-08-04 | 1982-08-04 | セルフアライメント形薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5927574A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6190188A (ja) * | 1984-10-09 | 1986-05-08 | セイコーインスツルメンツ株式会社 | 薄膜表示装置 |
JPS61139069A (ja) * | 1984-12-10 | 1986-06-26 | Fuji Xerox Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPS61145531A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS61156771A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 薄膜半導体装置の製造方法 |
JPS61162048A (ja) * | 1985-01-10 | 1986-07-22 | Fujitsu Ltd | 液晶表示装置の製造方法 |
JPS61187369A (ja) * | 1985-02-15 | 1986-08-21 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
JPS61234078A (ja) * | 1985-04-09 | 1986-10-18 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
JPS62171160A (ja) * | 1986-01-22 | 1987-07-28 | Sharp Corp | 薄膜トランジスタ |
JPS63168052A (ja) * | 1986-12-29 | 1988-07-12 | Nec Corp | 薄膜トランジスタとその製造方法 |
JPS644071A (en) * | 1987-06-26 | 1989-01-09 | Nippon Telegraph & Telephone | Thin film transistor and manufacture thereof |
JPH01173650A (ja) * | 1987-12-26 | 1989-07-10 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタの製造方法 |
-
1982
- 1982-08-04 JP JP57135084A patent/JPS5927574A/ja active Granted
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6190188A (ja) * | 1984-10-09 | 1986-05-08 | セイコーインスツルメンツ株式会社 | 薄膜表示装置 |
JPS61139069A (ja) * | 1984-12-10 | 1986-06-26 | Fuji Xerox Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPS61145531A (ja) * | 1984-12-19 | 1986-07-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH0546933B2 (ja) * | 1984-12-19 | 1993-07-15 | Matsushita Electric Ind Co Ltd | |
JPS61156771A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 薄膜半導体装置の製造方法 |
JPS61162048A (ja) * | 1985-01-10 | 1986-07-22 | Fujitsu Ltd | 液晶表示装置の製造方法 |
JPS61187369A (ja) * | 1985-02-15 | 1986-08-21 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
JPS61234078A (ja) * | 1985-04-09 | 1986-10-18 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
JPS62171160A (ja) * | 1986-01-22 | 1987-07-28 | Sharp Corp | 薄膜トランジスタ |
JPS63168052A (ja) * | 1986-12-29 | 1988-07-12 | Nec Corp | 薄膜トランジスタとその製造方法 |
JPS644071A (en) * | 1987-06-26 | 1989-01-09 | Nippon Telegraph & Telephone | Thin film transistor and manufacture thereof |
JPH01173650A (ja) * | 1987-12-26 | 1989-07-10 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS6359266B2 (ja) | 1988-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0132672B2 (ja) | ||
JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
JPS5927574A (ja) | セルフアライメント形薄膜トランジスタの製造方法 | |
KR101051586B1 (ko) | 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 | |
JPS58168278A (ja) | 薄膜トランジスタの製造方法 | |
TW474023B (en) | Thin film transistor process of liquid crystal display | |
TWI255363B (en) | Liquid crystal display | |
JPH02196222A (ja) | アクティブマトリクス基板の製造方法 | |
CN108878539A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示面板 | |
JPH0717059Y2 (ja) | 液晶表示パネル用電極基板 | |
JPS62213165A (ja) | 薄膜トランジスタ | |
JPS5927576A (ja) | セルフアライメント形薄膜トランジスタの製造方法 | |
JPS5927575A (ja) | セルフアライメント形薄膜トランジスタの製造方法 | |
TW519766B (en) | Method for fabricating thin film transistor or liquid crystal display | |
JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
JP3179160B2 (ja) | 半導体装置及びその製造方法 | |
JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
JPS62132367A (ja) | 薄膜電界効果型トランジスタ | |
JPS5821864A (ja) | 薄膜半導体装置の製造方法 | |
JPS60170260A (ja) | 薄膜トランジスタの製造方法 | |
JPH06118445A (ja) | 液晶表示装置の製造方法 | |
JPS59165459A (ja) | 薄膜トランジスタの製造方法 | |
JPS58170064A (ja) | 薄膜電界効果トランジスタの製造方法 | |
JPS60260020A (ja) | 液晶表示装置 | |
JPS61224362A (ja) | 薄膜トランジスタの製造方法 |