JP5187994B2 - 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル - Google Patents
薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル Download PDFInfo
- Publication number
- JP5187994B2 JP5187994B2 JP2001139552A JP2001139552A JP5187994B2 JP 5187994 B2 JP5187994 B2 JP 5187994B2 JP 2001139552 A JP2001139552 A JP 2001139552A JP 2001139552 A JP2001139552 A JP 2001139552A JP 5187994 B2 JP5187994 B2 JP 5187994B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film transistor
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 32
- 239000010410 layer Substances 0.000 claims description 230
- 230000015572 biosynthetic process Effects 0.000 claims description 62
- 239000010408 film Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 23
- 238000000206 photolithography Methods 0.000 claims description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims description 16
- 239000011574 phosphorus Substances 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000000969 carrier Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Mathematical Physics (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）の製造方法に係り、更に詳細には、例えば液晶表示パネル用の画素電極駆動素子として好適なＴＦＴの改善された製造方法に関する。また、本発明は斯様な製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネルにも関する。
【０００２】
【従来の技術】
薄膜トランジスタは、例えば液晶表示パネル等の電子機器に広く使用されている。特に、アクティブマトリクス型の液晶表示パネルにおいては、画素電極に画素情報を供給する素子として、ソース電極、ドレイン電極、ゲート電極及びチャンネル領域を有するＴＦＴが用いられている。透過型アクティブマトリクス液晶表示パネルには、このようなＴＦＴの各々に対し（特にそのチャンネル領域に対し）、当該表示パネルの背面側に配されるバックライトからの光が入り込まないように、遮光膜が設けられるものがある。
【０００３】
例えば上記のような液晶表示パネルにおいて、或るＴＦＴが完全なオフ状態に制御されている場合、該ＴＦＴのチャンネル領域にバックライトからの光が侵入すると、そのソース・ドレイン間に光励起キャリアによる漏れ電流が生じ、結果として、対応する画素電極の電位が変動して表示画像の品質に悪影響を及ぼす。上述した遮光膜は、ＴＦＴにおけるチャンネル領域への光の侵入を最小限に抑え、斯様な表示画像の品質の悪化を防止する。
【０００４】
このような遮光膜を設けた液晶表示パネルは、例えば米国特許第4,723,838号及び米国特許第5,691,782号等から既知である。
【０００５】
米国特許第4,723,838号に開示された液晶表示パネルは、マトリクス状に配置された画素電極に対して各々設けられる各ＴＦＴに対応させて、当該表示パネルの背面側に遮光膜を備え、これら遮光膜により対応するＴＦＴのチャンネル形成領域（半導体層）にバックライトからの光が侵入するのを防止するようにしている。このような遮光膜は、従来、以下のような工程に従い形成されている。
【０００６】
即ち、透明基板上に金属等の材料からなる遮光材料膜が一様に形成される。この遮光材料膜は、パターニング処理により、形成されるべきＴＦＴに対応する領域以外が除去され、結果として多数の遮光膜が形成される。斯様にして遮光膜が形成された基板上には、通常、ＳｉＯ２又は窒化シリコン等からなる絶縁層とＩＴＯ等からなる透明導電層とが順次形成される。上記透明導電層からは、パターニング処理により、ソース電極と、一体的なドレイン電極及び画素電極とが形成される。次いで、これら各部を備える上記基板上に、アモルファスシリコン（ａ−Ｓｉ）等からなるチャンネル形成層と窒化シリコン等からなるゲート絶縁層とが順次形成される。これら２つの層は、上記ゲート絶縁層上に形成されるフォトレジストを上面側（即ち、フォトレジスト側）に配置される光源からの光により露光し現像することによりパターン化し、該パターン化されたフォトレジストをマスクとしてエッチングすることにより前記遮光膜に対応する各箇所の島状の領域を残し除去される。これら島状領域の各々には頂部にゲート電極が設けられ、これによりＴＦＴが形成される。
【０００７】
上述したような従来の製造方法により製造されるＴＦＴにおいては、前記遮光膜を形成する工程に用いられるフォトマスク以外に、前記島状領域を形成する工程に使用されるフォトマスクが必要となる。また、上記両フォトマスクは通常別のものであり、且つ、これらフォトマスクの位置合わせにおいて各々位置的誤差が生じるため、対応する遮光膜と島状領域との、基板に対して垂直方向にみた場合の位置及び形状を完全に一致させることは困難である。結果として、バックライトからの光が島状領域、即ちＴＦＴのチャンネル形成層に侵入して光励起キャリアを発生させ、その結果ドレイン・ソース間の漏れ電流が増加して表示画像の品質に悪影響を与える場合がある。さらに、かかる光の侵入防止策として遮光膜を大きめに形成した場合は、表示パネルの開口率が低下したり、或いはバックライトの光を余分に遮断して暗い画像になる、といった不具合を招くことになる。
【０００８】
【発明が解決しようとする課題】
従って、本発明の１つの目的は、薄膜トランジスタを製造する方法であって、開口率等の表示性能を落とすことなく該薄膜トランジスタにおけるチャンネル形成層に光が侵入する恐れを略除去することが可能な薄膜トランジスタの製造方法を提供することにある。
【０００９】
また、本発明の他の目的は上記のような薄膜トランジスタの製造方法であって、従来の製造方法よりも必要とされるフォトマスクの数が少なく、従って製造工程がより簡単で且つ安価な薄膜トランジスタの製造方法を提供することにある。
【００１０】
また、本発明の更に他の目的は、開口率等の表示性能を落とすことなくチャンネル形成層に光が侵入する恐れを略除去した薄膜トランジスタを提供することにある。
【００１１】
また、本発明の更に他の目的は、上記のような薄膜トランジスタであって、より安価に製造することが可能な薄膜トランジスタを提供することにある。
【００１２】
また、本発明の更に他の目的は、上記のような薄膜トランジスタを備え、バックライトにより画像品質に悪影響の受けることの少ない液晶表示パネルを提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明によれば、ゲート電極と、ドレイン電極と、ソース電極と、チャンネル形成層と、該チャンネル形成層に光が侵入するのを防止する遮光膜とを有してなる薄膜トランジスタの製造方法であって、透明基板又はこの基板に設けられた下地層上に前記遮光膜を形成する第１工程と、前記遮光膜が形成された前記透明基板又は下地層上に前記ドレイン電極及び前記ソース電極を形成する第２工程と、前記ドレイン電極及びソース電極が形成された構造体の主面上に前記チャンネル形成層の材料を堆積する第３工程と、当該堆積された材料の層を、前記遮光膜をマスクとする前記透明基板側からの露光に基づくフォトリソグラフィの処理により島状に形成して前記チャンネル形成層を形成する第４工程と、この島状のチャンネル形成層上にゲート絶縁層を介在させて前記ゲート電極を形成する第５工程と、を有し、前記第２工程と前記第３工程の間に前記第２工程において得られた構造体の上面に燐がドープされる第６工程を有し、前記第３工程の際に、前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には上記のドープされた燐が拡散移動する薄膜トランジスタの製造方法が提供される。
【００１４】
このような製造方法によれば、島状のチャンネル形成層を形成する際に遮光膜をフォトマスクとして使用することにより基板側（即ち背面側）からの露光を行うため、従来の製造方法における表面側からの露光の場合のように別のフォトマスクが必要とされず、製造工程が簡略化される。また、遮光膜をフォトマスクとして使用する結果、該遮光膜及び島状チャンネル形成層の形状及び位置が基板に垂直な方向に見て略完全に一致する（即ち、自己整合される）ので、バックライトの光がチャンネル形成層に侵入して光励起キャリアを発生させる現象を、開口率等を犠牲にすることなく効率良く回避することができる。
【００１５】
上記薄膜トランジスタの製造方法においては、前記第３工程が、前記ドレイン電極及びソース電極が形成された前記構造体主面上に前記チャンネル形成層の材料と前記ゲート絶縁層の材料とを順に堆積する工程を有し、前記第４工程が、当該ゲート絶縁層の材料の層上にフォトレジスト層を形成する工程と、該フォトレジスト層を前記遮光膜をマスクとする前記透明基板側からの露光によりパターン化する工程と、これによりパターン化されたフォトレジスト層をマスクとして当該ゲート絶縁層及びチャンネル形成層の堆積層を選択的にエッチングする工程とを有している、ことを特徴とすることができる。
【００１６】
また、前記第５工程が、前記島状のチャンネル形成層及び該島状チャンネル形成層上の前記ゲート絶縁層を第２ゲート絶縁層としての保護層により覆う工程と、該保護層上に前記ゲート電極を形成する工程とを有していることを特徴とすることもできる。
【００１７】
さらに、前記第５工程が、前記島状のチャンネル形成層の側面を酸化させる工程と、該酸化された側面を有する前記島状のチャンネル形成層上に前記ゲート絶縁層を介して前記ゲート電極を形成する工程とを有していることを特徴とすることができる。
【００１８】
また、本発明によれば、ゲート電極と、ドレイン電極と、ソース電極と、チャンネル形成層とを有してなる薄膜トランジスタの製造方法であって、透明基板又はこの基板に設けられた下地層上に遮光性導電材料を用いて前記ゲート電極を形成する第１工程と、前記ゲート電極が形成された透明基板又は下地層上にゲート絶縁層を形成する第２工程と、前記ゲート絶縁層上に前記ドレイン電極及び前記ソース電極を形成する第３工程と、前記ドレイン電極及びソース電極が形成された前記ゲート絶縁層上に前記チャンネル形成層の材料を堆積する第４工程と、当該堆積された材料の層を、前記ゲート電極をマスクとする前記透明基板側からの露光に基づくフォトリソグラフィの処理を用いて前記チャンネル形成層を形成する第５工程と、を有し、前記第３工程と前記第４工程の間に前記第３工程において得られた構造体の上面に燐がドープされる第６工程を有し、前記第４工程の際に、前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には上記のドープされた燐が拡散移動する薄膜トランジスタの製造方法が提供される。
【００１９】
このような製造方法によれば、島状のチャンネル形成層を形成する際にゲート電極をフォトマスクとして使用することにより基板側（即ち背面側）からの露光を行うため、ゲート電極及び島状チャンネル形成層の形状及び位置を整合させるのが容易となり、バックライトの光がチャンネル形成層に侵入して光励起キャリアを発生させる恐れが少なくなる。また、開口率等の低下抑制の効果も相当に期待することができる。
【００２０】
上記薄膜トランジスタの製造方法においては、前記第４工程が、前記ドレイン電極及びソース電極が形成された前記ゲート絶縁層上に前記チャンネル形成層の材料を堆積する工程と、該チャンネル形成層上に絶縁材料を堆積する工程とを有し、前記第５工程が、前記絶縁材料の堆積層上にフォトレジスト層を形成する工程と、該フォトレジスト層に対し前記ゲート電極を一方のマスクとして前記透明基板側からの露光を行うとともに前記フォトレジスト層の上側に配される他方のマスクを用いて前記フォトレジスト層の上側からの露光を行ってパターン化する工程と、これによりパターン化されたフォトレジスト層をマスクとして当該絶縁材料の堆積層と前記チャンネル形成層の堆積層とを選択的にエッチングする工程とを有している、ことを特徴とすることができる。
【００２１】
また、前記第５工程の後に、前記島状のチャンネル形成層の少なくとも側面を覆う保護層を形成する工程を有していることを特徴とすることもできる。
【００２２】
また、本発明によれば、ゲート電極と、ドレイン電極と、ソース電極と、前記ドレイン電極及び前記ソース電極の上に形成されたチャンネル形成層と、該チャンネル形成層に光が侵入するのを防止する遮光膜とを有してなる薄膜トランジスタであって、前記チャンネル形成層が前記遮光膜をマスクとして用いたフォトリソグラフィの処理により形成されたものである薄膜トランジスタが提供される。
【００２３】
このような薄膜トランジスタによれば、チャンネル形成層と遮光膜とが自己整合されているので、チャンネル形成層に光励起キャリヤによる漏れ電流が生じるのを防止するとともに明るい表示を得ることができる。
【００２４】
また、本発明によれば、ゲート電極と、ドレイン電極と、ソース電極と、前記ドレイン電極及び前記ソース電極の上に形成されたチャンネル形成層とを有してなる薄膜トランジスタであって、前記ゲート電極が遮光性導電材料からなり、前記チャンネル形成層が前記ゲート電極をマスクとして用いたフォトリソグラフィの処理を用いて形成されたものである薄膜トランジスタが提供される。
【００２５】
このような薄膜トランジスタによっても、チャンネル形成層と遮光膜とが良く自己整合されているので、チャンネル形成層に光励起キャリヤによる漏れ電流が生じる可能性が少ないし、明るい表示を得ることができる。なお、前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には燐を含有していてよい。
【００２６】
また、本発明によれば、ゲート電極、ドレイン電極、ソース電極、前記ドレイン電極及び前記ソース電極の上に形成されたチャンネル形成層及び該チャンネル形成層に光が侵入するのを防止する遮光膜を有してなる薄膜トランジスタと、前記ドレイン電極及び前記ソース電極の何れか一方に接続された画素電極とを有する液晶表示パネルであって、前記チャンネル形成層が前記遮光膜をマスクとして用いたフォトリソグラフィにより形成されたものである液晶表示パネルが提供される。
【００２７】
このような液晶表示パネルによれば、バックライトの影響によりチャンネル形成層に漏れ電流が生じることがなく、優れた画像品質を得ることができる。
【００２８】
また、本発明によれば、ゲート電極、ドレイン電極、ソース電極及び前記ドレイン電極と前記ソース電極の上に形成されたチャンネル形成層を有してなる薄膜トランジスタと、前記ドレイン電極及び前記ソース電極の何れか一方に接続された画素電極とを有する液晶表示パネルであって、前記ゲート電極が遮光性導電材料からなり、前記チャンネル形成層が前記ゲート電極をマスクとして用いたフォトリソグラフィの処理を用いて形成されたものである液晶表示パネルが提供される。
【００２９】
この液晶表示パネルにおいても、前記液晶表示パネルと略同様の効果を得ることができる。また、上記の液晶表示パネルにおいて、前記薄膜トランジスタの前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には燐を含有していてよい。
【００３０】
【発明の実施の形態】
以下、本発明の実施例を、添付図面を参照して詳細に説明する。
【００３１】
図１は、本発明による薄膜トランジスタの製造方法の第１実施例をトップゲート型ＴＦＴに適用して製造された液晶表示パネルの１画素に対応する部分を概念的に示す平面図であり、図２は該第１実施例の製造方法における幾つかの工程を図１のＩＩ−ＩＩ線に沿う断面として示す説明図である。
【００３２】
この第１実施例が適用された液晶表示パネル１０は、当該パネルの背面側に配置される透明基板上に絶縁層等を介在させて形成されてマトリクス状に配置された多数の画素電極１２を有している。各画素電極１２には、当該画素電極を駆動するための薄膜トランジスタ（ＴＦＴ）１４が隣接して設けられており、このＴＦＴ１４は、当該液晶表示パネル１０の行方向に延びるゲートライン１６と列方向に延びるソースライン１７とに結合され、これら両ラインに印加される信号により画素情報に応じて駆動されるようになっている。尚、図示されていないが、この液晶表示パネル１０は、上記透明基板及び図１に示す各部を含んでなる構造体に対し液晶材料を挟んで対向配置された（即ち、パネル前面側に配置された）透明保護基板等を更に有し、背面側からバックライトにより照明すると共に、上記透明保護基板に設けられる透明共通電極と上記各画素電極との間の電圧を上記液晶材料に印加することにより画像を表示するようになっている。
【００３３】
以下、上記薄膜トランジスタ１４の製造方法を、図２を参照して更に詳細に説明する。尚、以下の説明においては、場合により、図２における上側を前面側、及び同図における下側を背面側と称する。
【００３４】
先ず、ガラス又は石英等の透明材料からなる基板２０を用意する。次に、この透明基板２０の上側表面全体に、クロム等の非透光材料からなる膜を例えばスパッタリングにより一様な厚さに形成する。この非透光材料膜は第１のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより、形成されるべき薄膜トランジスタ１４に対応する位置に遮光膜２１を各々形成する（図２のａ）。このようにして、基板２０上には平面視略矩形の多数の遮光膜２１がマトリクス状に形成される。
【００３５】
次に、上記遮光膜２１が形成された基板２０の上側全面にＳｉＯ２等からなる絶縁層２２を例えばプラズマＣＶＤ（化学気相成長）法により一様な厚さに形成し、斯様にして形成された絶縁層２２上にＩＴＯ等の透明導電材料からなる層を例えばスパッタリングにより一定の厚さに形成する。この透明導電材料層は第２のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより画素電極１２、各画素電極の一部であるドレイン電極１２ａ、ソースライン１７、及び各ソースラインと一体的なソース電極１７ａが形成される（図２のｂ）。次いで、図２のｂに示す工程において得られた構造体の上面には後の工程のために燐がドープされる。
【００３６】
次に、上記構造体の上面全体にアモルファスシリコン（ａ−Ｓｉ）等の半導体材料からなるチャンネル形成層２４と、窒化シリコン（ＳｉＮｘ）等の絶縁材料からなるゲート絶縁層２６とが、例えばプラズマＣＶＤ法により順次形成される。尚、この際に、上記チャンネル形成層２４における前記画素電極１２、ドレイン電極１２ａ、ソースライン１７及びソース電極１７ａとの境界部分には上記のドープされた燐が拡散移動し、これにより例えばｎ＋ａ−Ｓｉ膜が形成されて、チャンネル形成層２４とドレイン及びソース電極１２ａ及び１７ａとの間に良好なオーミックコンタクトが得られるようになる。次に、ゲート絶縁層２６の上面にフォトレジスト層２８が塗布形成される。このフォトレジスト層２８は、前記遮光膜２１をマスクとし基板２０側からの光により露光される。斯様にして背面側から露光されたフォトレジスト層２８は、次いで現像処理され、結果として上記遮光膜２１に対応する領域２８’だけがゲート絶縁層２６上に残存される。次に、フォトレジスト層２８’をマスクとして用い、既知のエッチング法によりゲート絶縁層２６及びチャンネル形成層２４を選択的にエッチングして、チャンネル形成層２４及びゲート絶縁層２６を含む島状領域３０を形成する（図２のｄ）。この場合に各島状領域３０の頂部に残存するフォトレジスト層２８’は次いで既知の方法により剥離除去される。
【００３７】
次に、全面に窒化シリコン等の絶縁材料からなる絶縁層３２を形成する。この絶縁層３２は、第３のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより該絶縁層３２には前記画素電極１２を露出させる窓３２ａが各々形成される（図２のｅ）。
【００３８】
次に、全面にアルミニウム等からなる金属層を例えばスパッタリングにより一定の厚さに形成する。この金属層は、第４のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより絶縁層３２上に、前記島状領域３０の上方に各々位置するゲート電極１６ａと、各行のゲート電極１６ａに共通に接続されたゲートライン１６とが各々形成される（図２のｆ）。かくして、ドレイン及びソース電極１２ａ及び１７ａ、チャンネル形成層２４、ゲート絶縁層２６及び３２、並びにゲート電極１６ａを有してなるＴＦＴ１４が得られる。
【００３９】
更に、図２のｆの工程で得られた構造体には全面に保護膜及び／又は配向膜等が形成されるが、これら工程は既知であるので詳細な説明は省略する。
【００４０】
上記第１実施例による製造方法によれば、チャンネル形成層２４を含む島状領域３０を形成する際に遮光膜２１をフォトマスクとして使用して背面側からの露光を行うため、従来の製造方法における表面側からの露光の場合のように別のフォトマスクが必要とされず、製造工程が簡略化される。また、遮光膜２１をフォトマスクとして使用する結果、遮光膜２１及びチャンネル形成層２４の形状及び位置が基板２０に垂直な方向に見て略完全に一致する（即ち、自己整合される）ので、バックライトの光がチャンネル形成層２４に侵入して光励起キャリアを発生させる恐れが殆ど無い。従って、この製造方法により製造された液晶表示パネル１０によれば、バックライトの影響を受けることの少ない良好な画像品質を得ることができる。また、かかる自己整合によって、遮光膜２１はチャンネル形成層２４に対して無駄に大きく形成されることはなく、バックライトの光のチャンネル形成層２４への侵入を効率良く遮断するとともに先述したような開口率等の低下を抑えることができる。
【００４１】
次に、上記第１実施例の変形例を図３を参照して説明する。
【００４２】
この変形例は、前記島状領域３０全体を絶縁層３２により覆う代わりに、島状領域３０におけるチャンネル形成層２４の側面を絶縁化することによって該チャンネル形成層の側面とゲート電極１６ａのパターンとの接触を防止しようとするもので、図２に示した工程とは下記の点で相違する。
【００４３】
即ち、図２のｄの工程の後、図３のｅ’に示すように、既知の方法でプラズマ酸化処理を行うことによりチャンネル形成層２４の側面を酸化してＳｉＯ２からなる絶縁膜２４ａを形成する。次いで、フォトレジスト層２８’を除去する。尚、このフォトレジスト層２８’は上記プラズマ酸化処理の前に除去してもよい。
【００４４】
次に、全面にアルミニウム等からなる金属層を例えばスパッタリングにより一定の厚さに形成し、第４のフォトマスクを用いた既知のフォトリソグラフィにより該金属層をパターン化することにより、ゲート絶縁層２６上にゲート電極１６ａ’及びゲートパターン１６を形成する。
【００４５】
この変形例によれば、第１実施例における絶縁層３２を設ける必要はなく、チャンネル形成層２４とゲート電極１６ａ’との間には単一のゲート絶縁層２６のみしか存在しないので、製造工程がより簡略化され、安価になる。
【００４６】
次に、本発明による薄膜トランジスタの製造方法をボトムゲート型ＴＦＴに適用した場合の第２実施例を説明する。
【００４７】
図４は、この第２実施例における幾つかの工程を図２と同様に示す説明図である。先ず、ガラス又は石英等からなる透明基板１２０の上側表面全体に、遮光性導電材料、例えばアルミニウム等の金属からなる層を例えばスパッタリングにより一様な厚さに形成する。この金属層は第１のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより、ゲート電極１１６ａと、これらゲート電極と一体的なゲートライン１１６（図５参照）とを形成する（図４のａ）。
【００４８】
次に、上記ゲート電極１１６ａ及びゲートライン１１６が形成された基板１２０の上側全面にＳｉＯ２等からなるゲート絶縁層１２２を例えばプラズマＣＶＤ法により一様な厚さに形成し、斯様にして形成されたゲート絶縁層１２２上にＩＴＯ等の透明導電材料からなる層を例えばスパッタリングにより一定の厚さに形成する。この透明導電材料層は第２のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより画素電極１１２、各画素電極の一部であるドレイン電極１１２ａ、ソースライン１１７、及び各ソースラインと一体的なソース電極１１７ａが形成される（図４のｂ）。次いで、図４のｂに示す工程において得られた構造体の上面には後の工程のために燐がドープされる。
【００４９】
次に、上記構造体の上面全体にアモルファスシリコン（ａ−Ｓｉ）等の半導体材料からなるチャンネル形成層１２４と、窒化シリコン（ＳｉＮｘ）等の絶縁材料からなる絶縁層１２６とが、例えばプラズマＣＶＤ法により順次形成される。尚、この際に、上記チャンネル形成層１２４における前記画素電極１１２、ドレイン電極１１２ａ、ソースライン１１７及びソース電極１１７ａとの境界部分には上記のドープされた燐が拡散移動し、これにより例えばｎ＋ａ−Ｓｉ膜が形成されて、チャンネル形成層１２４とドレイン及びソース電極１１２ａ及び１１７ａとの間に良好なオーミックコンタクトが得られるようになる。次に、絶縁層１２６の上面にフォトレジスト層１２８が塗布形成される。このフォトレジスト層１２８は、前記ゲート電極１１６ａ及びゲートライン１１６を一方のマスクとして基板１２０側からの（即ち背面側からの）光により露光されると共に、更にゲート電極１１６ａの長さ方向と直交する方向（図４の左右方向）に延びる所定の遮光縞を備える簡単な構成の第３（他方）のフォトマスクを使用して図における上方側からの（即ち、パネル前面側からの）光により露光される。
【００５０】
図５は上記一方及び他方のマスクの形態を平面図にて概略的に示しており、ゲート電極１１６ａ及びゲートライン１１６による一方のマスクと他方のマスク２００とが重なる領域（クロスハッチ部分）が、形成すべきチャンネル形成層の領域となることを表している。つまり、他方のマスク２００は、ゲート電極１１６ａの部分すなわち当該チャンネル形成層の領域だけは上方側からの光により露光させないパターンを持つ必要がある。本例では、マスク２００は、ゲートライン１１６の領域を全て上方側からの光により露光させるようなマスクパターンを有するものであり、このパターンは、それぞれゲートライン１１６に沿いこれをカバーする光透過性の直線的帯状部２０１とこれに交互配置される遮光性の直線的帯状部２０２とからなるという極めて簡単なもので済む。図５からも分かるように、このマスク２００は、単一方向（図５の上下方向）のみの位置合わせで良いので、工程の簡素化に寄与することになる。
【００５１】
斯様にして露光されたフォトレジスト層１２８は、次いで現像処理され、結果として上記ゲート電極１１６ａに対応する領域１２８’だけが絶縁層１２６上に残存される。次に、フォトレジスト層１２８’をマスクとして用い、既知のエッチング法により絶縁層１２６及びチャンネル形成層１２４を選択的にエッチングして、チャンネル形成層１２４及び絶縁層１２６を含む島状領域１３０を形成する（図４のｄ）。この場合に各島状領域１３０の頂部に残存するフォトレジスト層１２８’は次いで既知の方法により剥離除去される。
【００５２】
次に、全面に窒化シリコン等の絶縁材料からなる保護層１３２を形成する。この保護層１３２は、第４のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより該保護層１３２には前記画素電極１１２を露出させる窓１３２ａが各々形成される（図４のｅ）。次いで、既知の方法により前記各ゲートラインの端子部分が露出される。かくして、ドレイン及びソース電極１１２ａ及び１１７ａ、チャンネル形成層１２４、ゲート絶縁層１２２、並びにゲート電極１１６ａを有してなるＴＦＴ１１４が得られる。
【００５３】
更に、図４のｅの工程で得られた構造体には全面に配向膜等が形成されるが、これら工程は既知であるので詳細な説明は省略する。
【００５４】
上記第２実施例による製造方法によれば、チャンネル形成層１２４を含む島状領域１３０を形成する際にゲート電極１１６ａをフォトマスクとして用い裏面側から露光を行うため、ゲート電極１１６ａ及びチャンネル形成層１２４の形状及び位置が、基板１２０に垂直な方向に見て、少なくとも対向する１対の辺（図５の１３０Ａ，１３０Ｂ。本例では辺１３０Ｃも）に関しては略完全に一致する（即ち、自己整合される）ので、バックライトの光がチャンネル形成層１２４に侵入して光励起キャリアを発生させる恐れが少ない。従って、この製造方法により製造された液晶表示パネルによれば、バックライトの悪影響を受けることの少ない良好な画像品質を得ることができる。また、かかる自己整合によって、バックライトの光のチャンネル形成層への侵入を効率良く遮断するとともに先述したような開口率等の低下を相当抑えることができる。
【００５５】
尚、上記第２実施例の図４のｃ〜ｅに示す工程において、絶縁層１２６を形成せずに保護層１３２だけを形成するようにしてもよい。
【００５６】
また、上記第２実施例では、背面側の一方マスク（ゲート電極等）と正面側の他方マスクとを用いて島状領域１３０を形成しているが、図４のｃの工程において当該一方のマスクのみで当該ゲート電極等に対応する形状（平面図上）にチャネル形成層をパターン化しておき、その後の図４のｅの工程において保護層１３２の窓１３２ａの形成と同時に当該チャネル形成層を最終的に島状にパターン化するようにしてもよい。この場合、チャネル形成層の島状のパターン化後には当該チャネル形成層の側面は露出されることになるが、かかる露出側面に対して図３において述べたような酸化処理又は窒化処理等による絶縁化処理を施すのが好ましい。また、もとよりチャネル形成層は島状に形成しなくとも最低限の機能を果たすことはできるので、上述の如き島状のパターン化は必須ではない。但し、耐リーク電流等のＴＦＴの性能面から見れば、チャネル形成層を島状にすることが望ましい。
【００５７】
また、上記各実施例においては、基板上に直接、遮光膜やゲート電極を形成するようにしているが、これらは基板に設けられた下地層上に形成するようにしてもよいことは勿論である。同様に、本発明は、他の層及び部分についても付加的な構成要素を排除するものではないし、請求項に記載の技術的思想に逸脱しない限り、その実施の形態を適宜改変しうるものである。
【図面の簡単な説明】
【図１】 図１は、本発明による薄膜トランジスタの製造方法の第１実施例により製造された薄膜トランジスタを備える液晶表示パネルの一部の概略平面図である。
【図２】 図２は、同第１実施例における幾つかの工程を図１のＩＩ-ＩＩ線に沿う断面として示す工程説明図である。
【図３】 図３は、同第１実施例の変形例における幾つかの工程を示す工程説明図である。
【図４】 図４は、本発明による薄膜トランジスタの製造方法の第２実施例における幾つかの工程を断面として示す工程説明図である。
【図５】 図５は、本発明による薄膜トランジスタの製造方法の第２実施例において使用されるマスクの形態を示す概略平面図である。
【符号の説明】
１０…液晶表示パネル
１２、１１２…画素電極
１２ａ、１１２ａ…ドレイン電極
１４、１１４…薄膜トランジスタ
１６、１１６…ゲートライン
１６ａ、１１６ａ…ゲート電極
１７、１１７…ソースライン
１７ａ、１１７ａ…ソース電極
２０、１２０…透明基板
２１…遮光膜
２２…絶縁層
２４、１２４…チャンネル形成層
２６…ゲート絶縁層
２８、１２８…フォトレジスト層
３０、１３０…島状領域
３２、１３２…保護層
１２２…ゲート絶縁層
１２６…絶縁層
２００…マスク
２０１…光透過性直線的帯状部
２０２…遮光性直線的帯状部
１３０Ａ、１３０Ｂ、１３０Ｃ…ゲート電極と整合されるチャネル形成層の側部
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）の製造方法に係り、更に詳細には、例えば液晶表示パネル用の画素電極駆動素子として好適なＴＦＴの改善された製造方法に関する。また、本発明は斯様な製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネルにも関する。
【０００２】
【従来の技術】
薄膜トランジスタは、例えば液晶表示パネル等の電子機器に広く使用されている。特に、アクティブマトリクス型の液晶表示パネルにおいては、画素電極に画素情報を供給する素子として、ソース電極、ドレイン電極、ゲート電極及びチャンネル領域を有するＴＦＴが用いられている。透過型アクティブマトリクス液晶表示パネルには、このようなＴＦＴの各々に対し（特にそのチャンネル領域に対し）、当該表示パネルの背面側に配されるバックライトからの光が入り込まないように、遮光膜が設けられるものがある。
【０００３】
例えば上記のような液晶表示パネルにおいて、或るＴＦＴが完全なオフ状態に制御されている場合、該ＴＦＴのチャンネル領域にバックライトからの光が侵入すると、そのソース・ドレイン間に光励起キャリアによる漏れ電流が生じ、結果として、対応する画素電極の電位が変動して表示画像の品質に悪影響を及ぼす。上述した遮光膜は、ＴＦＴにおけるチャンネル領域への光の侵入を最小限に抑え、斯様な表示画像の品質の悪化を防止する。
【０００４】
このような遮光膜を設けた液晶表示パネルは、例えば米国特許第4,723,838号及び米国特許第5,691,782号等から既知である。
【０００５】
米国特許第4,723,838号に開示された液晶表示パネルは、マトリクス状に配置された画素電極に対して各々設けられる各ＴＦＴに対応させて、当該表示パネルの背面側に遮光膜を備え、これら遮光膜により対応するＴＦＴのチャンネル形成領域（半導体層）にバックライトからの光が侵入するのを防止するようにしている。このような遮光膜は、従来、以下のような工程に従い形成されている。
【０００６】
即ち、透明基板上に金属等の材料からなる遮光材料膜が一様に形成される。この遮光材料膜は、パターニング処理により、形成されるべきＴＦＴに対応する領域以外が除去され、結果として多数の遮光膜が形成される。斯様にして遮光膜が形成された基板上には、通常、ＳｉＯ２又は窒化シリコン等からなる絶縁層とＩＴＯ等からなる透明導電層とが順次形成される。上記透明導電層からは、パターニング処理により、ソース電極と、一体的なドレイン電極及び画素電極とが形成される。次いで、これら各部を備える上記基板上に、アモルファスシリコン（ａ−Ｓｉ）等からなるチャンネル形成層と窒化シリコン等からなるゲート絶縁層とが順次形成される。これら２つの層は、上記ゲート絶縁層上に形成されるフォトレジストを上面側（即ち、フォトレジスト側）に配置される光源からの光により露光し現像することによりパターン化し、該パターン化されたフォトレジストをマスクとしてエッチングすることにより前記遮光膜に対応する各箇所の島状の領域を残し除去される。これら島状領域の各々には頂部にゲート電極が設けられ、これによりＴＦＴが形成される。
【０００７】
上述したような従来の製造方法により製造されるＴＦＴにおいては、前記遮光膜を形成する工程に用いられるフォトマスク以外に、前記島状領域を形成する工程に使用されるフォトマスクが必要となる。また、上記両フォトマスクは通常別のものであり、且つ、これらフォトマスクの位置合わせにおいて各々位置的誤差が生じるため、対応する遮光膜と島状領域との、基板に対して垂直方向にみた場合の位置及び形状を完全に一致させることは困難である。結果として、バックライトからの光が島状領域、即ちＴＦＴのチャンネル形成層に侵入して光励起キャリアを発生させ、その結果ドレイン・ソース間の漏れ電流が増加して表示画像の品質に悪影響を与える場合がある。さらに、かかる光の侵入防止策として遮光膜を大きめに形成した場合は、表示パネルの開口率が低下したり、或いはバックライトの光を余分に遮断して暗い画像になる、といった不具合を招くことになる。
【０００８】
【発明が解決しようとする課題】
従って、本発明の１つの目的は、薄膜トランジスタを製造する方法であって、開口率等の表示性能を落とすことなく該薄膜トランジスタにおけるチャンネル形成層に光が侵入する恐れを略除去することが可能な薄膜トランジスタの製造方法を提供することにある。
【０００９】
また、本発明の他の目的は上記のような薄膜トランジスタの製造方法であって、従来の製造方法よりも必要とされるフォトマスクの数が少なく、従って製造工程がより簡単で且つ安価な薄膜トランジスタの製造方法を提供することにある。
【００１０】
また、本発明の更に他の目的は、開口率等の表示性能を落とすことなくチャンネル形成層に光が侵入する恐れを略除去した薄膜トランジスタを提供することにある。
【００１１】
また、本発明の更に他の目的は、上記のような薄膜トランジスタであって、より安価に製造することが可能な薄膜トランジスタを提供することにある。
【００１２】
また、本発明の更に他の目的は、上記のような薄膜トランジスタを備え、バックライトにより画像品質に悪影響の受けることの少ない液晶表示パネルを提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明によれば、ゲート電極と、ドレイン電極と、ソース電極と、チャンネル形成層と、該チャンネル形成層に光が侵入するのを防止する遮光膜とを有してなる薄膜トランジスタの製造方法であって、透明基板又はこの基板に設けられた下地層上に前記遮光膜を形成する第１工程と、前記遮光膜が形成された前記透明基板又は下地層上に前記ドレイン電極及び前記ソース電極を形成する第２工程と、前記ドレイン電極及びソース電極が形成された構造体の主面上に前記チャンネル形成層の材料を堆積する第３工程と、当該堆積された材料の層を、前記遮光膜をマスクとする前記透明基板側からの露光に基づくフォトリソグラフィの処理により島状に形成して前記チャンネル形成層を形成する第４工程と、この島状のチャンネル形成層上にゲート絶縁層を介在させて前記ゲート電極を形成する第５工程と、を有し、前記第２工程と前記第３工程の間に前記第２工程において得られた構造体の上面に燐がドープされる第６工程を有し、前記第３工程の際に、前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には上記のドープされた燐が拡散移動する薄膜トランジスタの製造方法が提供される。
【００１４】
このような製造方法によれば、島状のチャンネル形成層を形成する際に遮光膜をフォトマスクとして使用することにより基板側（即ち背面側）からの露光を行うため、従来の製造方法における表面側からの露光の場合のように別のフォトマスクが必要とされず、製造工程が簡略化される。また、遮光膜をフォトマスクとして使用する結果、該遮光膜及び島状チャンネル形成層の形状及び位置が基板に垂直な方向に見て略完全に一致する（即ち、自己整合される）ので、バックライトの光がチャンネル形成層に侵入して光励起キャリアを発生させる現象を、開口率等を犠牲にすることなく効率良く回避することができる。
【００１５】
上記薄膜トランジスタの製造方法においては、前記第３工程が、前記ドレイン電極及びソース電極が形成された前記構造体主面上に前記チャンネル形成層の材料と前記ゲート絶縁層の材料とを順に堆積する工程を有し、前記第４工程が、当該ゲート絶縁層の材料の層上にフォトレジスト層を形成する工程と、該フォトレジスト層を前記遮光膜をマスクとする前記透明基板側からの露光によりパターン化する工程と、これによりパターン化されたフォトレジスト層をマスクとして当該ゲート絶縁層及びチャンネル形成層の堆積層を選択的にエッチングする工程とを有している、ことを特徴とすることができる。
【００１６】
また、前記第５工程が、前記島状のチャンネル形成層及び該島状チャンネル形成層上の前記ゲート絶縁層を第２ゲート絶縁層としての保護層により覆う工程と、該保護層上に前記ゲート電極を形成する工程とを有していることを特徴とすることもできる。
【００１７】
さらに、前記第５工程が、前記島状のチャンネル形成層の側面を酸化させる工程と、該酸化された側面を有する前記島状のチャンネル形成層上に前記ゲート絶縁層を介して前記ゲート電極を形成する工程とを有していることを特徴とすることができる。
【００１８】
また、本発明によれば、ゲート電極と、ドレイン電極と、ソース電極と、チャンネル形成層とを有してなる薄膜トランジスタの製造方法であって、透明基板又はこの基板に設けられた下地層上に遮光性導電材料を用いて前記ゲート電極を形成する第１工程と、前記ゲート電極が形成された透明基板又は下地層上にゲート絶縁層を形成する第２工程と、前記ゲート絶縁層上に前記ドレイン電極及び前記ソース電極を形成する第３工程と、前記ドレイン電極及びソース電極が形成された前記ゲート絶縁層上に前記チャンネル形成層の材料を堆積する第４工程と、当該堆積された材料の層を、前記ゲート電極をマスクとする前記透明基板側からの露光に基づくフォトリソグラフィの処理を用いて前記チャンネル形成層を形成する第５工程と、を有し、前記第３工程と前記第４工程の間に前記第３工程において得られた構造体の上面に燐がドープされる第６工程を有し、前記第４工程の際に、前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には上記のドープされた燐が拡散移動する薄膜トランジスタの製造方法が提供される。
【００１９】
このような製造方法によれば、島状のチャンネル形成層を形成する際にゲート電極をフォトマスクとして使用することにより基板側（即ち背面側）からの露光を行うため、ゲート電極及び島状チャンネル形成層の形状及び位置を整合させるのが容易となり、バックライトの光がチャンネル形成層に侵入して光励起キャリアを発生させる恐れが少なくなる。また、開口率等の低下抑制の効果も相当に期待することができる。
【００２０】
上記薄膜トランジスタの製造方法においては、前記第４工程が、前記ドレイン電極及びソース電極が形成された前記ゲート絶縁層上に前記チャンネル形成層の材料を堆積する工程と、該チャンネル形成層上に絶縁材料を堆積する工程とを有し、前記第５工程が、前記絶縁材料の堆積層上にフォトレジスト層を形成する工程と、該フォトレジスト層に対し前記ゲート電極を一方のマスクとして前記透明基板側からの露光を行うとともに前記フォトレジスト層の上側に配される他方のマスクを用いて前記フォトレジスト層の上側からの露光を行ってパターン化する工程と、これによりパターン化されたフォトレジスト層をマスクとして当該絶縁材料の堆積層と前記チャンネル形成層の堆積層とを選択的にエッチングする工程とを有している、ことを特徴とすることができる。
【００２１】
また、前記第５工程の後に、前記島状のチャンネル形成層の少なくとも側面を覆う保護層を形成する工程を有していることを特徴とすることもできる。
【００２２】
また、本発明によれば、ゲート電極と、ドレイン電極と、ソース電極と、前記ドレイン電極及び前記ソース電極の上に形成されたチャンネル形成層と、該チャンネル形成層に光が侵入するのを防止する遮光膜とを有してなる薄膜トランジスタであって、前記チャンネル形成層が前記遮光膜をマスクとして用いたフォトリソグラフィの処理により形成されたものである薄膜トランジスタが提供される。
【００２３】
このような薄膜トランジスタによれば、チャンネル形成層と遮光膜とが自己整合されているので、チャンネル形成層に光励起キャリヤによる漏れ電流が生じるのを防止するとともに明るい表示を得ることができる。
【００２４】
また、本発明によれば、ゲート電極と、ドレイン電極と、ソース電極と、前記ドレイン電極及び前記ソース電極の上に形成されたチャンネル形成層とを有してなる薄膜トランジスタであって、前記ゲート電極が遮光性導電材料からなり、前記チャンネル形成層が前記ゲート電極をマスクとして用いたフォトリソグラフィの処理を用いて形成されたものである薄膜トランジスタが提供される。
【００２５】
このような薄膜トランジスタによっても、チャンネル形成層と遮光膜とが良く自己整合されているので、チャンネル形成層に光励起キャリヤによる漏れ電流が生じる可能性が少ないし、明るい表示を得ることができる。なお、前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には燐を含有していてよい。
【００２６】
また、本発明によれば、ゲート電極、ドレイン電極、ソース電極、前記ドレイン電極及び前記ソース電極の上に形成されたチャンネル形成層及び該チャンネル形成層に光が侵入するのを防止する遮光膜を有してなる薄膜トランジスタと、前記ドレイン電極及び前記ソース電極の何れか一方に接続された画素電極とを有する液晶表示パネルであって、前記チャンネル形成層が前記遮光膜をマスクとして用いたフォトリソグラフィにより形成されたものである液晶表示パネルが提供される。
【００２７】
このような液晶表示パネルによれば、バックライトの影響によりチャンネル形成層に漏れ電流が生じることがなく、優れた画像品質を得ることができる。
【００２８】
また、本発明によれば、ゲート電極、ドレイン電極、ソース電極及び前記ドレイン電極と前記ソース電極の上に形成されたチャンネル形成層を有してなる薄膜トランジスタと、前記ドレイン電極及び前記ソース電極の何れか一方に接続された画素電極とを有する液晶表示パネルであって、前記ゲート電極が遮光性導電材料からなり、前記チャンネル形成層が前記ゲート電極をマスクとして用いたフォトリソグラフィの処理を用いて形成されたものである液晶表示パネルが提供される。
【００２９】
この液晶表示パネルにおいても、前記液晶表示パネルと略同様の効果を得ることができる。また、上記の液晶表示パネルにおいて、前記薄膜トランジスタの前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には燐を含有していてよい。
【００３０】
【発明の実施の形態】
以下、本発明の実施例を、添付図面を参照して詳細に説明する。
【００３１】
図１は、本発明による薄膜トランジスタの製造方法の第１実施例をトップゲート型ＴＦＴに適用して製造された液晶表示パネルの１画素に対応する部分を概念的に示す平面図であり、図２は該第１実施例の製造方法における幾つかの工程を図１のＩＩ−ＩＩ線に沿う断面として示す説明図である。
【００３２】
この第１実施例が適用された液晶表示パネル１０は、当該パネルの背面側に配置される透明基板上に絶縁層等を介在させて形成されてマトリクス状に配置された多数の画素電極１２を有している。各画素電極１２には、当該画素電極を駆動するための薄膜トランジスタ（ＴＦＴ）１４が隣接して設けられており、このＴＦＴ１４は、当該液晶表示パネル１０の行方向に延びるゲートライン１６と列方向に延びるソースライン１７とに結合され、これら両ラインに印加される信号により画素情報に応じて駆動されるようになっている。尚、図示されていないが、この液晶表示パネル１０は、上記透明基板及び図１に示す各部を含んでなる構造体に対し液晶材料を挟んで対向配置された（即ち、パネル前面側に配置された）透明保護基板等を更に有し、背面側からバックライトにより照明すると共に、上記透明保護基板に設けられる透明共通電極と上記各画素電極との間の電圧を上記液晶材料に印加することにより画像を表示するようになっている。
【００３３】
以下、上記薄膜トランジスタ１４の製造方法を、図２を参照して更に詳細に説明する。尚、以下の説明においては、場合により、図２における上側を前面側、及び同図における下側を背面側と称する。
【００３４】
先ず、ガラス又は石英等の透明材料からなる基板２０を用意する。次に、この透明基板２０の上側表面全体に、クロム等の非透光材料からなる膜を例えばスパッタリングにより一様な厚さに形成する。この非透光材料膜は第１のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより、形成されるべき薄膜トランジスタ１４に対応する位置に遮光膜２１を各々形成する（図２のａ）。このようにして、基板２０上には平面視略矩形の多数の遮光膜２１がマトリクス状に形成される。
【００３５】
次に、上記遮光膜２１が形成された基板２０の上側全面にＳｉＯ２等からなる絶縁層２２を例えばプラズマＣＶＤ（化学気相成長）法により一様な厚さに形成し、斯様にして形成された絶縁層２２上にＩＴＯ等の透明導電材料からなる層を例えばスパッタリングにより一定の厚さに形成する。この透明導電材料層は第２のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより画素電極１２、各画素電極の一部であるドレイン電極１２ａ、ソースライン１７、及び各ソースラインと一体的なソース電極１７ａが形成される（図２のｂ）。次いで、図２のｂに示す工程において得られた構造体の上面には後の工程のために燐がドープされる。
【００３６】
次に、上記構造体の上面全体にアモルファスシリコン（ａ−Ｓｉ）等の半導体材料からなるチャンネル形成層２４と、窒化シリコン（ＳｉＮｘ）等の絶縁材料からなるゲート絶縁層２６とが、例えばプラズマＣＶＤ法により順次形成される。尚、この際に、上記チャンネル形成層２４における前記画素電極１２、ドレイン電極１２ａ、ソースライン１７及びソース電極１７ａとの境界部分には上記のドープされた燐が拡散移動し、これにより例えばｎ＋ａ−Ｓｉ膜が形成されて、チャンネル形成層２４とドレイン及びソース電極１２ａ及び１７ａとの間に良好なオーミックコンタクトが得られるようになる。次に、ゲート絶縁層２６の上面にフォトレジスト層２８が塗布形成される。このフォトレジスト層２８は、前記遮光膜２１をマスクとし基板２０側からの光により露光される。斯様にして背面側から露光されたフォトレジスト層２８は、次いで現像処理され、結果として上記遮光膜２１に対応する領域２８’だけがゲート絶縁層２６上に残存される。次に、フォトレジスト層２８’をマスクとして用い、既知のエッチング法によりゲート絶縁層２６及びチャンネル形成層２４を選択的にエッチングして、チャンネル形成層２４及びゲート絶縁層２６を含む島状領域３０を形成する（図２のｄ）。この場合に各島状領域３０の頂部に残存するフォトレジスト層２８’は次いで既知の方法により剥離除去される。
【００３７】
次に、全面に窒化シリコン等の絶縁材料からなる絶縁層３２を形成する。この絶縁層３２は、第３のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより該絶縁層３２には前記画素電極１２を露出させる窓３２ａが各々形成される（図２のｅ）。
【００３８】
次に、全面にアルミニウム等からなる金属層を例えばスパッタリングにより一定の厚さに形成する。この金属層は、第４のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより絶縁層３２上に、前記島状領域３０の上方に各々位置するゲート電極１６ａと、各行のゲート電極１６ａに共通に接続されたゲートライン１６とが各々形成される（図２のｆ）。かくして、ドレイン及びソース電極１２ａ及び１７ａ、チャンネル形成層２４、ゲート絶縁層２６及び３２、並びにゲート電極１６ａを有してなるＴＦＴ１４が得られる。
【００３９】
更に、図２のｆの工程で得られた構造体には全面に保護膜及び／又は配向膜等が形成されるが、これら工程は既知であるので詳細な説明は省略する。
【００４０】
上記第１実施例による製造方法によれば、チャンネル形成層２４を含む島状領域３０を形成する際に遮光膜２１をフォトマスクとして使用して背面側からの露光を行うため、従来の製造方法における表面側からの露光の場合のように別のフォトマスクが必要とされず、製造工程が簡略化される。また、遮光膜２１をフォトマスクとして使用する結果、遮光膜２１及びチャンネル形成層２４の形状及び位置が基板２０に垂直な方向に見て略完全に一致する（即ち、自己整合される）ので、バックライトの光がチャンネル形成層２４に侵入して光励起キャリアを発生させる恐れが殆ど無い。従って、この製造方法により製造された液晶表示パネル１０によれば、バックライトの影響を受けることの少ない良好な画像品質を得ることができる。また、かかる自己整合によって、遮光膜２１はチャンネル形成層２４に対して無駄に大きく形成されることはなく、バックライトの光のチャンネル形成層２４への侵入を効率良く遮断するとともに先述したような開口率等の低下を抑えることができる。
【００４１】
次に、上記第１実施例の変形例を図３を参照して説明する。
【００４２】
この変形例は、前記島状領域３０全体を絶縁層３２により覆う代わりに、島状領域３０におけるチャンネル形成層２４の側面を絶縁化することによって該チャンネル形成層の側面とゲート電極１６ａのパターンとの接触を防止しようとするもので、図２に示した工程とは下記の点で相違する。
【００４３】
即ち、図２のｄの工程の後、図３のｅ’に示すように、既知の方法でプラズマ酸化処理を行うことによりチャンネル形成層２４の側面を酸化してＳｉＯ２からなる絶縁膜２４ａを形成する。次いで、フォトレジスト層２８’を除去する。尚、このフォトレジスト層２８’は上記プラズマ酸化処理の前に除去してもよい。
【００４４】
次に、全面にアルミニウム等からなる金属層を例えばスパッタリングにより一定の厚さに形成し、第４のフォトマスクを用いた既知のフォトリソグラフィにより該金属層をパターン化することにより、ゲート絶縁層２６上にゲート電極１６ａ’及びゲートパターン１６を形成する。
【００４５】
この変形例によれば、第１実施例における絶縁層３２を設ける必要はなく、チャンネル形成層２４とゲート電極１６ａ’との間には単一のゲート絶縁層２６のみしか存在しないので、製造工程がより簡略化され、安価になる。
【００４６】
次に、本発明による薄膜トランジスタの製造方法をボトムゲート型ＴＦＴに適用した場合の第２実施例を説明する。
【００４７】
図４は、この第２実施例における幾つかの工程を図２と同様に示す説明図である。先ず、ガラス又は石英等からなる透明基板１２０の上側表面全体に、遮光性導電材料、例えばアルミニウム等の金属からなる層を例えばスパッタリングにより一様な厚さに形成する。この金属層は第１のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより、ゲート電極１１６ａと、これらゲート電極と一体的なゲートライン１１６（図５参照）とを形成する（図４のａ）。
【００４８】
次に、上記ゲート電極１１６ａ及びゲートライン１１６が形成された基板１２０の上側全面にＳｉＯ２等からなるゲート絶縁層１２２を例えばプラズマＣＶＤ法により一様な厚さに形成し、斯様にして形成されたゲート絶縁層１２２上にＩＴＯ等の透明導電材料からなる層を例えばスパッタリングにより一定の厚さに形成する。この透明導電材料層は第２のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより画素電極１１２、各画素電極の一部であるドレイン電極１１２ａ、ソースライン１１７、及び各ソースラインと一体的なソース電極１１７ａが形成される（図４のｂ）。次いで、図４のｂに示す工程において得られた構造体の上面には後の工程のために燐がドープされる。
【００４９】
次に、上記構造体の上面全体にアモルファスシリコン（ａ−Ｓｉ）等の半導体材料からなるチャンネル形成層１２４と、窒化シリコン（ＳｉＮｘ）等の絶縁材料からなる絶縁層１２６とが、例えばプラズマＣＶＤ法により順次形成される。尚、この際に、上記チャンネル形成層１２４における前記画素電極１１２、ドレイン電極１１２ａ、ソースライン１１７及びソース電極１１７ａとの境界部分には上記のドープされた燐が拡散移動し、これにより例えばｎ＋ａ−Ｓｉ膜が形成されて、チャンネル形成層１２４とドレイン及びソース電極１１２ａ及び１１７ａとの間に良好なオーミックコンタクトが得られるようになる。次に、絶縁層１２６の上面にフォトレジスト層１２８が塗布形成される。このフォトレジスト層１２８は、前記ゲート電極１１６ａ及びゲートライン１１６を一方のマスクとして基板１２０側からの（即ち背面側からの）光により露光されると共に、更にゲート電極１１６ａの長さ方向と直交する方向（図４の左右方向）に延びる所定の遮光縞を備える簡単な構成の第３（他方）のフォトマスクを使用して図における上方側からの（即ち、パネル前面側からの）光により露光される。
【００５０】
図５は上記一方及び他方のマスクの形態を平面図にて概略的に示しており、ゲート電極１１６ａ及びゲートライン１１６による一方のマスクと他方のマスク２００とが重なる領域（クロスハッチ部分）が、形成すべきチャンネル形成層の領域となることを表している。つまり、他方のマスク２００は、ゲート電極１１６ａの部分すなわち当該チャンネル形成層の領域だけは上方側からの光により露光させないパターンを持つ必要がある。本例では、マスク２００は、ゲートライン１１６の領域を全て上方側からの光により露光させるようなマスクパターンを有するものであり、このパターンは、それぞれゲートライン１１６に沿いこれをカバーする光透過性の直線的帯状部２０１とこれに交互配置される遮光性の直線的帯状部２０２とからなるという極めて簡単なもので済む。図５からも分かるように、このマスク２００は、単一方向（図５の上下方向）のみの位置合わせで良いので、工程の簡素化に寄与することになる。
【００５１】
斯様にして露光されたフォトレジスト層１２８は、次いで現像処理され、結果として上記ゲート電極１１６ａに対応する領域１２８’だけが絶縁層１２６上に残存される。次に、フォトレジスト層１２８’をマスクとして用い、既知のエッチング法により絶縁層１２６及びチャンネル形成層１２４を選択的にエッチングして、チャンネル形成層１２４及び絶縁層１２６を含む島状領域１３０を形成する（図４のｄ）。この場合に各島状領域１３０の頂部に残存するフォトレジスト層１２８’は次いで既知の方法により剥離除去される。
【００５２】
次に、全面に窒化シリコン等の絶縁材料からなる保護層１３２を形成する。この保護層１３２は、第４のフォトマスクを用いた既知のフォトリソグラフィによりパターン化し、これにより該保護層１３２には前記画素電極１１２を露出させる窓１３２ａが各々形成される（図４のｅ）。次いで、既知の方法により前記各ゲートラインの端子部分が露出される。かくして、ドレイン及びソース電極１１２ａ及び１１７ａ、チャンネル形成層１２４、ゲート絶縁層１２２、並びにゲート電極１１６ａを有してなるＴＦＴ１１４が得られる。
【００５３】
更に、図４のｅの工程で得られた構造体には全面に配向膜等が形成されるが、これら工程は既知であるので詳細な説明は省略する。
【００５４】
上記第２実施例による製造方法によれば、チャンネル形成層１２４を含む島状領域１３０を形成する際にゲート電極１１６ａをフォトマスクとして用い裏面側から露光を行うため、ゲート電極１１６ａ及びチャンネル形成層１２４の形状及び位置が、基板１２０に垂直な方向に見て、少なくとも対向する１対の辺（図５の１３０Ａ，１３０Ｂ。本例では辺１３０Ｃも）に関しては略完全に一致する（即ち、自己整合される）ので、バックライトの光がチャンネル形成層１２４に侵入して光励起キャリアを発生させる恐れが少ない。従って、この製造方法により製造された液晶表示パネルによれば、バックライトの悪影響を受けることの少ない良好な画像品質を得ることができる。また、かかる自己整合によって、バックライトの光のチャンネル形成層への侵入を効率良く遮断するとともに先述したような開口率等の低下を相当抑えることができる。
【００５５】
尚、上記第２実施例の図４のｃ〜ｅに示す工程において、絶縁層１２６を形成せずに保護層１３２だけを形成するようにしてもよい。
【００５６】
また、上記第２実施例では、背面側の一方マスク（ゲート電極等）と正面側の他方マスクとを用いて島状領域１３０を形成しているが、図４のｃの工程において当該一方のマスクのみで当該ゲート電極等に対応する形状（平面図上）にチャネル形成層をパターン化しておき、その後の図４のｅの工程において保護層１３２の窓１３２ａの形成と同時に当該チャネル形成層を最終的に島状にパターン化するようにしてもよい。この場合、チャネル形成層の島状のパターン化後には当該チャネル形成層の側面は露出されることになるが、かかる露出側面に対して図３において述べたような酸化処理又は窒化処理等による絶縁化処理を施すのが好ましい。また、もとよりチャネル形成層は島状に形成しなくとも最低限の機能を果たすことはできるので、上述の如き島状のパターン化は必須ではない。但し、耐リーク電流等のＴＦＴの性能面から見れば、チャネル形成層を島状にすることが望ましい。
【００５７】
また、上記各実施例においては、基板上に直接、遮光膜やゲート電極を形成するようにしているが、これらは基板に設けられた下地層上に形成するようにしてもよいことは勿論である。同様に、本発明は、他の層及び部分についても付加的な構成要素を排除するものではないし、請求項に記載の技術的思想に逸脱しない限り、その実施の形態を適宜改変しうるものである。
【図面の簡単な説明】
【図１】 図１は、本発明による薄膜トランジスタの製造方法の第１実施例により製造された薄膜トランジスタを備える液晶表示パネルの一部の概略平面図である。
【図２】 図２は、同第１実施例における幾つかの工程を図１のＩＩ-ＩＩ線に沿う断面として示す工程説明図である。
【図３】 図３は、同第１実施例の変形例における幾つかの工程を示す工程説明図である。
【図４】 図４は、本発明による薄膜トランジスタの製造方法の第２実施例における幾つかの工程を断面として示す工程説明図である。
【図５】 図５は、本発明による薄膜トランジスタの製造方法の第２実施例において使用されるマスクの形態を示す概略平面図である。
【符号の説明】
１０…液晶表示パネル
１２、１１２…画素電極
１２ａ、１１２ａ…ドレイン電極
１４、１１４…薄膜トランジスタ
１６、１１６…ゲートライン
１６ａ、１１６ａ…ゲート電極
１７、１１７…ソースライン
１７ａ、１１７ａ…ソース電極
２０、１２０…透明基板
２１…遮光膜
２２…絶縁層
２４、１２４…チャンネル形成層
２６…ゲート絶縁層
２８、１２８…フォトレジスト層
３０、１３０…島状領域
３２、１３２…保護層
１２２…ゲート絶縁層
１２６…絶縁層
２００…マスク
２０１…光透過性直線的帯状部
２０２…遮光性直線的帯状部
１３０Ａ、１３０Ｂ、１３０Ｃ…ゲート電極と整合されるチャネル形成層の側部
Claims (11)
- ゲート電極と、ドレイン電極と、ソース電極と、チャンネル形成層と、該チャンネル形成層に光が侵入するのを防止する遮光膜とを有してなる薄膜トランジスタの製造方法であって、
透明基板又はこの基板に設けられた下地層上に前記遮光膜を形成する第１工程と、
前記遮光膜が形成された前記透明基板又は下地層上に前記ドレイン電極及び前記ソース電極を形成する第２工程と、
前記ドレイン電極及びソース電極が形成された構造体の主面上に前記チャンネル形成層の材料を堆積する第３工程と、
当該堆積された材料の層を、前記遮光膜をマスクとする前記透明基板側からの露光に基づくフォトリソグラフィの処理により島状に形成して前記チャンネル形成層を形成する第４工程と、
この島状のチャンネル形成層上にゲート絶縁層を介在させて前記ゲート電極を形成する第５工程と、を有し、
前記第２工程と前記第３工程の間に前記第２工程において得られた構造体の上面に燐がドープされる第６工程を有し、
前記第３工程の際に、前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には上記のドープされた燐が拡散移動する薄膜トランジスタの製造方法。 - 請求項１に記載の薄膜トランジスタの製造方法であって、
前記第３工程が、前記ドレイン電極及びソース電極が形成された前記構造体主面上に前記チャンネル形成層の材料と前記ゲート絶縁層の材料とを順に堆積する工程を有し、
前記第４工程が、当該ゲート絶縁層の材料の層上にフォトレジスト層を形成する工程と、該フォトレジスト層を前記遮光膜をマスクとする前記透明基板側からの露光によりパターン化する工程と、これによりパターン化されたフォトレジスト層をマスクとして当該ゲート絶縁層及びチャンネル形成層の堆積層を選択的にエッチングする工程とを有している、
ことを特徴とする薄膜トランジスタの製造方法。 - 請求項１又は２に記載の薄膜トランジスタの製造方法であって、
前記第５工程が、前記島状のチャンネル形成層及び該島状チャンネル形成層上の前記ゲート絶縁層を第２ゲート絶縁層としての保護層により覆う工程と、該保護層上に前記ゲート電極を形成する工程とを有していることを特徴とする薄膜トランジスタの製造方法。 - 請求項１又は２に記載の薄膜トランジスタの製造方法であって、
前記第５工程が、前記島状のチャンネル形成層の側面を酸化させる工程と、該酸化された側面を有する前記島状のチャンネル形成層上に前記ゲート絶縁層を介して前記ゲート電極を形成する工程とを有していることを特徴とする薄膜トランジスタの製造方法。 - ゲート電極と、ドレイン電極と、ソース電極と、チャンネル形成層とを有してなる薄膜トランジスタの製造方法であって、
透明基板又はこの基板に設けられた下地層上に遮光性導電材料を用いて前記ゲート電極を形成する第１工程と、
前記ゲート電極が形成された透明基板又は下地層上にゲート絶縁層を形成する第２工程と、
前記ゲート絶縁層上に前記ドレイン電極及び前記ソース電極を形成する第３工程と、
前記ドレイン電極及びソース電極が形成された前記ゲート絶縁層上に前記チャンネル形成層の材料を堆積する第４工程と、
当該堆積された材料の層を、前記ゲート電極をマスクとする前記透明基板側からの露光に基づくフォトリソグラフィの処理を用いて前記チャンネル形成層を形成する第５工程と、を有し、
前記第３工程と前記第４工程の間に前記第３工程において得られた構造体の上面に燐がドープされる第６工程を有し、
前記第４工程の際に、前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には上記のドープされた燐が拡散移動する薄膜トランジスタの製造方法。 - 請求項５に記載の薄膜トランジスタの製造方法であって、
前記第４工程が、前記ドレイン電極及びソース電極が形成された前記ゲート絶縁層上に前記チャンネル形成層の材料を堆積する工程と、該チャンネル形成層上に絶縁材料を堆積する工程とを有し、
前記第５工程が、前記絶縁材料の堆積層上にフォトレジスト層を形成する工程と、該フォトレジスト層に対し前記ゲート電極を一方のマスクとして前記透明基板側からの露光を行うとともに前記フォトレジスト層の上側に配される他方のマスクを用いて前記フォトレジスト層の上側からの露光を行ってパターン化する工程と、これによりパターン化されたフォトレジスト層をマスクとして当該絶縁材料の堆積層と前記チャンネル形成層の堆積層とを選択的にエッチングする工程とを有している、
ことを特徴とする薄膜トランジスタの製造方法。 - 請求項５又は６に記載の薄膜トランジスタの製造方法であって、
前記第５工程の後に、前記島状のチャンネル形成層の少なくとも側面を覆う保護層を形成する工程を有していることを特徴とする薄膜トランジスタの製造方法。 - ゲート電極と、ドレイン電極と、ソース電極と、前記ドレイン電極及び前記ソース電極の上に形成されたチャンネル形成層とを有してなる薄膜トランジスタであって、
前記ゲート電極が遮光性導電材料からなり、前記チャンネル形成層が前記ゲート電極をマスクとして用いたフォトリソグラフィの処理を用いて形成されたものである薄膜トランジスタ。 - 請求項８に記載の薄膜トランジスタであって、
前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には燐を含有していることを特徴とする薄膜トランジスタ。 - ゲート電極、ドレイン電極、ソース電極及び前記ドレイン電極と前記ソース電極の上に形成されたチャンネル形成層を有してなる薄膜トランジスタと、前記ドレイン電極及び前記ソース電極の何れか一方に接続された画素電極とを有する液晶表示パネルであって、
前記ゲート電極が遮光性導電材料からなり、前記チャンネル形成層が前記ゲート電極をマスクとして用いたフォトリソグラフィの処理を用いて形成されたものである液晶表示パネル。 - 請求項１０に記載の液晶表示パネルであって、
前記薄膜トランジスタの前記チャンネル形成層における、前記ドレイン電極及び前記ソース電極との境界部分には燐を含有していることを特徴とする液晶表示パネル。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001139552A JP5187994B2 (ja) | 2001-05-10 | 2001-05-10 | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| KR1020037000225A KR100890745B1 (ko) | 2001-05-10 | 2002-05-06 | 박막 트랜지스터를 제작하는 방법, 및 액정 디스플레이 |
| CN02801552A CN1462473A (zh) | 2001-05-10 | 2002-05-06 | 一种自动对准光屏蔽层的薄膜晶体管 |
| EP02769196.3A EP1396019B1 (en) | 2001-05-10 | 2002-05-06 | Thin film transistor self-aligned to a light-shield layer |
| PCT/IB2002/001581 WO2002091455A1 (en) | 2001-05-10 | 2002-05-06 | Thin film transistor self-aligned to a light-shield layer |
| TW091109452A TW569466B (en) | 2001-05-10 | 2002-05-07 | Method of manufacturing thin film transistor, and thin film transistor and liquid crystal display panel manufactured using such method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001139552A JP5187994B2 (ja) | 2001-05-10 | 2001-05-10 | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343970A JP2002343970A (ja) | 2002-11-29 |
| JP5187994B2 true JP5187994B2 (ja) | 2013-04-24 |
Family
ID=18986309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001139552A Expired - Fee Related JP5187994B2 (ja) | 2001-05-10 | 2001-05-10 | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1396019B1 (ja) |
| JP (1) | JP5187994B2 (ja) |
| KR (1) | KR100890745B1 (ja) |
| CN (1) | CN1462473A (ja) |
| TW (1) | TW569466B (ja) |
| WO (1) | WO2002091455A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4141309B2 (ja) * | 2003-04-15 | 2008-08-27 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP4431081B2 (ja) | 2004-08-30 | 2010-03-10 | エルジー ディスプレイ カンパニー リミテッド | 有機薄膜トランジスタの製造方法及び液晶表示素子の製造方法 |
| KR100623699B1 (ko) * | 2004-09-06 | 2006-09-19 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그의 제조 방법 |
| KR101090250B1 (ko) * | 2004-10-15 | 2011-12-06 | 삼성전자주식회사 | 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법 |
| KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20070063300A (ko) * | 2005-12-14 | 2007-06-19 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN100389444C (zh) * | 2006-04-24 | 2008-05-21 | 友达光电股份有限公司 | 显示面板模块 |
| KR101248003B1 (ko) | 2006-05-09 | 2013-03-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| JP5228298B2 (ja) * | 2006-08-04 | 2013-07-03 | カシオ計算機株式会社 | 半導体薄膜の加工方法及び半導体装置の製造方法 |
| US8558232B2 (en) | 2009-07-30 | 2013-10-15 | Sharp Kabushiki Kaisha | Thin film transistor and method for manufacturing the same |
| KR102012854B1 (ko) * | 2012-11-12 | 2019-10-22 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그 제조방법 |
| KR102424445B1 (ko) | 2016-05-03 | 2022-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN106298955A (zh) * | 2016-09-07 | 2017-01-04 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、液晶面板及显示器 |
| CN111951729B (zh) * | 2020-08-17 | 2023-06-09 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN113097227B (zh) * | 2021-03-22 | 2022-10-21 | 北海惠科光电技术有限公司 | 薄膜晶体管、显示装置以及薄膜晶体管制备方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170065A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 薄膜電界効果トランジスタの製造方法 |
| JPS62291067A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS6446982A (en) * | 1987-08-17 | 1989-02-21 | Casio Computer Co Ltd | Manufacture of thin-film transistor |
| JPH01173650A (ja) * | 1987-12-26 | 1989-07-10 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタの製造方法 |
| JPH0687466B2 (ja) * | 1988-07-13 | 1994-11-02 | 株式会社精工舎 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
| JPH02139972A (ja) * | 1988-11-21 | 1990-05-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2978176B2 (ja) * | 1989-03-23 | 1999-11-15 | 松下電器産業株式会社 | アクティブマトリクス基板の製造方法及び表示装置の製造方法 |
| JPH03116778A (ja) * | 1989-09-28 | 1991-05-17 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板の製造方法と表示装置の製造方法 |
| JPH03145766A (ja) * | 1989-10-31 | 1991-06-20 | Fujitsu Ltd | 薄膜トランジスタ |
| JP2850564B2 (ja) * | 1991-05-09 | 1999-01-27 | 富士通株式会社 | 薄膜トランジスタマトリックス及びその製造方法 |
| KR940007451B1 (ko) * | 1991-09-06 | 1994-08-18 | 주식회사 금성사 | 박막트랜지스터 제조방법 |
| JPH07162007A (ja) * | 1993-12-10 | 1995-06-23 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| JP3360199B2 (ja) * | 1994-10-06 | 2002-12-24 | 富士通株式会社 | 薄膜トランジスタ・マトリクス基板及びその製造方法 |
| JP3176527B2 (ja) * | 1995-03-30 | 2001-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH095790A (ja) * | 1995-06-16 | 1997-01-10 | Dainippon Printing Co Ltd | 薄膜トランジスタの製造方法 |
| JPH09246554A (ja) * | 1996-03-04 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法および液晶表示装置 |
| JPH10173195A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
| GB0021030D0 (en) * | 2000-08-26 | 2000-10-11 | Koninkl Philips Electronics Nv | A method of forming a bottom-gate thin film transistor |
-
2001
- 2001-05-10 JP JP2001139552A patent/JP5187994B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-06 CN CN02801552A patent/CN1462473A/zh active Pending
- 2002-05-06 KR KR1020037000225A patent/KR100890745B1/ko not_active IP Right Cessation
- 2002-05-06 WO PCT/IB2002/001581 patent/WO2002091455A1/en active Application Filing
- 2002-05-06 EP EP02769196.3A patent/EP1396019B1/en not_active Expired - Lifetime
- 2002-05-07 TW TW091109452A patent/TW569466B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030029615A (ko) | 2003-04-14 |
| WO2002091455A1 (en) | 2002-11-14 |
| JP2002343970A (ja) | 2002-11-29 |
| EP1396019B1 (en) | 2015-07-08 |
| KR100890745B1 (ko) | 2009-03-26 |
| CN1462473A (zh) | 2003-12-17 |
| TW569466B (en) | 2004-01-01 |
| EP1396019A1 (en) | 2004-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100325079B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100391157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| US7892897B2 (en) | TFT-LCD pixel unit and method for manufacturing the same | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP5187994B2 (ja) | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| US5760861A (en) | Liquid crystal display device and a method for fabricating black matrix thereto | |
| KR19990030267A (ko) | 표시 장치와 그 제조 방법 | |
| US20060146210A1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US20060154397A1 (en) | Method for manufacturing a display device and method for forming a pattern | |
| US9111814B2 (en) | Array substrate, manufacturing method thereof and LCD | |
| US6331880B1 (en) | Liquid crystal display and method for forming the same | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| JP2001217427A (ja) | 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法 | |
| KR101342500B1 (ko) | 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널 | |
| GB2314209A (en) | Method of forming a thin film transistor electrode with a tapered edge | |
| US20090289257A1 (en) | Exposure mask using gray-tone pattern, manufacturing method of tft substrate using the same and liquid crystal display device having the tft substrate | |
| JP5432445B2 (ja) | 薄膜トランジスタの製造方法，及び薄膜トランジスタ製造用のフォトマスク | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| US6972219B2 (en) | Thin film transistor self-aligned to a light-shield layer | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| JPH0961811A (ja) | 液晶パネル | |
| US6204082B1 (en) | Method of manufacturing liquid crystal display device | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070223 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |