JP7502516B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7502516B2 JP7502516B2 JP2023054482A JP2023054482A JP7502516B2 JP 7502516 B2 JP7502516 B2 JP 7502516B2 JP 2023054482 A JP2023054482 A JP 2023054482A JP 2023054482 A JP2023054482 A JP 2023054482A JP 7502516 B2 JP7502516 B2 JP 7502516B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oxide semiconductor
- insulating layer
- potential
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 415
- 239000000463 material Substances 0.000 claims description 69
- 230000015572 biosynthetic process Effects 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000010410 layer Substances 0.000 description 405
- 230000015654 memory Effects 0.000 description 155
- 238000000034 method Methods 0.000 description 79
- 239000000758 substrate Substances 0.000 description 69
- 239000010408 film Substances 0.000 description 53
- 239000012535 impurity Substances 0.000 description 53
- 238000010438 heat treatment Methods 0.000 description 46
- 239000011229 interlayer Substances 0.000 description 41
- 229910052760 oxygen Inorganic materials 0.000 description 33
- 238000010586 diagram Methods 0.000 description 32
- 239000007789 gas Substances 0.000 description 32
- 239000001257 hydrogen Substances 0.000 description 32
- 229910052739 hydrogen Inorganic materials 0.000 description 32
- 239000003990 capacitor Substances 0.000 description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 30
- 238000005530 etching Methods 0.000 description 30
- 239000001301 oxygen Substances 0.000 description 30
- 230000001681 protective effect Effects 0.000 description 25
- 230000002829 reductive effect Effects 0.000 description 25
- 239000010936 titanium Substances 0.000 description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 23
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 23
- 229910052719 titanium Inorganic materials 0.000 description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 18
- 229910007541 Zn O Inorganic materials 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 16
- 150000002736 metal compounds Chemical group 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 239000012298 atmosphere Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000011282 treatment Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 14
- 239000004020 conductor Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 229910052786 argon Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 239000011787 zinc oxide Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 150000002431 hydrogen Chemical class 0.000 description 9
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical group 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000006731 degradation reaction Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 238000007667 floating Methods 0.000 description 7
- 230000000717 retained effect Effects 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 206010021143 Hypoxia Diseases 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- -1 for example Substances 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 208000005156 Dehydration Diseases 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000018044 dehydration Effects 0.000 description 4
- 238000006297 dehydration reaction Methods 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052706 scandium Inorganic materials 0.000 description 4
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 108010083687 Ion Pumps Proteins 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 102220168497 rs113022949 Human genes 0.000 description 2
- 102220062248 rs568171603 Human genes 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- AZWHFTKIBIQKCA-UHFFFAOYSA-N [Sn+2]=O.[O-2].[In+3] Chemical compound [Sn+2]=O.[O-2].[In+3] AZWHFTKIBIQKCA-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000002591 computed tomography Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
る。
憶装置と、電力の供給がなくなっても記憶内容は保持される不揮発性記憶装置とに大別さ
れる。
cess Memory)がある。DRAMは、記憶素子を構成するトランジスタを選択
してキャパシタに電荷を蓄積することで、情報を記憶する。
るため、データの読み出しの後、再度情報を記憶するには、再度の書き込み動作が必要と
なる。また、記憶素子を構成するトランジスタにはリーク電流が存在し、選択されていな
い状況でも電荷が流出、または流入するため、データの保持期間が短い。このため、所定
の周期で再度の書き込み動作(リフレッシュ動作)が必要であり、消費電力を十分に低減
することは困難である。また、電力の供給がなくなると記憶内容が失われるため、長期間
の記憶の保持には、磁性材料や光学材料を利用した別の記憶装置が必要となる。
Memory)がある。SRAMは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはDRAMより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、DRAMと変わるところはない。
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く(半永久的)、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している(例えば、特許文献1参照)。
劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じ
る。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
には、高い電圧が必要である。さらに、電荷の保持、または除去のためには比較的長い時
間を要し、書き込み、消去の高速化が容易ではないという問題もある。
保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する
ことを目的の一とする。または、多値化が容易な構成の半導体装置を提供することを目的
の一とする。
用いて形成されるトランジスタとの積層構造に係る半導体装置である。例えば、次のよう
な構成を採用することができる。
のワード線と、ソース線と、ビット線との間に、並列に接続された複数のメモリセルと、
アドレス信号が入力され、複数のメモリセルのうちアドレス信号によって指定されたメモ
リセルを選択するように、複数の第2信号線および複数のワード線を駆動する、第2信号
線およびワード線の駆動回路と、複数の書き込み電位のいずれかを選択して第1信号線に
出力する、第1信号線の駆動回路と、ビット線の電位と複数の参照電位とが入力され、ビ
ット線の電位と、複数の参照電位とを比較してデータを読み出す読み出し回路と、複数の
書き込み電位および複数の参照電位を生成して第1信号線の駆動回路および読み出し回路
に供給する、電位生成回路と、電位生成回路に電位を供給する昇圧回路と、を有し、複数
のメモリセルの一は、第1のゲート電極、第1のソース電極、および第1のドレイン電極
を有する第1のトランジスタと、第2のゲート電極、第2のソース電極、および第2のド
レイン電極を有する第2のトランジスタと、第3のゲート電極、第3のソース電極、およ
び第3のドレイン電極を有する第3のトランジスタと、を有し、第1のトランジスタは、
半導体材料を含む基板に設けられ、第2のトランジスタは酸化物半導体層を含んで構成さ
れ、第1のゲート電極と、第2のソース電極または第2のドレイン電極の一方とは、電気
的に接続され、ソース線と、第1のソース電極とは、電気的に接続され、第1のドレイン
電極と、第3のソース電極とは、電気的に接続され、ビット線と、第3のドレイン電極と
は、電気的に接続され、第1信号線と、第2のソース電極または第2のドレイン電極の他
方とは、電気的に接続され、複数の第2信号線の一と、第2のゲート電極とは、電気的に
接続され、複数のワード線の一と、第3のゲート電極とは電気的に接続された半導体装置
である。
電極の一方と、に電気的に接続された容量素子を有する半導体装置である。
、複数のワード線と、ソース線と、ビット線との間に、並列に接続された複数のメモリセ
ルと、アドレス信号が入力され、複数のメモリセルのうちアドレス信号によって指定され
たメモリセルを選択するように、複数の第2信号線および複数のワード線を駆動する、第
2信号線およびワード線の駆動回路と、複数の書き込み電位のいずれかを選択して第1信
号線に出力する、第1信号線の駆動回路と、ビット線の電位と複数の参照電位が入力され
、参照メモリセルを有し、指定されたメモリセルのコンダクタンスと、参照メモリセルの
コンダクタンスとを比較してデータを読み出す読み出し回路と、複数の書き込み電位およ
び複数の参照電位を生成して第1信号線の駆動回路および読み出し回路に供給する、電位
生成回路と、電位生成回路に電位を供給する昇圧回路と、を有し、複数のメモリセルの一
は、第1のゲート電極、第1のソース電極、および第1のドレイン電極を有する第1のト
ランジスタと、第2のゲート電極、第2のソース電極、および第2のドレイン電極を有す
る第2のトランジスタと、第3のゲート電極、第3のソース電極、および第3のドレイン
電極を有する第3のトランジスタと、を有し、第1のトランジスタは、半導体材料を含む
基板に設けられ、第2のトランジスタは酸化物半導体層を含んで構成され、第1のゲート
電極と、第2のソース電極または第2のドレイン電極の一方とは、電気的に接続され、ソ
ース線と、第1のソース電極とは、電気的に接続され、第1のドレイン電極と、第3のソ
ース電極とは、電気的に接続され、ビット線と、第3のドレイン電極とは、電気的に接続
され、第1信号線と、第2のソース電極または第2のドレイン電極の他方とは、電気的に
接続され、複数の第2信号線の一と、第2のゲート電極とは、電気的に接続され、複数の
ワード線の一と、第3のゲート電極とは電気的に接続された半導体装置である。
、複数のワード線と、ソース線と、ビット線との間に、並列に接続された複数のメモリセ
ルと、アドレス信号と複数の参照電位とが入力され、複数のメモリセルのうちアドレス信
号によって指定されたメモリセルを選択するように、複数の第2信号線および複数のワー
ド線を駆動し、選択された一のワード線に複数の参照電位のいずれかを選択して出力する
、第2信号線およびワード線の駆動回路と、複数の書き込み電位のいずれかを選択して第
1信号線に出力する、第1信号線の駆動回路と、ビット線と接続された、指定されたメモ
リセルのコンダクタンスを読み出すことによりデータを読み出す読み出し回路と、複数の
書き込み電位および複数の参照電位を生成して第1信号線の駆動回路および読み出し回路
に供給する、電位生成回路と、電位生成回路に電位を供給する昇圧回路と、を有し、複数
のメモリセルの一は、第1のゲート電極、第1のソース電極、および第1のドレイン電極
を有する第1のトランジスタと、第2のゲート電極、第2のソース電極、および第2のド
レイン電極を有する第2のトランジスタと、容量素子と、を有し、第1のトランジスタは
、半導体材料を含む基板に設けられ、第2のトランジスタは酸化物半導体層を含んで構成
され、第1のゲート電極と、第2のソース電極または第2のドレイン電極の一方と、容量
素子の一方の電極は、電気的に接続され、ソース線と、第1のソース電極とは、電気的に
接続され、ビット線と、第1のドレイン電極とは、電気的に接続され、第1信号線と、第
2のソース電極または第2のドレイン電極の他方とは、電気的に接続され、複数の第2信
号線の一と、第2のゲート電極とは、電気的に接続され、複数のワード線の一と、容量素
子の他方の電極とは電気的に接続された半導体装置である。
領域と、チャネル形成領域を挟むように設けられた不純物領域と、チャネル形成領域上の
第1のゲート絶縁層と、第1のゲート絶縁層上の第1のゲート電極と、不純物領域と電気
的に接続する第1のソース電極および第1のドレイン電極と、を有する。
極と、第2のゲート電極上の第2のゲート絶縁層と、第2のゲート絶縁層上の酸化物半導
体層と、酸化物半導体層と電気的に接続する第2のソース電極および第2のドレイン電極
と、を有する。
ル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、チャネル形成領
域上の第3のゲート絶縁層と、第3のゲート絶縁層上の第3のゲート電極と、不純物領域
と電気的に接続する第3のソース電極及び第3のドレイン電極と、を有する。
好適である。特に、半導体材料はシリコンとするのが好適である。また、半導体材料を含
む基板としてSOI基板を用いても良い。
含むことが好適である。特に、酸化物半導体層は、In2Ga2ZnO7の結晶を含むこ
とが好適である。さらに、酸化物半導体層の水素濃度は5×1019atoms/cm3
以下とすることが好適である。また、第2のトランジスタのオフ電流は1×10-13A
以下とすることが好適である。
られた構成とすることができる。
または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上の第1の
ゲート電極」の表現であれば、ゲート絶縁層と第1のゲート電極との間に他の構成要素を
含むものを除外しない。また、「上」「下」という用語は説明の便宜のために用いる表現
に過ぎず、特に言及する場合を除き、その上下を入れ替えたものも含む。
に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあ
り、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極
」や「配線」が一体となって形成されている場合なども含む。
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いること
ができるものとする。
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
ンジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機
能を有する素子などが含まれる。
いうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設
けられた構成の基板をも含む概念として用いる。つまり、「SOI基板」が有する半導体
層は、シリコン半導体層に限定されない。また、「SOI基板」における基板は、シリコ
ンウェハなどの半導体基板に限らず、ガラス基板や石英基板、サファイア基板、金属基板
などの非半導体基板をも含む。つまり、導体基板や絶縁体基板上に半導体材料からなる層
を有するものも、広く「SOI基板」に含まれる。さらに、本明細書等において、「半導
体基板」は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般
を示すものとする。つまり、本明細書等においては「SOI基板」も広く「半導体基板」
に含まれる。
導体材料であればどのような半導体材料であっても良い。例えば、シリコン、ゲルマニウ
ム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、等がある。他に、有機半導体
材料などを用いることもできる。なお、半導体装置などを構成する材料について特に言及
しない場合は、酸化物半導体材料または酸化物半導体以外の半導体材料のどちらを用いて
もよい。
ンジスタを有し、上部にはチャネル形成領域に酸化物半導体を用いたトランジスタを有す
る半導体装置が提供される。
より極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動
作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となる
ため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても
、長期にわたって記憶内容を保持することが可能である。
不揮発性メモリのように浮遊ゲートへの電子の注入と引き抜きを行う必要がないため、ゲ
ート絶縁層の劣化といった劣化が全く生じることがない。すなわち、本実施形態に係る半
導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、
信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。また、情報を書き換える際
、前の情報を消去するための動作が不要であるというメリットもある。
れを用いることにより、記憶内容の読み出しを高速に行うことが可能である。
可能である。
ランジスタとを一体に備えることで、これまでにない特徴を有する半導体装置を実現する
ことができる。
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。
際の位置、大きさ、範囲などを表していない場合がある。よって、必ずしも、図面等に開
示された位置、大きさ、範囲などに限定されない。
を避けるために付すものであり、数的に限定するものではないことを付記する。
本実施の形態では、開示する発明の一態様に係る半導体装置の構成および作製方法につい
て、図1乃至図15を参照して説明する。
図1には、半導体装置の回路構成の一例を示す。当該半導体装置は、酸化物半導体以外の
材料を用いたトランジスタ160と酸化物半導体を用いたトランジスタ162によって構
成される。なお、図1において、トランジスタ162は、酸化物半導体を用いたことを明
示するために、OSの符号を合わせて付している。
レイン電極の一方とは、電気的に接続されている。また、第1の配線(1st Line
:ソース線とも呼ぶ)とトランジスタ160のソース電極とは、電気的に接続され、第2
の配線(2nd Line:ビット線とも呼ぶ)とトランジスタ160のドレイン電極と
は、電気的に接続されている。そして、第3の配線(3rd Line:第1信号線とも
呼ぶ)とトランジスタ162のソース電極またはドレイン電極の他方とは、電気的に接続
され、第4の配線(4th Line:第2信号線とも呼ぶ)と、トランジスタ162の
ゲート電極とは、電気的に接続されている。
れを用いることにより、記憶内容の読み出しなどを高速に行うことが可能である。また、
酸化物半導体を用いたトランジスタ162は、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ162をオフ状態とすることで、トランジスタ160の
ゲート電極の電位を極めて長時間にわたって保持することが可能である。
のように、情報の書き込み、保持、読み出しが可能である。
ランジスタ162がオン状態となる電位として、トランジスタ162をオン状態とする。
これにより、第3の配線の電位が、トランジスタ160のゲート電極に与えられる(書き
込み)。その後、第4の配線の電位を、トランジスタ162がオフ状態となる電位として
、トランジスタ162をオフ状態とすることにより、トランジスタ160のゲート電極の
電位が保持される(保持)。
電位は長時間にわたって保持される。例えば、トランジスタ160のゲート電極の電位が
トランジスタ160をオン状態とする電位であれば、トランジスタ160のオン状態が長
時間にわたって保持されることになる。また、トランジスタ160のゲート電極の電位が
トランジスタ160をオフ状態とする電位であれば、トランジスタ160のオフ状態が長
時間にわたって保持される。
またはオフ状態が保持された状態において、第1の配線に所定の電位(低電位)が与えら
れると、トランジスタ160のオン状態またはオフ状態に応じて、第2の配線の電位は異
なる値をとる。例えば、トランジスタ160がオン状態の場合には、第1の配線の電位の
影響を受けて、第2の配線の電位が低下することになる。逆に、トランジスタ160がオ
フ状態の場合には、第2の配線の電位は変化しない。
比較することで、情報を読み出すことができる。
保持と同様に行われる。つまり、第4の配線の電位を、トランジスタ162がオン状態と
なる電位として、トランジスタ162をオン状態とする。これにより、第3の配線の電位
(新たな情報に係る電位)が、トランジスタ160のゲート電極に与えられる。その後、
第4の配線の電位を、トランジスタ162がオフ状態となる電位として、トランジスタ1
62をオフ状態とすることにより、新たな情報が保持された状態となる。
情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされ
る消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。
つまり、半導体装置の高速動作が実現される。
)を用いる場合についてのものであるが、n型トランジスタに代えて、正孔をキャリアと
するp型トランジスタを用いることができるのはいうまでもない。
160のゲート電極に、容量素子などを付加しても良いことはいうまでもない。
図2は、上記半導体装置の構成の一例である。図2(A)には、半導体装置の断面を、図
2(B)には、半導体装置の平面を、それぞれ示す。ここで、図2(A)は、図2(B)
の線A1-A2および線B1-B2における断面に相当する。図2(A)および図2(B
)に示される半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ160
を有し、上部に酸化物半導体を用いたトランジスタ162を有するものである。なお、ト
ランジスタ160およびトランジスタ162は、いずれもn型トランジスタとして説明す
るが、p型トランジスタを採用しても良い。特に、トランジスタ160は、p型とするこ
とが可能である。
6と、チャネル形成領域116を挟むように設けられた不純物領域114および高濃度不
純物領域120(これらをあわせて単に不純物領域とも呼ぶ)と、チャネル形成領域11
6上に設けられたゲート絶縁層108aと、ゲート絶縁層108a上に設けられたゲート
電極110aと、チャネル形成領域116の一方の側に設けられた不純物領域114と電
気的に接続するソース電極またはドレイン電極130aと、チャネル形成領域116の他
方の側に設けられた不純物領域114と電気的に接続するソース電極またはドレイン電極
130bを有する。。
また、基板100に、平面的に見てサイドウォール絶縁層118を挟むように設けられた
、高濃度不純物領域120を有し、高濃度不純物領域120上には金属化合物領域124
が存在する。また、基板100上にはp型トランジスタ160を囲むように素子分離絶縁
層106が設けられており、p型トランジスタ160を覆うように、層間絶縁層126お
よび層間絶縁層128が設けられている。層間絶縁層126および層間絶縁層128に形
成された開口を通じて、ソース電極またはドレイン電極130aは、チャネル形成領域1
16の一方の側に設けられた金属化合物領域124と電気的に接続され、ソース電極また
はドレイン電極130bは、チャネル形成領域116の他方の側に設けられた金属化合物
領域124と電気的に接続されている。つまり、ソース電極またはドレイン電極130a
は、チャネル形成領域116の一方の側に設けられた金属化合物領域124を介してチャ
ネル形成領域116の一方の側に設けられた高濃度不純物領域120およびチャネル形成
領域116の一方の側に設けられた不純物領域114と電気的に接続され、ソース電極ま
たはドレイン電極130bは、チャネル形成領域116の他方の側に設けられた金属化合
物領域124を介してチャネル形成領域116の他方の側に設けられた高濃度不純物領域
120およびチャネル形成領域116の他方の側に設けられた不純物領域114と電気的
に接続されている。また、ゲート電極110aには、ソース電極またはドレイン電極13
0aやソース電極またはドレイン電極130bと同様に設けられた電極130cが電気的
に接続されている。
電極136d上に設けられたゲート絶縁層138と、ゲート絶縁層138上に設けられた
酸化物半導体層140と、酸化物半導体層140上に設けられ、酸化物半導体層140と
電気的に接続されているソース電極またはドレイン電極142a、ソース電極またはドレ
イン電極142bと、を有する。
込まれるように設けられている。また、ゲート電極136dと同様に、ソース電極または
ドレイン電極130aに接して電極136aが、ソース電極またはドレイン電極130b
に接して電極136bが、電極130cに接して電極136cが、それぞれ形成されてい
る。
絶縁層144が設けられており、保護絶縁層144上には層間絶縁層146が設けられて
いる。ここで、保護絶縁層144および層間絶縁層146には、ソース電極またはドレイ
ン電極142a、ソース電極またはドレイン電極142bにまで達する開口が設けられて
おり、当該開口を通じて、電極150d、電極150eが、ソース電極またはドレイン電
極142a、ソース電極またはドレイン電極142bに接して形成されている。また、電
極150d、電極150eと同様に、ゲート絶縁層138、保護絶縁層144、層間絶縁
層146に設けられた開口を通じて、電極136a、電極136b、電極136cに接す
る電極150a、電極150b、電極150cが形成されている。
るものであることが望ましい。具体的には、酸化物半導体層140の水素濃度は5×10
19atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望
ましくは5×1017atoms/cm3以下とする。また、十分な酸素を含有すること
により、酸素欠乏に起因する欠陥が低減されたものであることが望ましい。水素濃度が十
分に低減されて高純度化され、酸素欠乏に起因する欠陥が低減された酸化物半導体層14
0では、キャリア濃度が1×1012/cm3以下、望ましくは、1×1011/cm3
以下となる。このように、i型化(真性化)または実質的にi型化された酸化物半導体を
用いることで、極めて優れたオフ電流特性のトランジスタ162を得ることができる。例
えば、ドレイン電圧Vdが+1Vまたは+10Vの場合であって、ゲート電圧Vgが-5
Vから-20Vの範囲では、オフ電流は1×10-13A以下である。このように、水素
濃度が十分に低減されて高純度化され、酸素欠乏に起因する欠陥が低減された酸化物半導
体層140を適用し、トランジスタ162のオフ電流を低減することにより、新たな構成
の半導体装置を実現することができる。なお、上述の酸化物半導体層140中の水素濃度
は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spe
ctroscopy)で測定したものである。
込まれるように、電極154a、電極154b、電極154c、電極154dが設けられ
ている。ここで、電極154aは電極150aと接しており、電極154bは電極150
bと接しており、電極154cは電極150cおよび電極150dと接しており、電極1
54dは電極150eと接している。
トランジスタ162のソース電極またはドレイン電極142aとが、電極130c、電極
136c、電極150c、電極154cおよび電極150dを介して電気的に接続されて
いる。
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のト
ランジスタ160の作製方法について図3を参照して説明し、その後、上部のトランジス
タ162の作製方法について図4および図5を参照して説明する。
まず、半導体材料を含む基板100を用意する(図3(A)参照)。半導体材料を含む基
板100としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板
、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することができ
る。ここでは、半導体材料を含む基板100として、単結晶シリコン基板を用いる場合の
一例について示すものとする。なお、一般に「SOI基板」は、絶縁表面上にシリコン半
導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン
以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。つまり
、「SOI基板」が有する半導体層は、シリコン半導体層に限定されない。また、SOI
基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のも
のが含まれるものとする。
る(図3(A)参照)。保護層102としては、例えば、酸化シリコンや窒化シリコン、
窒化酸化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後
において、トランジスタのしきい値電圧を制御するために、n型の導電性を付与する不純
物元素やp型の導電性を付与する不純物元素を基板100に添加してもよい。半導体がシ
リコンの場合、n型の導電性を付与する不純物としては、例えば、リンや砒素などを用い
ることができる。また、p型の導電性を付与する不純物としては、例えば、硼素、アルミ
ニウム、ガリウムなどを用いることができる。
ない領域(露出している領域)の基板100の一部を除去する。これにより分離された半
導体領域104が形成される(図3(B)参照)。当該エッチングには、ドライエッチン
グを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエ
ッチング液については被エッチング材料に応じて適宜選択することができる。
の絶縁層を選択的に除去することで、素子分離絶縁層106を形成する(図3(B)参照
)。当該絶縁層は、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて形成さ
れる。絶縁層の除去方法としては、CMPなどの研磨処理やエッチングなどがあるが、そ
のいずれを用いても良い。なお、半導体領域104の形成後、または、素子分離絶縁層1
06の形成後には、上記保護層102を除去する。
る。
られる酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニ
ウム、酸化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高密度プ
ラズマ処理や熱酸化処理によって、半導体領域104の表面を酸化、窒化することにより
、上記絶縁層を形成してもよい。高密度プラズマ処理は、例えば、He、Ar、Kr、X
eなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などを組み合わせた混合ガ
スを用いて行うことができる。また、絶縁層の厚さは特に限定されないが、例えば、1n
m以上100nm以下とすることができる。
を用いて形成することができる。また、導電材料を含む多結晶シリコンなどの半導体材料
を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、C
VD法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。
なお、本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例に
ついて示すものとする。
a、ゲート電極110aを形成する(図3(C)参照)。
半導体領域104にリン(P)やヒ素(As)などを添加して、浅い接合深さの不純物領
域114を形成する(図3(C)参照)。なお、ここではn型トランジスタを形成するた
めにリンやヒ素を添加しているが、p型トランジスタを形成する場合には、硼素(B)や
アルミニウム(Al)などの不純物元素を添加すればよい。なお、不純物領域114の形
成により、半導体領域104のゲート絶縁層108a下部には、チャネル形成領域116
が形成される(図3(C)参照)。ここで、添加する不純物の濃度は適宜設定することが
できるが、半導体素子が高度に微細化される場合には、その濃度を高くすることが望まし
い。また、ここでは、絶縁層112を形成した後に不純物領域114を形成する工程を採
用しているが、不純物領域114を形成した後に絶縁層112を形成する工程としても良
い。
層118は、絶縁層112を覆うように絶縁層を形成した後に、当該絶縁層に異方性の高
いエッチングを適用することで、自己整合的に形成することができる。また、この際に、
絶縁層112を部分的にエッチングして、ゲート電極110aの上面と、不純物領域11
4の上面を露出させると良い。
うに、絶縁層を形成する。そして、不純物領域114と接する領域に、リン(P)やヒ素
(As)などを添加して、高濃度不純物領域120を形成する(図3(E)参照)。その
後、上記絶縁層を除去し、ゲート電極110a、サイドウォール絶縁層118、高濃度不
純物領域120等を覆うように金属層122を形成する(図3(E)参照)。当該金属層
122は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて
形成することができる。金属層122は、半導体領域104を構成する半導体材料と反応
して低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。このような金
属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金
等がある。
濃度不純物領域120に接する金属化合物領域124が形成される(図3(F)参照)。
なお、ゲート電極110aとして多結晶シリコンなどを用いる場合には、ゲート電極11
0aの金属層122と接触する部分にも、金属化合物領域が形成されることになる。
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理が実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域124は、金属材料と半導体材料との反応により形
成されるものであり、十分に導電性が高められた領域である。当該金属化合物領域124
を形成することで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお
、金属化合物領域124を形成した後には、金属層122は除去する。
128を形成する(図3(G)参照)。層間絶縁層126や層間絶縁層128は、酸化シ
リコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タ
ンタル等の無機絶縁材料を含む材料を用いて形成することができる。また、ポリイミド、
アクリル等の有機絶縁材料を用いて形成することも可能である。なお、ここでは、層間絶
縁層126と層間絶縁層128の二層構造としているが、層間絶縁層の構成はこれに限定
されない。層間絶縁層128の形成後には、その表面を、CMPやエッチングなどによっ
て平坦化しておくことが望ましい。
に、ソース電極またはドレイン電極130a、ソース電極またはドレイン電極130bを
形成する(図3(H)参照)。ソース電極またはドレイン電極130aやソース電極また
はドレイン電極130bは、例えば、開口を含む領域にPVD法やCVD法などを用いて
導電層を形成した後、エッチングやCMPといった方法を用いて、上記導電層の一部を除
去することにより形成することができる。
またはドレイン電極130bを形成する際には、その表面が平坦になるように加工するこ
とが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く形成した後に、
開口に埋め込むようにタングステン膜を形成する場合には、その後のCMPによって、不
要なタングステン膜、チタン膜、窒化チタン膜などを除去すると共に、その表面の平坦性
を向上させることができる。このように、ソース電極またはドレイン電極130a、ソー
ス電極またはドレイン電極130bを含む表面を平坦化することにより、後の工程におい
て、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
aやソース電極またはドレイン電極130bのみを示しているが、この工程において、ゲ
ート電極110aと接触する電極(例えば、図2(A)における電極130c)などをあ
わせて形成することができる。ソース電極またはドレイン電極130a、ソース電極また
はドレイン電極130bとして用いることができる材料について特に限定はなく、各種導
電材料を用いることができる。例えば、モリブデン、チタン、クロム、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料を用いることがで
きる。
お、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造と
して、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、高
度に集積化した半導体装置を提供することができる。
次に、図4および図5を用いて、層間絶縁層128上にトランジスタ162を作製する工
程について説明する。なお、図4および図5は、層間絶縁層128上の各種電極や、トラ
ンジスタ162などの作製工程を示すものであるから、トランジスタ162の下部に存在
するトランジスタ160等については省略している。
レイン電極130b、電極130c上に絶縁層132を形成する(図4(A)参照)。絶
縁層132はPVD法やCVD法などを用いて形成することができる。また、酸化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタ
ル等の無機絶縁材料を含む材料を用いて形成することができる。
ドレイン電極130b、および、電極130cにまで達する開口を形成する。この際、後
にゲート電極136dが形成される領域にも併せて開口を形成する。そして、上記開口に
埋め込むように、導電層134を形成する(図4(B)参照)。上記開口はマスクを用い
たエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた
露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチ
ング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッ
チングを用いることが好適である。導電層134の形成は、PVD法やCVD法などの成
膜法を用いて行うことができる。導電層134の形成に用いることができる材料としては
、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム
、スカンジウムなどの導電性材料や、これらの合金、化合物(例えば窒化物)などが挙げ
られる。
D法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形
成する方法を適用することができる。ここで、PVD法により形成されるチタン膜は、界
面の酸化膜を還元し、下部電極(ここではソース電極またはドレイン電極130a、ソー
ス電極またはドレイン電極130b、電極130cなど)との接触抵抗を低減させる機能
を有する。また、その後に形成される窒化チタン膜は、導電性材料の拡散を抑制するバリ
ア機能を備える。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ
法により銅膜を形成してもよい。
の一部を除去し、絶縁層132を露出させて、電極136a、電極136b、電極136
c、ゲート電極136dを形成する(図4(C)参照)。なお、上記導電層134の一部
を除去して電極136a、電極136b、電極136c、ゲート電極136dを形成する
際には、表面が平坦になるように加工することが望ましい。このように、絶縁層132、
電極136a、電極136b、電極136c、ゲート電極136dの表面を平坦化するこ
とにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成すること
が可能となる。
を覆うように、ゲート絶縁層138を形成する(図4(D)参照)。ゲート絶縁層138
は、CVD法やスパッタリング法等を用いて形成することができる。また、ゲート絶縁層
138は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化
ハフニウム、酸化タンタルなどを含むように形成するのが好適である。なお、ゲート絶縁
層138は、単層構造としても良いし、積層構造としても良い。例えば、原料ガスとして
、シラン(SiH4)、酸素、窒素を用いたプラズマCVD法により、酸化窒化珪素でな
るゲート絶縁層138を形成することができる。ゲート絶縁層138の厚さは特に限定さ
れないが、例えば、10nm以上500nm以下とすることができる。積層構造の場合は
、例えば、膜厚50nm以上200nm以下の第1のゲート絶縁層と、第1のゲート絶縁
層上の膜厚5nm以上300nm以下の第2のゲート絶縁層の積層とすると好適である。
純度化された酸化物半導体)は、界面準位や界面電荷に対して極めて敏感であるため、こ
のような酸化物半導体を酸化物半導体層に用いる場合には、ゲート絶縁層との界面は重要
である。つまり、高純度化された酸化物半導体層に接するゲート絶縁層138には、高品
質化が要求されることになる。
高い高品質なゲート絶縁層138を形成できる点で好適である。高純度化された酸化物半
導体層と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良
好なものとすることができるからである。
酸化物半導体層を用いる場合であっても、スパッタリング法やプラズマCVD法など他の
方法を適用することができる。また、形成後の熱処理によって、膜質や界面特性が改質さ
れる絶縁層を適用しても良い。いずれにしても、ゲート絶縁層138としての膜質が良好
であると共に、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるもの
を形成すれば良い。
レス試験(BT試験)においては、不純物が酸化物半導体に添加されていると、不純物と
酸化物半導体の主成分との結合が、強電界(B:バイアス)と高温(T:温度)により切
断され、生成された未結合手がしきい値電圧(Vth)のドリフトを誘発することとなる
。
ート絶縁層との界面特性を良好にすることにより、BT試験に対しても安定なトランジス
タを得ることが可能である。
などの方法によって該酸化物半導体層を加工して、島状の酸化物半導体層140を形成す
る(図4(E)参照)。
系金属酸化物であるIn-Ga-Zn-O、In-Sn-Zn-O、In-Al-Zn-
O、Sn-Ga-Zn-O、Al-Ga-Zn-O、Sn-Al-Zn-Oや、二元系金
属酸化物であるIn-Zn-O、Sn-Zn-O、Al-Zn-O、Zn-Mg-O、S
n-Mg-O、In-Mg-Oや、単元系金属酸化物であるIn-O、Sn-O、Zn-
Oなどを用いた酸化物半導体層を適用することができる。また、上記酸化物半導体材料に
SiO2を含ませても良い。
ことができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の
金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及び
Coなどがある。InMO3(ZnO)m(m>0)で表記される構造の酸化物半導体膜
のうち、MとしてGaを含む構造の酸化物半導体を、In-Ga-Zn-O系酸化物半導
体と呼び、その薄膜をIn-Ga-Zn-O系酸化物半導体膜(In-Ga-Zn-O系
非晶質膜)などと呼ぶこととする。
ターゲットを用いて、非晶質の酸化物半導体層をスパッタ法により形成することとする。
なお、非晶質の酸化物半導体層中にシリコンを添加することで、その結晶化を抑制するこ
とができるから、例えば、SiO2を2重量%以上10重量%以下含むターゲットを用い
て酸化物半導体層を形成しても良い。
亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、In、Ga、
およびZnを含む酸化物半導体成膜用ターゲット(組成比として、In2O3:Ga2O
3:ZnO=1:1:1[mol数比])などを用いることもできる。また、In、Ga
、およびZnを含む酸化物半導体成膜用ターゲットとして、In2O3:Ga2O3:Z
nO=1:1:2[mol数比]、またはIn2O3:Ga2O3:ZnO=1:1:4
[mol数比]の組成比を有するターゲットなどを用いても良い。酸化物半導体成膜用タ
ーゲットの充填率は90%以上100%以下、好ましくは95%以上(例えば99.9%
)である。充填率の高い酸化物半導体成膜用ターゲットを用いることにより、緻密な酸化
物半導体層が形成される。
たは、希ガス(代表的にはアルゴン)と酸素との混合雰囲気とするのが好適である。具体
的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度数ppm程度(望ま
しくは濃度数ppb程度)にまで除去された高純度ガスを用いるのが好適である。
度を100℃以上600℃以下好ましくは200℃以上400℃以下とする。基板を加熱
しながら酸化物半導体層を形成することにより、酸化物半導体層に含まれる不純物濃度を
低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理室
内の残留水分を除去しつつ水素および水が除去されたスパッタガスを導入し、金属酸化物
をターゲットとして酸化物半導体層を形成する。処理室内の残留水分を除去するためには
、吸着型の真空ポンプを用いるのが好適である。例えば、クライオポンプ、イオンポンプ
、チタンサブリメーションポンプを用いることができる。また、排気手段としては、ター
ボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気
した成膜室は、例えば、水素原子、水(H2O)など水素原子を含む化合物(より好まし
くは炭素原子を含む化合物も)等が排気されるため、当該成膜室で形成した酸化物半導体
層に含まれる不純物の濃度を低減できる。
Pa、直流(DC)電力が0.5kW、雰囲気が酸素(酸素流量比率100%)雰囲気、
といった条件を適用することができる。なお、パルス直流(DC)電源を用いると、成膜
時に発生する粉状物質(パーティクル、ゴミともいう)が軽減でき、膜厚分布も均一とな
るため、好適である。酸化物半導体層の厚さは、2nm以上200nm以下、好ましくは
5nm以上30nm以下とする。なお、適用する酸化物半導体材料により適切な厚さは異
なるから、その厚さは用いる材料に応じて適宜選択すればよい。
ズマを発生させる逆スパッタを行い、ゲート絶縁層138の表面に付着しているゴミを除
去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタ
ターゲットにイオンを衝突させるところ、逆に、処理表面にイオンを衝突させることによ
ってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては
、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成す
る方法などがある。なお、アルゴン雰囲気に代えて窒素雰囲気、ヘリウム雰囲気、または
酸素雰囲気などを用いても良い。
を用いても良い。もちろん、両方を組み合わせて用いることもできる。所望の形状にエッ
チングできるよう、材料に合わせてエッチング条件(エッチングガスやエッチング液、エ
ッチング時間、温度等)を適宜設定する。
例えば塩素(Cl2)、塩化硼素(BCl3)、塩化珪素(SiCl4)、四塩化炭素(
CCl4)など)などがある。また、フッ素を含むガス(フッ素系ガス、例えば四弗化炭
素(CF4)、六弗化硫黄(SF6)、三弗化窒素(NF3)、トリフルオロメタン(C
HF3)など)、臭化水素(HBr)、酸素(O2)、これらのガスにヘリウム(He)
やアルゴン(Ar)などの希ガスを添加したガス、などを用いても良い。
ing)法や、ICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いることができる。所望の形状にエッチングできるよ
うに、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される
電力量、基板側の電極温度等)は適宜設定する。
ンモニア過水(31重量%過酸化水素水:28重量%アンモニア水:水=5:2:2)な
どを用いることができる。また、ITO07N(関東化学社製)などのエッチング液を用
いてもよい。
て酸化物半導体層の脱水化または脱水素化を行うことができる。第1の熱処理の温度は、
300℃以上750℃以下、好ましくは400℃以上基板の歪み点未満とする。例えば、
抵抗発熱体などを用いた電気炉に基板を導入し、酸化物半導体層140に対して窒素雰囲
気下450℃において1時間の熱処理を行う。この間、酸化物半導体層140は、大気に
触れないようにし、水や水素の再混入が行われないようにする。
熱輻射によって、被処理物を加熱する装置であっても良い。例えば、LRTA(Lamp
Rapid Thermal Anneal)装置、GRTA(Gas Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal Ann
eal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置で
ある。GRTA装置は、高温のガスを用いて熱処理を行う装置である。気体としては、ア
ルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性
気体が用いられる。
を投入し、数分間加熱した後、当該不活性ガス中から基板を取り出すGRTA処理を行っ
てもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。また、短時間の
熱処理であるため、基板の歪み点を超える温度条件であっても適用が可能となる。
とする雰囲気であって、水、水素などが含まれない雰囲気で行うことが望ましい。例えば
、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、
6N(99.9999%)以上、好ましくは7N(99.99999%)以上(すなわち
、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
し、微結晶または多結晶となる場合もある。例えば、結晶化率が90%以上、または80
%以上の微結晶の酸化物半導体層となる場合もある。また、第1の熱処理の条件、または
酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層となる場
合もある。
20nm以下代表的には2nm以上4nm以下)が混在する酸化物半導体層となる場合も
ある。
ことも可能である。例えば、In-Ga-Zn-O系の酸化物半導体成膜用ターゲットを
用いて酸化物半導体層を形成する場合には、電気的異方性を有するIn2Ga2ZnO7
の結晶粒が配向した結晶部を形成することで、酸化物半導体層の電気的特性を変化させる
ことができる。
方向をとるように配向させることで、酸化物半導体層の表面に平行な方向の導電性を向上
させ、酸化物半導体層の表面に垂直な方向の絶縁性を向上させることができる。また、こ
のような結晶部は、酸化物半導体層中への水や水素などの不純物の侵入を抑制する機能を
有する。
面加熱によって形成することができる。また、Znの含有量がInまたはGaの含有量よ
り小さいスパッタターゲットを用いることで、より好適に形成することが可能である。
前の酸化物半導体層に行うこともできる。その場合には、第1の熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行うことになる。
から、脱水化処理、脱水素化処理などと呼ぶこともできる。このような脱水化処理、脱水
素化処理は、酸化物半導体層の形成後、酸化物半導体層140上にソース電極またはドレ
イン電極を積層させた後、ソース電極またはドレイン電極上に保護絶縁層を形成した後、
などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素
化処理は、一回に限らず複数回行っても良い。
ソース電極またはドレイン電極142bを形成する(図4(F)参照)。ソース電極また
はドレイン電極142a、ソース電極またはドレイン電極142bは、酸化物半導体層1
40を覆うように導電層を形成した後、当該導電層を選択的にエッチングすることにより
形成することができる。
いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、
タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分
とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウ
ム、トリウムから選択されたいずれか一または複数の元素を成分とする材料を用いてもよ
い。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネ
オジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた材料を用いても
よい。
化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化インジ
ウム酸化スズ合金(In2O3-SnO2、ITOと略記する場合がある)、酸化インジ
ウム酸化亜鉛合金(In2O3-ZnO)または前記金属酸化物材料にシリコン若しくは
酸化シリコンを含ませたものを用いることができる。
コンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された2層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された3層構造などが挙げられる。
レーザ光を用いるのが好適である。
のソース電極またはドレイン電極142aの下端部と、酸化物半導体層140上のソース
電極またはドレイン電極142bの下端部との間隔によって決定される。なお、チャネル
長(L)が25nm未満のパターンの露光を行う場合には、数nm~数10nmと極めて
波長が短い超紫外線(Extreme Ultraviolet)を用いてマスク形成の
露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成
されるトランジスタのチャネル長(L)を10nm以上1000nm以下とすることも可
能であり、回路の動作速度を高速化できる。さらにオフ電流値が極めて小さいため、消費
電力が大きくならずに済む。
ぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング条件によ
っては、当該工程において、酸化物半導体層140の一部がエッチングされ、溝部(凹部
)を有する酸化物半導体層となることもある。
導体層140とソース電極またはドレイン電極142bの間には、酸化物導電層を形成し
てもよい。酸化物導電層と、ソース電極またはドレイン電極142aやソース電極または
ドレイン電極142bを形成するための導電層は、連続して形成すること(連続成膜)が
可能である。酸化物導電層はソース領域またはドレイン領域として機能しうる。このよう
な酸化物導電層を設けることで、ソース領域またはドレイン領域の低抵抗化を図ることが
できるため、トランジスタの高速動作が実現される。
マスクである多階調マスクによってレジストマスクを形成し、これを用いてエッチング工
程を行ってもよい。多階調マスクを用いて形成したレジストマスクは、複数の厚みを有す
る形状(階段状)となり、アッシングによりさらに形状を変形させることができるため、
異なるパターンに加工する複数のエッチング工程に用いることができる。つまり、一枚の
多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマス
クを形成することができる。よって、露光マスク数を削減することができ、対応するフォ
トリソグラフィ工程も削減できるため、工程の簡略化が図れる。
を行うのが好ましい。当該プラズマ処理によって、露出している酸化物半導体層の表面に
付着した水などが除去される。また、酸素とアルゴンの混合ガスなど、酸素を含有するガ
スを用いたプラズマ処理を行ってもよい。これによって酸化物半導体層に酸素を供給し、
酸素欠乏に起因する欠陥を低減することが可能である。
4を形成する(図4(G)参照)。
せない方法を適宜用いて形成することができる。また、その厚さは、1nm以上とする。
保護絶縁層144に用いることができる材料としては、酸化珪素、窒化珪素、酸化窒化珪
素、窒化酸化珪素などがある。また、その構造は、単層構造としても良いし、積層構造と
しても良い。保護絶縁層144を形成する際の基板温度は、室温以上300℃以下とする
のが好ましく、雰囲気は、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲気、または希
ガス(代表的にはアルゴン)と酸素の混合雰囲気とするのが好適である。
る酸化物半導体層中の酸素の引き抜き、などが生じ、酸化物半導体層のバックチャネル側
が低抵抗化してしまい、寄生チャネルが形成されるおそれがある。よって、保護絶縁層1
44はできるだけ水素を含まないように、形成方法においては水素を用いないことが重要
である。
化物半導体層140および保護絶縁層144に水素、水酸基または水分が含まれないよう
にするためである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いるのが好
適である。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H2
O)など水素原子を含む化合物等が除去されているため、当該成膜室で形成した保護絶縁
層144に含まれる不純物の濃度を低減できる。
水素化物などの不純物が、濃度数ppm程度(望ましくは、濃度数ppb程度)にまで除
去された高純度ガスを用いるのが好適である。
0℃以上400℃以下、例えば250℃以上350℃以下)を行うのが望ましい。例えば
、窒素雰囲気下で250℃、1時間の第2の熱処理を行う。第2の熱処理を行うと、トラ
ンジスタの電気的特性のばらつきを低減することができる。また、第2の熱処理によって
、酸化物半導体層に酸素を供給することが可能である。
よい。この熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100℃以
上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえし
て行ってもよい。また、この熱処理を、保護絶縁層の形成前に、減圧下で行ってもよい。
減圧下で熱処理を行うと、加熱時間を短縮することができる。なお、当該熱処理は、上記
第2の熱処理に代えて行っても良いし、第2の熱処理の前後などに行っても良い。
縁層146はPVD法やCVD法などを用いて形成することができる。また、酸化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタ
ル等の無機絶縁材料を含む材料を用いて形成することができる。層間絶縁層146の形成
後には、その表面を、CMPやエッチングなどの方法によって平坦化しておくことが望ま
しい。
36a、電極136b、電極136c、ソース電極またはドレイン電極142a、ソース
電極またはドレイン電極142bにまで達する開口を形成し、当該開口に埋め込むように
導電層148を形成する(図5(B)参照)。上記開口はマスクを用いたエッチングなど
の方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法に
よって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッ
チングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いるこ
とが好適である。導電層148の形成は、PVD法やCVD法などの成膜法を用いて行う
ことができる。導電層148の形成に用いることができる材料としては、モリブデン、チ
タン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムな
どの導電性材料や、これらの合金、化合物(例えば窒化物)などが挙げられる。
により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成す
る方法を適用することができる。ここで、PVD法により形成されるチタン膜は、界面の
酸化膜を還元し、下部電極(ここでは、電極136a、電極136b、電極136c、ソ
ース電極またはドレイン電極142a、ソース電極またはドレイン電極142bなど)と
の接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタンは、導電性
材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア
膜を形成した後に、メッキ法により銅膜を形成してもよい。
の一部を除去し、層間絶縁層146を露出させて、電極150a、電極150b、電極1
50c、電極150d、電極150eを形成する(図5(C)参照)。なお、上記導電層
148の一部を除去して電極150a、電極150b、電極150c、電極150d、電
極150eを形成する際には、表面が平坦になるように加工することが望ましい。このよ
うに、層間絶縁層146、電極150a、電極150b、電極150c、電極150d、
電極150eの表面を平坦化することにより、後の工程において、良好な電極、配線、絶
縁層、半導体層などを形成することが可能となる。
50c、電極150d、電極150eにまで達する開口を形成し、当該開口に埋め込むよ
うに導電層を形成した後、エッチングやCMPなどの方法を用いて導電層の一部を除去し
、絶縁層152を露出させて、電極154a、電極154b、電極154c、電極154
dを形成する(図5(D)参照)。当該工程は、電極150a等を形成する場合と同様で
あるから、詳細は省略する。
度は5×1019/cm3以下となり、また、トランジスタ162のオフ電流は1×10
-13A以下となる。このような、水素濃度が十分に低減されて高純度化され、酸素欠乏
に起因する欠陥が低減された酸化物半導体層140を適用することで、優れた特性のトラ
ンジスタ162を得ることができる。また、下部に酸化物半導体以外の材料を用いたトラ
ンジスタ160を有し、上部に酸化物半導体を用いたトランジスタ162を有する優れた
特性の半導体装置を作製することができる。
究は多くなされているが、これらの研究は、エネルギーギャップ中の局在準位そのものを
十分に減らすという思想を含まない。開示する発明の一態様では、局在準位の原因である
水や水素を酸化物半導体中より除去することで、高純度化した酸化物半導体を作製する。
これは、局在準位そのものを十分に減らすという思想に立脚するものである。そして、こ
れによって極めて優れた工業製品の製造を可能とするものである。
ため、酸素欠乏により発生する金属の未結合手に対して酸素を供給し、酸素欠陥による局
在準位を減少させることにより、酸化物半導体をさらに高純度化(i型化)するのは好適
である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、200℃~
400℃、代表的には250℃程度の温度条件での熱処理を行うことで、当該酸化膜から
酸化物半導体中へ酸素を供給して、酸素欠陥による局在準位を減少させることが可能であ
る。また、第2の熱処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。第2
の熱処理に続けて、酸素雰囲気、または水素や水を十分に除去した雰囲気における降温過
程を経ることで、酸化物半導体中に酸素を供給することも可能である。
や、酸素欠損による深い準位、などに起因するものと考えられる。これらの欠陥を無くす
ために、水素を徹底的に除去し、酸素を十分に供給するという技術思想は正しいものであ
ろう。
は十分小さい。
5~3.15eVである酸化物半導体の真性キャリア密度は1×10-7/cm3となり
、真性キャリア密度が1.45×1010/cm3であるシリコンと比べてはるかに小さ
い。
Gate Field Effect Transistor)におけるオフ状態での
リーク電流は常温において100aA/μm以下、好ましくは10aA/μm以下、さら
に好ましくは1aA/μm以下を実現することができる。なお、ここで1aA/μmとい
う表記は、トランジスタのチャネル幅1μm当たり1aA(1×10-18A)の電流が
流れることを示す。
26eV)、GaN(3.42eV)などが知られており、同様なトランジスタ特性が得
られることが期待される。しかし、これらの半導体材料は1500℃以上のプロセス温度
を経由するため、薄膜化は実質的に不可能である。また、シリコン集積回路の上に三次元
の積層化をしようとしても、プロセス温度が高すぎるため不可能である。他方、酸化物半
導体は、室温~400℃の加熱スパッタによる薄膜形成が可能であり、脱水化・脱水素化
(酸化物半導体層から水素や水を除去すること)及び加酸化(酸化物半導体層に酸素を供
給すること)を450~700℃で実現することができるため、シリコン集積回路の上に
三次元的な積層構造を形成することができる。
などの不純物を除去すると共に、酸化物半導体の構成元素である酸素を供給することでi
型化を実現する。この点、シリコンなどのように不純物を添加してのi型化ではなく、従
来にない技術思想を含むものといえる。
ある構成について説明したが、本発明はこれに限定されるものではない。トランジスタ1
62の構成は、トップゲート型、あるいはデュアルゲート型としてもよい。デュアルゲー
ト型トランジスタとは、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲ
ート電極層を有するトランジスタのことを言う。
ここで、酸化物半導体を用いたトランジスタの電導機構につき、図6乃至図9を用いて説
明する。なお、以下の説明は一考察に過ぎず、これに基づいて発明の有効性が否定される
ものではないことを付記する。
断面図である。ゲート電極(GE)上にゲート絶縁層(GI)を介して酸化物半導体層(
OS)が設けられ、その上にソース電極(S)およびドレイン電極(D)が設けられ、ソ
ース電極(S)およびドレイン電極(D)を覆うように絶縁層が設けられている。
7中の黒丸(●)は電子を示し、白丸(○)は正孔を示し、それぞれは電荷(-q,+q
)を有している。
ない場合(VG=0)、実線はゲート電極に正の電圧(VG>0)を印加する場合を示す
。ゲート電極に電圧を印加しない場合は高いポテンシャル障壁のために電極から酸化物半
導体側へキャリア(電子)が注入されず、電流を流さないオフ状態を示す。一方、ゲート
に正の電圧を印加するとポテンシャル障壁が低下し、電流を流すオン状態を示す。
図8(A)は、ゲート電極(GE1)に正の電圧(VG>0)が与えられた状態であり、
ソース電極とドレイン電極との間にキャリア(電子)が流れるオン状態を示している。ま
た、図8(B)は、ゲート電極(GE1)に負の電圧(VG<0)が印加された状態であ
り、オフ状態(少数キャリアは流れない状態)である場合を示す。
示す。
従来の酸化物半導体はn型であり、そのフェルミ準位(EF)は、バンドギャップ中央に
位置する真性フェルミ準位(Ei)から離れて、伝導帯寄りに位置している。なお、酸化
物半導体において水素の一部はドナーとなりn型化する要因の一つであることが知られて
いる。
化物半導体から除去し、酸化物半導体の主成分以外の元素(不純物元素)が極力含まれな
いように高純度化することにより真性(i型)とし、または限りなく真性に近づけたもの
である。すなわち、不純物元素を添加してi型化するのでなく、水素や水等の不純物を極
力除去することにより、高純度化されたi型(真性半導体)またはそれに近づけることを
特徴としている。これにより、フェルミ準位(Ef)は真性フェルミ準位(Ei)と同程
度とすることができる。
4.3eVと言われている。ソース電極やドレイン電極を構成するチタン(Ti)の仕事
関数は、酸化物半導体の電子親和力(χ)とほぼ等しい。この場合、金属-酸化物半導体
界面において、電子に対してショットキー型の障壁は形成されない。
との界面付近(酸化物半導体のエネルギー的に安定な最低部)を移動する。
キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
度化することにより、真性(i型)とし、または実質的に真性となるため、ゲート絶縁層
との界面特性が顕在化する。そのため、ゲート絶縁層には、酸化物半導体と良好な界面を
形成できるものが要求される。具体的には、例えば、VHF帯~マイクロ波帯の電源周波
数で生成される高密度プラズマを用いたCVD法で作製される絶縁層や、スパッタリング
法で作製される絶縁層などを用いることが好ましい。
ることにより、例えば、トランジスタのチャネル幅(W)が1×104μm、チャネル長
(L)が3μmの場合には、10-13A以下のオフ電流、0.1V/dec.のサブス
レッショルドスイング値(S値)(ゲート絶縁層の厚さ:100nm)が実現され得る。
純度化することにより、トランジスタの動作を良好なものとすることができる。
開示する発明に係る技術思想は、酸化物半導体層におけるキャリア濃度を十分に小さくし
、できるだけ真性(i型)に近づけようとするものである。以下、キャリア濃度の求め方
、および、実際に測定したキャリア濃度に関し、図10および図11を参照して説明する
。
タを作製し、MOSキャパシタのCV測定の結果(CV特性)を評価することで求めるこ
とが可能である。
-V特性を取得し、当該C-V特性からゲート電圧Vgと(1/C)2との関係を表すグ
ラフを取得し、当該グラフにおいて弱反転領域での(1/C)2の微分値を求め、当該微
分値を式(1)に代入することによりキャリア濃度Ndの大きさが求められる。なお、式
(1)において、eは電気素量、ε0は真空の誘電率、εは酸化物半導体の比誘電率であ
る。
ラス基板上にチタン膜を300nmの厚さで形成し、チタン膜上に窒化チタン膜を100
nmの厚さで形成し、窒化チタン膜上に、In-Ga-Zn-O系の酸化物半導体を用い
た酸化物半導体層を2μmの厚さで形成し、酸化物半導体層上に銀膜を300nmの厚さ
で形成した試料(MOSキャパシタ)を用いた。なお、酸化物半導体層は、In、Ga、
およびZnを含む酸化物半導体成膜用ターゲット(In2O3:Ga2O3:ZnO=1
:1:1[mol数比])を用いたスパッタリング法により形成した。また、酸化物半導
体層の形成雰囲気は、アルゴンと酸素の混合雰囲気(流量比は、Ar:O2=30(sc
cm):15(sccm))とした。
11の弱反転領域における(1/C)2の微分値から式(1)を用いて得られたキャリア
濃度は、6.0×1010/cm3であった。
1×1012/cm3以下、望ましくは、1×1011/cm3以下)を用いることで、
極めて優れたオフ電流特性のトランジスタを得ることが可能である。
図12乃至図15には、半導体装置の構成の変形例を示す。なお、以下では、変形例とし
て、トランジスタ162の構成が上記とは異なるものについて説明する。つまり、トラン
ジスタ160の構成は上記と同様である。
ドレイン電極142aや、ソース電極またはドレイン電極142bが、酸化物半導体層1
40の下側表面において酸化物半導体層140と接する構成のトランジスタ162を有す
る半導体装置の例を示す。なお、平面の構造は、断面に対応して適宜変更すればよいから
、ここでは、断面についてのみ示すこととする。
極142aや、ソース電極またはドレイン電極142bと、酸化物半導体層140との接
続の位置がある。つまり、図2に示す構成では、酸化物半導体層140の上側表面が、ソ
ース電極またはドレイン電極142aや、ソース電極またはドレイン電極142bと接す
るのに対して、図12に示す構成では、酸化物半導体層140の下側表面が、ソース電極
またはドレイン電極142aや、ソース電極またはドレイン電極142bと接する。そし
て、この接触の相違に起因して、その他の電極、絶縁層などの配置が異なるものとなって
いる。各構成要素の詳細は、図2と同様である。
ート電極136d上に設けられたゲート絶縁層138と、ゲート絶縁層138上に設けら
れた、ソース電極またはドレイン電極142a、ソース電極またはドレイン電極142b
と、ソース電極またはドレイン電極142a、ソース電極またはドレイン電極142bの
上側表面に接する酸化物半導体層140と、を有する。
込まれるように設けられている。また、ゲート電極136dと同様に、ソース電極または
ドレイン電極130aに接して電極136aが、ソース電極またはドレイン電極130b
に接して電極136bが、電極130cに接して電極136cが、それぞれ形成されてい
る。
絶縁層144が設けられており、保護絶縁層144上には層間絶縁層146が設けられて
いる。ここで、保護絶縁層144および層間絶縁層146には、ソース電極またはドレイ
ン電極142a、ソース電極またはドレイン電極142bにまで達する開口が設けられて
おり、当該開口を通じて、電極150d、電極150eが、ソース電極またはドレイン電
極142a、ソース電極またはドレイン電極142bに接して形成されている。また、電
極150d、電極150eと同様に、ゲート絶縁層138、保護絶縁層144、層間絶縁
層146に設けられた開口を通じて、電極136a、電極136b、電極136cに接す
る電極150a、電極150b、電極150cが形成されている。
込まれるように、電極154a、電極154b、電極154c、電極154dが設けられ
ている。ここで、電極154aは電極150aと接しており、電極154bは電極150
bと接しており、電極154cは電極150cおよび電極150dと接しており、電極1
54dは電極150eと接している。
こで、図13(A)は、ソース電極またはドレイン電極142aや、ソース電極またはド
レイン電極142bが、酸化物半導体層140の下側表面において酸化物半導体層140
と接する構成の例であり、図13(B)は、ソース電極またはドレイン電極142aや、
ソース電極またはドレイン電極142bが、酸化物半導体層140の上側表面において酸
化物半導体層140と接する構成の例である。
上にゲート電極136dを有する点である。また、図13(A)に示す構成と図13(B
)に示す構成の大きな相違点は、ソース電極またはドレイン電極142aや、ソース電極
またはドレイン電極142bが、酸化物半導体層140の下側表面または上側表面のいず
れにおいて接触するか、という点である。そして、これらの相違に起因して、その他の電
極、絶縁層などの配置が異なるものとなっている。各構成要素の詳細は、図2などと同様
である。
電極またはドレイン電極142a、ソース電極またはドレイン電極142bと、ソース電
極またはドレイン電極142a、ソース電極またはドレイン電極142bの上側表面に接
する酸化物半導体層140と、酸化物半導体層140上に設けられたゲート絶縁層138
と、ゲート絶縁層138上の酸化物半導体層140と重畳する領域のゲート電極136d
と、を有する。
化物半導体層140の上側表面に接するように設けられたソース電極またはドレイン電極
142a、ソース電極またはドレイン電極142bと、酸化物半導体層140、ソース電
極またはドレイン電極142a、および、ソース電極またはドレイン電極142b上に設
けられたゲート絶縁層138と、ゲート絶縁層138上の酸化物半導体層140と重畳す
る領域のゲート電極136dと、を有する。
合がある(例えば、電極150aや、電極154aなど)。この場合、作製工程の簡略化
という副次的な効果も得られる。もちろん、図2などに示す構成においても、必須ではな
い構成要素を省略できることはいうまでもない。
ト電極136dを有する構成の例である。この場合、表面の平坦性やカバレッジに対する
要求は比較的厳しくないため、配線や電極などを絶縁層中に埋め込むように形成する必要
はない。例えば、導電層の形成後にパターニングを行うことで、ゲート電極136dなど
を形成することが可能である。なお、ここでは図示しないが、トランジスタ160につい
ても、同様に作製することが可能である。
ドレイン電極142aや、ソース電極またはドレイン電極142bが、酸化物半導体層1
40の下側表面または上側表面のいずれにおいて接触するか、という点である。そして、
これらの相違に起因して、その他の電極、絶縁層などの配置が異なるものとなっている。
各構成要素の詳細は、図2などと同様である。
電極136dと、ゲート電極136d上に設けられたゲート絶縁層138と、ゲート絶縁
層138上に設けられた、ソース電極またはドレイン電極142a、ソース電極またはド
レイン電極142bと、ソース電極またはドレイン電極142a、ソース電極またはドレ
イン電極142bの上側表面に接する酸化物半導体層140と、を有する。
ト電極136d上に設けられたゲート絶縁層138と、ゲート絶縁層138上のゲート電
極136dと重畳する領域に設けられた酸化物半導体層140と、酸化物半導体層140
の上側表面に接するように設けられたソース電極またはドレイン電極142a、ソース電
極またはドレイン電極142bと、を有する。
れる場合がある。この場合も、作製工程の簡略化という効果が得られる。
ト電極136dを有する構成の例である。この場合にも、表面の平坦性やカバレッジに対
する要求は比較的厳しくないため、配線や電極などを絶縁層中に埋め込むように形成する
必要はない。例えば、導電層の形成後にパターニングを行うことで、ゲート電極136d
などを形成することが可能である。なお、ここでは図示しないが、トランジスタ160に
ついても、同様に作製することが可能である。
ドレイン電極142aや、ソース電極またはドレイン電極142bが、酸化物半導体層1
40の下側表面または上側表面のいずれにおいて接触するか、という点である。そして、
これらの相違に起因して、その他の電極、絶縁層などの配置が異なるものとなっている。
各構成要素の詳細は、図2などと同様である。
電極またはドレイン電極142a、ソース電極またはドレイン電極142bと、ソース電
極またはドレイン電極142a、ソース電極またはドレイン電極142bの上側表面に接
する酸化物半導体層140と、ソース電極またはドレイン電極142a、ソース電極また
はドレイン電極142b、酸化物半導体層140上に設けられたゲート絶縁層138と、
ゲート絶縁層138上の酸化物半導体層140と重畳する領域に設けられたゲート電極1
36dと、を有する。
層140と、酸化物半導体層140の上側表面に接するように設けられたソース電極また
はドレイン電極142a、ソース電極またはドレイン電極142bと、ソース電極または
ドレイン電極142a、ソース電極またはドレイン電極142b、酸化物半導体層140
上に設けられたゲート絶縁層138と、ゲート絶縁層138上の酸化物半導体層140と
重畳する領域に設けられたゲート電極136dと、を有する。
きる場合がある。この場合も、作製工程の簡略化という効果が得られる。
れる。本実施の形態では、トランジスタ160とトランジスタ162を積層して形成する
例について説明したが、半導体装置の構成はこれに限られるものではない。また、本実施
の形態では、トランジスタ160とトランジスタ162のチャネル長方向が互いに垂直と
なる例を説明したが、トランジスタ160とトランジスタ162の位置関係などはこれに
限られるものではない。さらに、トランジスタ160とトランジスタ162とを重畳して
設けても良い。
いて説明したが、半導体装置の構成はこれに限られるものではない。複数の半導体装置を
適当に接続して、より高度な半導体装置を構成することもできる。例えば、上記半導体装
置を複数用いて、NAND型やNOR型の半導体装置を構成することが可能である。配線
の構成も図1に限定されず、適宜変更することができる。
長時間にわたり情報を保持することが可能である。つまり、DRAMなどで必要とされる
リフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮
発性の半導体装置として用いることが可能である。
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオンまたはオ
フによって、情報の書き込みや消去が行われるため、高速な動作も容易に実現しうる。ま
た、フラッシュメモリなどにおいて必要とされる情報を消去するための動作が不要である
というメリットもある。
れを用いることにより、記憶内容の読み出しを高速に行うことが可能である。
合わせて用いることができる。
本実施の形態では、本発明の一態様に係る半導体装置の回路構成および動作について説明
する。
す。図16に示すメモリセル200は、多値型であり、ソース線SLと、ビット線BLと
、第1信号線S1と、第2信号線S2と、ワード線WLと、トランジスタ201と、トラ
ンジスタ202と、トランジスタ203と、容量素子205と、から構成されている。ト
ランジスタ201及びトランジスタ203は、酸化物半導体以外の材料を用いて形成され
ており、トランジスタ202は酸化物半導体を用いて形成されている。
レイン電極の一方とは、電気的に接続されている。また、ソース線SLと、トランジスタ
201のソース電極とは、電気的に接続され、トランジスタ201のドレイン電極と、ト
ランジスタ203のソース電極とは、電気的に接続されている。そして、ビット線BLと
、トランジスタ203のドレイン電極とは、電気的に接続され、第1信号線S1と、トラ
ンジスタ202のソース電極またはドレイン電極の他方とは、電気的に接続され、第2信
号線S2と、トランジスタ202のゲート電極とは、電気的に接続され、ワード線WLと
、トランジスタ203のゲート電極とは電気的に接続されている。また、容量素子205
の一方の電極と、トランジスタ201のゲート電極及びトランジスタ202のソース電極
またはドレイン電極の一方とは、電気的に接続され、容量素子205の他方の電極には、
所定の電位が与えられている。所定の電位とは、例えばGNDなどである。
。メモリセル200の4状態を、データ”00b”、”01b”、”10b”、”11b
”とし、その時のノードAの電位を、それぞれV00、V01、V10、V11(V00
<V01<V10<V11)とする。
V]、ビット線BLを0[V]、第2信号線S2を2[V]とする。データ”00b”を
書き込む場合には、第1信号線S1をV00[V]とする。データ”01b”を書き込む
場合には、第1信号線S1をV01[V]とする。データ”10b”を書き込む場合には
、第1信号線S1をV10[V]とする。データ”11b”を書き込む場合には、第1信
号線S1をV11[V]とする。このとき、トランジスタ203はオフ状態、トランジス
タ202はオン状態となる。なお、書き込み終了にあたっては、第1信号線S1の電位が
変化する前に、第2信号線S2を0[V]として、トランジスタ202をオフ状態にする
。
ランジスタ201のゲート電極に接続されるノード(以下、ノードA)の電位がそれぞれ
、約V00[V]、約V01[V]、約V10[V]、約V11[V]となる。ノードA
には、第1信号線S1の電位に応じた電荷が蓄積されるが、トランジスタ202のオフ電
流が極めて小さい、あるいは実質0であることから、トランジスタ201のゲート電極の
電位は長時間にわたって保持される。
c[V]としておく。そして、ソース線SLをVs_read[V]とし、ワード線WL
を2[V]、第2信号線S2を0[V]、第1信号線S1を0[V]とする。このとき、
トランジスタ203はオン状態、トランジスタ202はオフ状態となる。なお、電位Vp
cはV00-Vthより低くする。Vs_readはV11-Vthより高くする。
位)-(トランジスタ201のしきい値電圧Vth)で表される電位まで充電される。そ
の結果、ビット線BL電位は、データ”00b”,”01b”,”10b”,”11b”
に対し、それぞれV00-Vth、V01-Vth、V10-Vth、V11-Vthと
なる。ビット線BLに接続された読み出し回路は、これらの電位の違いから、データ”0
0b”,”01b”,”10b”,”11b”を読み出すことができる。
回路図を示す。
ビット線BL、第1信号線S1及びソース線SLと、複数のメモリセル200(1、1)
~200(m、n)が縦m個(行)×横n個(列)(m、nは自然数)のマトリクス状に
配置されたメモリセルアレイ210と、読み出し回路211や、第1信号線駆動回路21
2や、第2信号線及びワード線の駆動回路213や、電位生成回路214といった周辺回
路によって構成されている。他の周辺回路として、リフレッシュ回路等が設けられてもよ
い。
の整数、jは1以上n以下の整数)。メモリセル200(i,j)は、ビット線BL(j
)、第1信号線S1(j)、ソース線SL(j)、ワード線WL(i)及び第2信号線S
2(i)にそれぞれ接続されている。また、ビット線BL(1)~BL(n)及びソース
線SL(1)~SL(n)は、読み出し回路211に、第1信号線S1(1)~S1(n
)は第1信号線駆動回路212に、ワード線WL(1)~WL(m)及び第2信号線S2
(1)~S2(m)は第2信号線及びワード線の駆動回路213にそれぞれ接続されてい
る。
ド線の駆動回路213は、デコーダ215を有し、当該デコーダ215は、第2信号線S
2およびワード線WLと、スイッチを介して接続されている。また、第2信号線S2およ
びワード線WLは、スイッチを介してGND(接地電位)と接続されている。上記スイッ
チは、リードイネーブル信号(RE信号)またはライトイネーブル信号(WE信号)によ
って制御される。デコーダ215には、外部からアドレス信号ADRが入力される。
スが指定した行(以下、選択行とも記す)がアサート(有効化)され、それ以外の行(以
下、非選択行とも記す)はデアサート(非有効化)される。また、ワード線WLは、RE
信号がアサートされるとデコーダ215の出力に接続され、RE信号がデアサートされる
とGNDに接続される。第2信号線S2は、WE信号がアサートされるとデコーダ215
の出力に接続され、WE信号がデアサートされるとGNDに接続される。
チプレクサ(MUX1)を有する。マルチプレクサ(MUX1)には入力データDI、及
び書き込み電位V00、V01、V10、V11が入力される。マルチプレクサ(MUX
1)の出力端子は、スイッチを介して第1信号線S1と接続されている。また、第1信号
線S1は、スイッチを介してGNDと接続されている。上記スイッチは、ライトイネーブ
ル信号(WE信号)によって制御される。
の値に応じて、書き込み電位Vwを、V00、V01、V10、V11から一つ選択する
。マルチプレクサ(MUX1)の振る舞いを表1に示す。WE信号がアサートされると、
第1信号線S1には選択された書き込み電位Vwが印加され、WE信号がデアサートされ
ると、第1信号線S1には0[V]が印加される(第1信号線S1はGNDに接続される
)。
プ回路と、論理回路229などを有する。各センスアンプ回路の一方の入力端子は、スイ
ッチを介してビット線BLを接続し、またはVpcが印加される。各センスアンプ回路の
他方の入力端子には、参照電位Vref0、Vref1、Vref2のいずれかが入力さ
れる。また、各センスアンプ回路の出力端子は、論理回路229の入力端子と接続されて
いる。なお、上記スイッチは、リードイネーブル信号(RE信号)によって制御される。
01-Vth<Vref1<V10-Vth<Vref2<V11-Vthを満たすよう
に設定することで、メモリセルの状態を3ビットのデジタル信号として読み出すことがで
きる。例えば、データ”00b”の場合には、ビット線BLの電位はV00-Vthであ
る。これは、参照電位Vref0、Vref1、Vref2のいずれと比較しても小さい
値であるため、センスアンプ回路の出力SA_OUT0、SA_OUT1、SA_OUT
2は、いずれも、”0”、”0”、”0”となる。同様に、データ”01b”の場合には
、ビット線BLの電位はV01-Vthであり、センスアンプ回路の出力SA_OUT0
、SA_OUT1、SA_OUT2は、それぞれ”1”、”0”、”0”となり、データ
”10b”の場合には、ビット線BLの電位はV10-Vthであり、センスアンプ回路
の出力SA_OUT0、SA_OUT1、SA_OUT2は、それぞれ”1”、”1”、
”0”に、データ”11b”の場合には、ビット線BLの電位はV11-Vthであり、
センスアンプ回路の出力SA_OUT0、SA_OUT1、SA_OUT2は、それぞれ
”1”、”1”、”1”になる。その後、表2に示す論理値表で表される論理回路229
を用いて、2ビットのデータDOが生成され、読み出し回路211から出力される。
がGNDに接続されて、ソース線SLに0[V]が印加されると共に、ビット線BL及び
ビット線BLに接続されるセンスアンプ回路の端子に電位Vpc[V]が印加される。R
E信号がアサートされると、ソース線SLにはVs_read[V]が印加され、その結
果、ビット線BLにはデータを反映した電位が充電される。そして、上述した読み出しが
行われる。なお、電位VpcはV00-Vthより低くする。Vs_readはV11-
Vthより高くする。
線BLと接続されたセンスアンプの入力端子のノードの電位が含まれるものとする。つま
り、読み出し回路211において比較される電位は、厳密にビット線BLの電位と同一で
ある必要はない。
Vdd-GND間の抵抗分割によって生成することができる。そして、生成した電位を、
アナログバッファ220を介して出力する。このようにして、書き込み電位V00、V0
1、V10、V11、及び参照電位Vref0、Vref1、Vref2が生成される。
なお、図では、V00<Vref0<V01<Vref1<V10<Vref2<V11
となる構成を示したが、電位の大小関係はこれに限らない。抵抗素子や参照するノードを
調整することで、必要となる電位を適宜生成することができる。また、V00、V01、
V10、V11とVref0、Vref1、Vref2を別の電位生成回路を用いて生成
しても構わない。
も良い。昇圧回路の出力を電位生成回路へ供給することで、電位差の絶対値を大きくとる
ことができるようになり、より高い電位を供給することができるようになるためである。
割することは可能である。しかし、この場合には、隣接する電位との区別が困難になり、
書き込みミスや読み出しミスが増大することになってしまう。この点、昇圧回路の出力を
電位生成回路へ供給することで、電位差の絶対値を大きくとることができるようになるた
め、分割数を増大させても隣接する電位との差を十分に確保することができる。
容量を増大させることが可能である。
(A)において、第1のダイオード402の入力端子には電源電位Vddが供給される。
第1のダイオード402の出力端子には第2のダイオード404の入力端子及び第1の容
量素子412の一方の端子が接続されている。同様に、第2のダイオード404の出力端
子には第3のダイオード406の入力端子及び第2の容量素子414の一方の端子が接続
されている。以下、同様であるため詳細な説明は省略するが、第nのダイオードの出力端
子には第nの容量素子の一方の端子が接続されているということもできる(n:自然数)
。なお、第5のダイオード410の出力が、昇圧回路219の出力Voutとなる。
、クロック信号CLKが入力される。また、第2の容量素子414の他方の端子及び第4
の容量素子418の他方の端子には、反転クロック信号CLKBが入力される。すなわち
、第2k-1の容量素子の他方の端子にはクロック信号CLKが入力され、第2kの容量
素子の他方の端子には反転クロック信号CLKBが入力されるといえる(k:自然数)。
ただし、最終段の容量素子の他方の端子には、接地電位GNDが入力される。
ある場合には、第1の容量素子412および第3の容量素子416が充電され、クロック
信号CLKと容量結合するノードN1およびノードN3の電位は、所定の電圧分だけ引き
上げられる。一方で、反転クロック信号CLKBと容量結合するノードN2およびノード
N4の電位は、所定の電圧分だけ引き下げられる。
0、を通じて電荷が移動し、ノードN2およびノードN4の電位が所定の値まで引き上げ
られる。
、ノードN2及びノードN4の電位がさらに引き上げられる。一方で、ノードN1、ノー
ドN3、ノードN5の電位は、所定の電圧分だけ引き下げられる。
その結果、ノードN3及びノードN5の電位が所定の電位まで引き上げられることになる
。このように、それぞれのノードにおける電位がVN5>VN4(CLKB=High)
>VN3(CLK=High)>VN2(CLKB=High)>VN1(CLK=Hi
gh)>Vddとなることにより、昇圧が行われる。なお、昇圧回路219の構成は、4
段の昇圧を行うものに限定されない。昇圧の段数は適宜変更することができる。
る。例えば、ダイオードは、トランジスタのソース電極とゲート電極とを接続することで
実現されるが、この場合、トランジスタのしきい値のばらつきの影響を受けることになる
。
用すればよい。図22(B)には、出力Voutをフィードバックする場合の回路構成の
一例を示す。図22(B)中の昇圧回路219は、図22(A)に示す昇圧回路219に
相当するものである。
接続されている。また、センスアンプ回路の一方の入力端子は、抵抗R2を介して、接地
されている。つまり、センスアンプ回路の一方の入力端子には、出力Voutに対応する
電位V1が入力されることになる。ここで、V1=Vout・R2/(R1+R2)であ
る。
、センスアンプ回路ではV1とVrefとが比較されることになる。センスアンプ回路の
出力端子は、制御回路に接続される。また、制御回路にはクロック信号CLK0が入力さ
れる。制御回路は、センスアンプ回路からの出力に応じて、昇圧回路219にクロック信
号CLK及び反転クロック信号CLKBを出力する。
、昇圧回路219へのクロック信号CLK及び反転クロック信号CLKBの供給を停止す
る。これにより、昇圧動作が停止することになるため、電位Voutの上昇は停止する。
そして、昇圧回路219の出力に接続される回路が電力を消費することで、電位Vout
は徐々に低下する。
は、昇圧回路219へのクロック信号CLK及び反転クロック信号CLKBの供給を開始
する。これにより、昇圧動作が行われるため、電位Voutは徐々に上昇する。
219の出力電位Voutを一定の値に保つことが可能である。当該構成は、ダイオード
にばらつきがある場合には特に有効である。また、参照電位Vrefをもとに、所定の電
位を生成したい場合などにおいても有効である。なお、昇圧回路219では、異なる複数
の参照電位を用いることで、複数の電位を生成することも可能である。
きる。このため、電位差の最小単位を変更することなく、より高い電位を生成することが
可能である。つまり、一のメモリセルの記憶容量を増大させることが可能である。
アンプは、入力端子Vin(+)とVin(-)と出力端子Voutを有し、Vin(+
)とVin(-)の差を増幅する。Vin(+)>Vin(-)であればVoutは概ね
High出力、Vin(+)<Vin(-)であればVoutは概ねLow出力となる。
ンスアンプは、入出力端子V1およびV2と、制御用信号Sp、Snの入力端子を有する
。まず、信号SpをHigh、信号SnをLowとして、電源を遮断する。そして、比較
を行う電位をV1とV2に与える。その後、信号SpをLow、信号SnをHighとし
て、電源を供給すると、電源供給前の電位がV1>V2であれば、V1はHigh出力、
V2はLow出力となり、V1<V2であれば、V1はLow出力、V2はHigh出力
となる。このようにして、V1とV2の差を増幅する。
セルにデータ”10b”を書き込む場合のタイミングチャートである。選択される第2信
号線S2は第1信号線S1より早く0[V]になる。書き込み期間の第1信号線S1の電
位はV10となる。なお、ワード線WL、ビット線BL、ソース線SLは0[V]である
。また、読み出し動作のタイミングチャートの一例を図25(B)に示す。図に示すのは
、メモリセルからデータ”10b”を読み出す場合のタイミングチャートである。選択さ
れたワード線WLがアサートされ、ソース線SLがVs_read[V]となると、ビッ
ト線BLはメモリセルのデータ”10b”に対応して、V10-Vth[V]に充電され
る。その結果、SA_OUT0、SA_OUT1、SA_OUT2、がそれぞれ”1”、
”1”、”0”となる。なお、第1信号線S1、第2信号線S2は0[V]である。
値電圧を約0.3V、電源電位をVDD=2Vとし、V11=1.6V、V10=1.2
V、V01=0.8V、V00=0V、及びVref0=0.6V、Vref1=1.0
V、Vref2=1.4V、とすることができる。電位Vpcは例えば、0Vとするとよ
い。
信号線S2をワード線WL方向(行方向)に配置する構成としたが、必ずしもこれに限ら
れるものではない。例えば、第1信号線S1をワード線WL方向(行方向)に配置し、第
2信号線S2をビット線BL方向(列方向)に配置する構成としてもよい。その場合、第
1の信号線S1が接続される駆動回路及び第2の信号線S2が接続される駆動回路は適宜
配置すればよい。
状態のいずれかを書き込み、また、読み出す場合について説明したが、回路構成を適宜変
更することで、n値のメモリセルの動作、つまり、任意のnの異なる状態のいずれか(n
は2以上の整数)の書き込み及び読み出しが可能である。
込みでは、ノードAの電位を決める書き込み電位を8種類準備して、8つの状態を生成す
る。読み出しでは、8つの状態を区別することが可能な7種類の参照電位を準備する。読
み出しでは、センスアンプを1つ設け、7回の比較を行って読み出すことが可能である。
また、比較結果をフィードバックすることで、比較回数を3回に減らすことも可能である
。ソース線SLを駆動する読み出し方式では、センスアンプを7つ設けることにより、1
回の比較で読み出すこともできる。また、複数個のセンスアンプを設けて複数回の比較を
行う構成も可能である。
容量はk倍となる。書き込みでは、ノードAの電位を決める書き込み電位を2k種類準備
して、2k個の状態を生成する。読み出しでは、2k個の状態を区別することが可能な2
k-1種類の参照電位を準備するとよい。センスアンプを1つ設けて2k-1回の比較を
行って読み出すことが可能である。また、比較結果をフィードバックすることで、比較回
数をk回に減らすことも可能である。ソース線SLを駆動する読み出し方式では、センス
アンプを2k-1個設けて、1回の比較で読み出すこともできる。また、複数個のセンス
アンプを設けて、複数回の比較を行う構成も可能である。
長時間にわたり情報を保持することが可能である。つまり、DRAMなどで必要とされる
リフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮
発性の記憶装置として用いることが可能である。
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフに
よって、情報の書き込みや消去が行われるため、高速な動作も容易に実現しうる。また、
トランジスタに入力する電位を制御することで情報を直接書き換えることが可能である。
これにより、フラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動
作に起因する動作速度の低下を抑制することができる。
れを用いることにより、記憶内容の読み出しを高速に行うことが可能である。
ることができる。よって、半導体装置の小型化、高集積化を図ることができる。また、書
き込み動作において、フローティングとなるノードの電位を直接制御することができるの
で、多値型のメモリに要求される高精度の半導体装置のしきい値電圧制御を容易に行うこ
とができる。また、これにより、多値型のメモリに要求される書き込み後の状態確認を省
くこともできるので、その場合は書き込みに掛かる時間を短縮することができる。
本実施の形態では、本発明の一態様に係る半導体装置の回路構成および動作について説明
する。
る読み出し動作を行う場合を示す。なお、図16において、容量素子205は有さない場
合もある。記憶素子は多値型であり、4値型の場合を説明する。メモリセル200の4状
態をデータ”00b”、”01b”、”10b”、”11b”とし、その時のノードAの
電位をV00、V01、V10、V11(V00<V01<V10<V11)とする。
V]、ビット線BLを0[V]、第2信号線S2を2[V]とする。データ”00b”を
書き込む場合には、第1信号線S1をV00[V]とする。データ”01b”を書き込む
場合には、第1信号線S1をV01[V]とする。データ”10b”を書き込む場合には
、第1信号線S1をV10[V]とする。データ”11b”を書き込む場合には、第1信
号線S1をV11[V]とする。このとき、トランジスタ203はオフ状態、トランジス
タ202はオン状態となる。なお、書き込み終了にあたっては、第1信号線S1の電位が
変化する前に、第2信号線S2を0[V]として、トランジスタ202をオフ状態にする
。
ンジスタ201のゲート電極に接続されるノード(以下、ノードA)の電位がそれぞれ、
約V00[V]、約V01[V]、約V10[V]、約V11[V]となる。ノードAに
は、第1信号線S1の電位に応じた電荷が蓄積されるが、トランジスタ202のオフ電流
が極めて小さい、あるいは実質0であることから、トランジスタ201のゲート電極の電
位は長時間にわたって保持される。
LをVDD、第2信号線S2を0[V]、第1信号線S1を0[V]とし、ビット線BL
に接続されている読み出し回路211を動作状態とする。このとき、トランジスタ203
はオン状態、トランジスタ202はオフ状態となる。
るビット線BL間の実効的な抵抗値が決まる。ノードAの電位が高いほど、実効的な抵抗
値は低くなる。読み出し回路は、この抵抗値の違いから生じる電位の違いから、データ”
00b”、”01b”、”10b”、”11b”を読み出すことができる。なお、ノード
Aの電位が最も低い状態”00b”以外は、トランジスタ201はオン状態となるのが好
適である。
回路図の他の一例を示す。
BL及び第1信号線S1と、複数のメモリセル200(1、1)~200(m、n)が縦
m個(行)×横n個(列)(m、nは自然数)のマトリクス状に配置されたメモリセルア
レイ210と、読み出し回路211や、第1信号線駆動回路212や、第2信号線及びワ
ード線の駆動回路213や、電位生成回路214といった周辺回路によって構成されてい
る。他の周辺回路として、リフレッシュ回路等が設けられてもよい。
の整数、jは1以上n以下の整数とする。メモリセル200(i、j)は、ビット線BL
(j)、第1信号線S1(j)、ワード線WL(i)及び第2信号線S2(i)、ソース
配線にそれぞれ接続されている。ソース配線にはソース線電位Vs(たとえば0[V])
が印加される。また、ビット線BL(1)~BL(n)は読み出し回路211に、第1信
号線S1(1)~S1(n)は第1信号線駆動回路212に、ワード線WL(1)~WL
(m)及び第2信号線S2(1)~S2(m)は第2信号線及びワード線の駆動回路21
3にそれぞれ接続されている。
回路212の構成は、例えば、図21の構成、図18の構成及び図19の構成と同様の構
成とすることができる。
、参照セル225、論理回路229、マルチプレクサ(MUX2)、フリップフロップ回
路FF0、FF1、FF2、バイアス回路223などを有する。参照セル225はトラン
ジスタ216、トランジスタ217、トランジスタ218を有する。参照セル225が有
するトランジスタ216、217、218はメモリセルが有するトランジスタ201、2
02、203にそれぞれ対応し、メモリセルと同じ回路構成を有する。トランジスタ21
6及びトランジスタ218は、酸化物半導体以外の材料を用いて形成されており、トラン
ジスタ217は酸化物半導体を用いて形成されているのが好適である。また、メモリセル
が容量素子205を有する場合には、参照セル225も容量素子を有するのが好適である
。バイアス回路223の2つの出力端子は、それぞれスイッチを介してビット線BL及び
参照セル225が有するトランジスタ218のドレイン電極に接続される。また、バイア
ス回路223の出力端子は、センスアンプ回路の入力端子に接続される。センスアンプ回
路の出力端子は、フリップフロップ回路FF0、FF1、FF2に接続される。フリップ
フロップ回路FF0、FF1、FF2の出力端子は、論理回路229の入力端子と接続さ
れる。マルチプレクサ(MUX2)には信号RE0、RE1、RE2、及び参照電位Vr
ef0、Vref1、Vref2、GNDが入力される。マルチプレクサ(MUX2)の
出力端子は、参照セル225が有するトランジスタ217のソース電極またはドレイン電
極の一方に接続されている。また、ビット線BLおよび参照セル225が有するトランジ
スタ218のドレイン電極はスイッチを介して配線Vpcに接続される。なお、上記スイ
ッチは、信号ΦAによって制御される。
電位を比較して、メモリセルと参照セル225のコンダクタンスを比較する構成である。
本構成はセンスアンプ回路を1つ有し、4つの状態を読み出すために3回の比較を行うこ
ととする。つまり、3種類の参照電位に対して、それぞれメモリセルと参照セル225の
コンダクタンスを比較する。3回の比較は、信号RE0、RE1、RE2、及びΦAによ
って制御される。マルチプレクサ(MUX2)は、信号RE0、RE1、RE2の値に応
じて、3種類の参照電位Vref0、Vref1、Vref2、または、GNDのいずれ
かを選択する。マルチプレクサ(MUX2)の振る舞いを表3に示す。また、フリップフ
ロップ回路FF0、FF1、FF2は、それぞれ、信号RE0、RE1、RE2によって
制御され、センスアンプの出力信号SA_OUTの値を格納する。
なるように値を決める。このようにすることで、3回の比較の結果、4つの状態を読み出
すことができる。データ”00b”の場合には、FF0、FF1、FF2の値が”0”、
”0”、”0”、データ”01b”の場合にはFF0、FF1、FF2の値が”1”、”
0”、”0”、データ”10b”の場合にはFF0、FF1、FF2の値が”1”、”1
”、”0”、データ”11b”の場合にはFF0、FF1、FF2の値が”1”、”1”
、”1”となる。このように、メモリセルの状態を3ビットのデジタル信号として読み出
すことができる。その後、表2に示す論理値表で表される論理回路229を用いて、2ビ
ットのデータDOが生成され、読み出し回路から出力される。
び参照セル225を配線Vpcに接続しプリチャージを行う。信号REがアサートされる
と、ビット線BLとバイアス回路223、参照セル225とバイアス回路223がそれぞ
れ導通する。
の信号を生成する回路同士の構成を、極力同じにするのが好適である。例えば、参照セル
225とメモリセルで対応するトランジスタを同じ構成とするのが好適である。対応する
バイアス回路223やスイッチも同じ構成とするのが好適である。
ングチャートの一例を図28に示す。図に示すのは、メモリセルからデータ”10b”を
読み出す場合のタイミングチャートである。信号RE0、RE1、RE2がアサートされ
る期間では、それぞれマルチプレクサ(MUX2)の出力MUX2_OUTにVref0
、Vref1、Vref2が入力される。各期間の前半は信号ΦAがアサートされ、参照
セル225のトランジスタのノードBに所定の電位が印加される。各期間の後半は信号Φ
Aがデアサートされ、参照セル225のトランジスタのノードBに所定の電位が保持され
るとともに、参照セル225が有するトランジスタ218のドレイン電極がバイアス回路
223に接続される。そして、センスアンプ回路での比較結果が、フリップフロップ回路
FF0、FF1、FF2にそれぞれ格納される。メモリセルのデータが”10b”の場合
には、フリップフロップ回路FF0、FF1、FF2の値は”1”、”1”、”0”とな
る。なお、第1信号線S1、第2信号線S2は0[V]である。
。
、複数の参照セル(参照セル225a、参照セル225b、参照セル225c)、論理回
路229、フリップフロップ回路FF0、FF1、FF2、バイアス回路223などを有
する。
18を有する。トランジスタ216、217、218はメモリセル200が有するトラン
ジスタ201、202、203にそれぞれ対応し、メモリセル200と同じ回路構成を有
する。トランジスタ216及びトランジスタ218は、酸化物半導体以外の材料を用いて
形成されており、トランジスタ217は酸化物半導体を用いて形成されていることが好ま
しい。また、メモリセルが容量素子205を有する場合には、参照セルも容量素子を有す
ることが好ましい。バイアス回路223の2つの出力端子は、それぞれスイッチを介して
ビット線BL及び複数の参照セルが有するトランジスタ218のドレイン電極に接続され
る。また、バイアス回路223の出力端子は、センスアンプ回路の入力端子に接続される
。センスアンプ回路の出力端子は、フリップフロップ回路FF0、FF1、FF2に接続
される。フリップフロップ回路FF0、FF1、FF2の出力端子は、論理回路229の
入力端子と接続される。また、ビット線BLおよび複数の参照セルが有するトランジスタ
218のドレイン電極はスイッチを介して配線Vpcに接続される。なお、上記スイッチ
は、リードイネーブル信号(RE信号)によって制御される。
電位を比較して、メモリセルと複数の参照セルのコンダクタンスを比較する構成である。
本構成はセンスアンプ回路を1つ有し、4つの状態を読み出すために3回の比較を行うこ
ととする。つまり、メモリセルと3つの参照セルのコンダクタンスをそれぞれ比較する。
3回の比較は、信号RE0、RE1、RE2によって制御される。3つの参照セルは、ト
ランジスタ216のゲート電極がトランジスタ217を介して、Vref0、Vref1
、Vref2がそれぞれ入力されている。読み出しを行う前に、信号ΦAをアサートし、
すべてのトランジスタ217をオン状態とし、参照セルへの書き込みを行っておく。参照
セルへの書き込みは、読み出し動作前に一度行っておけば良い。勿論、数回の読み出しに
一回、あるいは毎回行っても構わない。また、フリップフロップ回路FF0、FF1、F
F2は、それぞれ、信号RE0、RE1、RE2によって制御され、センスアンプの出力
信号SA_OUTの値を格納する。
なるように値を決める。このようにすることで、3回の比較の結果、4つの状態を読み出
すことができる。データ”00b”の場合には、FF0、FF1、FF2の値が”0”、
”0”、”0”、データ”01b”の場合にはFF0、FF1、FF2の値が”1”、”
0”、”0”、データ”10b”の場合にはFF0、FF1、FF2の値が”1”、”1
”、”0”、データ”11b”の場合にはFF0、FF1、FF2の値が”1”、”1”
、”1”となる。このように、メモリセルの状態を3ビットのデジタル信号として読み出
すことができる。その後、表2に示す論理値表で表される論理回路229を用いて、2ビ
ットのデータDOが生成され、読み出し回路から出力される。
及び参照セルをVpcに接続しプリチャージを行う。RE信号がアサートされると、ビッ
ト線BLとバイアス回路223、参照セルとバイアス回路223がそれぞれ導通する。
の信号を生成する回路同士の構成を、極力同じにするのが好適である。例えば、参照セル
とメモリセルで対応するトランジスタを同じ構成とするのが好適である。対応するバイア
ス回路223やスイッチも同じ構成とするのが好適である。
ングチャートの一例を図30に示す。図に示すのは、メモリセルからデータ”10b”を
読み出す場合のタイミングチャートである。RE0、RE1、RE2がアサートされる期
間では、それぞれ、参照セル225a、参照セル225b、参照セル225cが選択され
バイアス回路223に接続される。そして、センスアンプ回路での比較結果が、フリップ
フロップ回路FF0、FF1、FF2にそれぞれ格納される。メモリセルのデータが”1
0b”の場合には、フリップフロップ回路FF0、FF1、FF2の値は”1”、”1”
、”0”となる。なお、第1信号線S1、第2信号線S2は0[V]である。
約0.3V、電源電位をVDD=2Vとし、V11=1.6V、V10=1.2V、V0
1=0.8V、V00=0V、及びVref0=0.6V、Vref1=1.0V、Vr
ef2=1.4V、とすることができる。電位Vpcは例えば、0Vとするとよい。
信号線S2をワード線WL方向(行方向)に配置する構成としたが、必ずしもこれに限ら
れるものではない。例えば、第1信号線S1をワード線WL方向(行方向)に配置し、第
2信号線S2をビット線BL方向(列方向)に配置する構成としてもよい。その場合、第
1の信号線S1が接続される駆動回路及び第2の信号線S2が接続される駆動回路は適宜
配置すればよい。
状態のいずれかを書き込み、また、読み出す場合について説明したが、回路構成を適宜変
更することで、n値のメモリセルの動作、つまり、任意のnの異なる状態のいずれか(n
は2以上の整数)の書き込み及び読み出しが可能である。
込みでは、ノードAの電位を決める書き込み電位を8種類準備して、8つの状態を生成す
る。読み出しでは、8つの状態を区別することが可能な7種類の参照電位を準備する。読
み出しでは、センスアンプを1つ設け、7回の比較を行って読み出すことが可能である。
また、比較結果をフィードバックすることで、比較回数を3回に減らすことも可能である
。ソース線SLを駆動する読み出し方式では、センスアンプを7つ設けることにより、1
回の比較で読み出すこともできる。また、複数個のセンスアンプを設けて複数回の比較を
行う構成も可能である。
容量はk倍となる。書き込みでは、ノードAの電位を決める書き込み電位を2k種類準備
して、2k個の状態を生成する。読み出しでは、2k個の状態を区別することが可能な2
k-1種類の参照電位を準備するとよい。センスアンプを1つ設けて2k-1回の比較を
行って読み出すことが可能である。また、比較結果をフィードバックすることで、比較回
数をk回に減らすことも可能である。ソース線SLを駆動する読み出し方式では、センス
アンプを2k-1個設けて、1回の比較で読み出すこともできる。また、複数個のセンス
アンプを設けて、複数回の比較を行う構成も可能である。
長時間にわたり情報を保持することが可能である。つまり、DRAMなどで必要とされる
リフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮
発性の記憶装置として用いることが可能である。
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフに
よって、情報の書き込みや消去が行われるため、高速な動作も容易に実現しうる。また、
トランジスタに入力する電位を制御することで情報を直接書き換えることが可能である。
これにより、フラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動
作に起因する動作速度の低下を抑制することができる。
れを用いることにより、記憶内容の読み出しを高速に行うことが可能である。
ることができる。よって、半導体装置の小型化、高集積化を図ることができる。また、書
き込み動作において、フローティングとなるノードの電位を直接制御することができるの
で、多値型のメモリに要求される高精度の半導体装置のしきい値電圧制御を容易に行うこ
とができる。また、これにより、多値型のメモリに要求される書き込み後の状態確認を省
くこともできるので、その場合は書き込みに掛かる時間を短縮することができる。
本実施の形態では、実施の形態2及び3とは異なる半導体装置の回路構成及び動作の一例
について説明する。
240は、ソース線SLと、ビット線BLと、第1信号線S1と、第2信号線S2と、ワ
ード線WLと、トランジスタ201と、トランジスタ202と、容量素子204とから構
成されている。トランジスタ201は、酸化物半導体以外の材料を用いて形成されており
、トランジスタ202は酸化物半導体を用いて形成されている。
レイン電極の一方と、容量素子204の一方の電極とは、電気的に接続されている。また
、ソース線SLと、トランジスタ201のソース電極とは、電気的に接続され、ビット線
BLと、トランジスタ201のドレイン電極とは、電気的に接続され、第1信号線S1と
、トランジスタ202のソース電極またはドレイン電極の他方とは、電気的に接続され、
第2信号線S2と、トランジスタ202のゲート電極とは、電気的に接続され、ワード線
WLと、容量素子204の他方の電極とは、電気的に接続されている。
を説明する。メモリセル240の4状態をデータ”00b”、”01b”、”10b”、
”11b”とし、その時のノードAの電位をそれぞれV00、V01、V10、V11(
V00<V01<V10<V11)とする。
V]、ビット線BLを0[V]、第2信号線S2をVDDとする。データ”00b”を書
き込む場合には、第1信号線S1をV00[V]とする。データ”01b”を書き込む場
合には、第1信号線S1をV01[V]とする。データ”10b”を書き込む場合には、
第1信号線S1をV10[V]とする。データ”11b”を書き込む場合には、第1信号
線S1をV11[V]とする。このとき、トランジスタ201はオフ状態、トランジスタ
202はオン状態となる。なお、書き込み終了にあたっては、第1信号線S1の電位が変
化する前に、第2信号線S2を0[V]として、トランジスタ202をオフ状態にする。
線WL電位を0[V]とする)にはトランジスタ201のゲート電極に接続されるノード
(以下、ノードA)の電位がそれぞれ、約V00[V]、約V01[V]、約V10[V
]、約V11[V]となる。ノードAには、第1信号線S1の電位に応じた電荷が蓄積さ
れるが、トランジスタ202のオフ電流が極めて小さい、あるいは実質0であることから
、トランジスタ201のゲート電極の電位は長時間にわたって保持される。
0[V]、第1信号線S1を0[V]とし、ビット線BLに接続されている読み出し回路
を動作状態とする。このとき、トランジスタ202は、オフ状態となる。
ワード線WLの電位に依存し、ワード線WLの電位が高いほど、メモリセル240のノー
ドAの電位も高くなる。例えば、異なる4状態のメモリセルに対して、ワード線WLの電
位を低電位から高電位へと変化させると、データ”11b”のメモリセルのトランジスタ
201が最初にオン状態となり、続いて、データ”10b”、”01b”、”00b”の
メモリセルが順にオン状態となる。これは、ワード線WL電位を適切に選択することで、
メモリセルの状態(つまり、メモリセルのデータ)が識別可能であることを意味する。ワ
ード線WLの電位を適切に選択すると、トランジスタ201がオン状態のメモリセルは低
抵抗状態となり、トランジスタ201がオフ状態のメモリセルは高抵抗状態となるから、
この抵抗状態を読み出し回路によって区別することで、データ”00b”、”01b”、
”10b”、”11b”を読み出すことができる。
回路図の他の一例を示す。
BL及び第1信号線S1と、複数のメモリセル240(1、1)~240(m、n)が縦
m個(行)×横n個(列)(m、nは自然数)のマトリクス状に配置されたメモリセルア
レイ210と、読み出し回路231や、第1信号線駆動回路212や、第2信号線及びワ
ード線の駆動回路223や、電位生成回路214といった周辺回路によって構成されてい
る。他の周辺回路として、リフレッシュ回路等が設けられてもよい。
の整数、jは1以上n以下の整数)。メモリセル240(i、j)は、ビット線BL(j
)、第1信号線S1(j)、ワード線WL(i)及び第2信号線S2(i)、ソース配線
SLにそれぞれ接続されている。ソース配線SLにはソース線電位Vs(たとえば0[V
])が印加される。また、ビット線BL(1)~BL(n)は読み出し回路231に、第
1信号線S1(1)~S1(n)は第1信号線駆動回路212に、ワード線WL(1)~
WL(m)及び第2信号線S2(1)~S2(m)は第2信号線S2及びワード線WLの
駆動回路223にそれぞれ接続されている。
図21に示した構成を適用すればよい。
ップ回路、バイアス回路224などを有する。バイアス回路224は、スイッチを介して
ビット線BLに接続される。また、バイアス回路224は、センスアンプ回路の入力端子
に接続される。センスアンプ回路の他方の入力端子には、参照電位Vrが入力される。ま
た、センスアンプ回路の出力端子は、フリップフロップ回路FF0、FF1の入力端子と
接続されている。なお、上記スイッチは、リードイネーブル信号(RE信号)によって制
御される。読み出し回路は、ビット線BLと接続された、指定されたメモリセルがビット
線BLに出力する電位を読み出すことによりデータを読み出すことができる。ビット線B
Lの電位はコンダクタンスに対応して変化する。なお、メモリセルのコンダクタンスを読
み出すとは、メモリセルを構成するトランジスタ201のオン状態またはオフ状態を読み
出すことをいう。
るために2回の比較を行うこととする。2回の比較は、信号RE0、RE1によって制御
される。フリップフロップ回路FF0、FF1はそれぞれ信号RE0、RE1によって制
御され、センスアンプ回路の出力信号の値を格納する。フリップフロップ回路FF0の出
力はDO[1]として、フリップフロップ回路FF1の出力はDO[0]として、読み出
し回路から出力される。
Vpcに接続しプリチャージを行う。RE信号がアサートされると、ビット線BLとバイ
アス回路224が導通する。なお、プリチャージは行わなくても良い。
ると、アドレスが指定した行(選択行)がアサートされ、それ以外の行(非選択行)はデ
アサートされる。第2信号線S2は、WE信号がアサートされるとデコーダ出力に接続さ
れ、WE信号がデアサートされるとGNDに接続される。選択行のワード線WLは、マル
チプレクサ(MUX3)の出力V_WLに接続され、非選択行のワード線WLはGNDに
接続される。マルチプレクサ(MUX3)は、信号RE0、RE1、DO0の値に応じて
、3種類の参照電位Vref0、Vref1、Vref2、または、GNDのいずれかを
選択する。マルチプレクサ(MUX3)の振る舞いを表4に示す。
ef2)について説明する。Vref0としては、ワード線WLの電位として選択された
場合に、データ”00b”のメモリセルのトランジスタ201をオフ状態とし、データ”
01b”のメモリセルのトランジスタ201をオン状態とする電位を選択する。また、V
ref1としては、ワード線WLの電位として選択された場合に、データ”01b”のメ
モリセルのトランジスタ201をオフ状態とし、データ”10b”のメモリセルのトラン
ジスタ201をオン状態とする電位を選択する。また、Vref2としては、ワード線W
Lの電位として選択された場合に、データ”10b”のメモリセルのトランジスタ201
をオフ状態とし、データ”11b”のメモリセルのトランジスタ201をオン状態とする
電位を選択する。
て比較を行う。2回目は、Vref1を用いた比較結果FF0が”0”であればVref
2を用いて比較を行い、”1”であればVref0を用いて比較を行う。このようにする
ことで、4つの状態を2回の比較によって読み出すことが可能となる。
のタイミングチャートの一例を図35に示す。図に示すのは、メモリセルからデータ”1
0b”を読み出す場合のタイミングチャートである。RE0、RE1がアサートされる期
間では、それぞれ選択されたワード線WLにVref1、Vref2が入力され、センス
アンプ回路での比較結果が、フリップフロップ回路FF0、FF1にそれぞれ格納される
。メモリセルのデータが”10b”の場合には、フリップフロップ回路FF0、FF1の
値は”1”、”0”となる。なお、第1信号線S1、第2信号線S2は0[V]である。
th=2.2Vとする。ノードAの電位は、ワード線WL-ノードA間容量C1と、トラ
ンジスタ202のゲート容量C2に依存するが、ここでは、一例として、トランジスタ2
02がオフ状態でC1/C2>>1、オン状態でC1/C2=1であるとする。図36に
は、ソース線SLが0[V]のときの、ノードAの電位とワード線WL電位の関係を示す
。図36より、例えば、書き込み時のデータ”00b”のノードA電位を0V、データ”
01b”のノードA電位を0.8V、データ”10b”のノードA電位を1.2V、デー
タ”11b”のノードA電位を1.6Vとした場合、参照電位はVref0=0.6V、
Vref1=1.0V、Vref2=1.4Vとするとよいことがわかる。
位は、トランジスタ201のしきい値電圧以下とするのが好適である。
信号線S2をワード線WL方向(行方向)に配置する構成としたが、必ずしもこれに限ら
れるものではない。例えば、第1信号線S1をワード線WL方向(行方向)に配置し、第
2信号線S2をビット線BL方向(列方向)に配置する構成としてもよい。その場合、第
1の信号線S1が接続される駆動回路及び第2の信号線S2が接続される駆動回路は適宜
配置すればよい。
状態のいずれかを書き込み、また、読み出す場合について説明したが、回路構成を適宜変
更することで、n値のメモリセルの動作、つまり、任意のnの異なる状態のいずれか(n
は2以上の整数)の書き込み及び読み出しが可能である。
込みでは、ノードAの電位を決める書き込み電位を8種類準備して、8つの状態を生成す
る。読み出しでは、8つの状態を区別することが可能な7種類の参照電位を準備する。読
み出しでは、センスアンプを1つ設け、7回の比較を行って読み出すことが可能である。
また、比較結果をフィードバックすることで、比較回数を3回に減らすことも可能である
。
容量はk倍となる。書き込みでは、ノードAの電位を決める書き込み電位を2k種類準備
して、2k個の状態を生成する。読み出しでは、2k個の状態を区別することが可能な2
k-1種類の参照電位を準備するとよい。センスアンプを1つ設けて2k-1回の比較を
行って読み出すことが可能である。また、比較結果をフィードバックすることで、比較回
数をk回に減らすことも可能である。ソース線SLを駆動する読み出し方式では、センス
アンプを2k-1個設けて、1回の比較で読み出すこともできる。また、複数個のセンス
アンプを設けて、複数回の比較を行う構成も可能である。
長時間にわたり情報を保持することが可能である。つまり、DRAMなどで必要とされる
リフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮
発性の記憶装置として用いることが可能である。
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフに
よって、情報の書き込みや消去が行われるため、高速な動作も容易に実現しうる。また、
トランジスタに入力する電位を制御することで情報を直接書き換えることが可能である。
これにより、フラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動
作に起因する動作速度の低下を抑制することができる。
れを用いることにより、記憶内容の読み出しを高速に行うことが可能である。
ることができる。よって、半導体装置の小型化、高集積化を図ることができる。また、書
き込み動作において、フローティングとなるノードの電位を直接制御することができるの
で、多値型のメモリに要求される高精度の半導体装置のしきい値電圧制御を容易に行うこ
とができる。また、これにより、多値型のメモリに要求される書き込み後の状態確認を省
くこともできるので、その場合は書き込みに掛かる時間を短縮することができる。
本実施の形態では、先の実施の形態で得られる半導体装置を搭載した電子機器の例につい
て図37を用いて説明する。先の実施の形態で得られる半導体装置は、電力の供給がない
場合でも、情報を保持することが可能である。また、書き込み、消去に伴う劣化が生じな
い。さらに、その動作も高速である。このため、当該半導体装置を用いて新たな構成の電
子機器を提供することが可能である。なお、先の実施の形態に係る半導体装置は、集積化
されて回路基板などに実装され、各電子機器の内部に搭載されることになる。
ータであり、本体301、筐体302、表示部303、キーボード304などによって構
成されている。本発明の一態様に係る半導体装置をノート型のパーソナルコンピュータに
適用することで、電力の供給がない場合でも、情報を保持することが可能である。また、
書き込み、消去に伴う劣化が生じない。さらに、その動作も高速である。このため、本発
明の一態様に係る半導体装置をノート型のパーソナルコンピュータに適用することは好適
である。
、本体311には表示部313と、外部インターフェイス315と、操作ボタン314等
が設けられている。また操作用の付属品としてスタイラス312がある。本発明の一態様
に係る半導体装置をPDAに適用することで、電力の供給がない場合でも、情報を保持す
ることが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も
高速である。このため、本発明の一態様に係る半導体装置をPDAに適用することは好適
である。
電子書籍320を示す。電子書籍320は、筐体321および筐体323の2つの筐体で
構成されている。筐体321および筐体323は、軸部337により一体とされており、
該軸部337を軸として開閉動作を行うことができる。このような構成により、電子書籍
320は、紙の書籍のように用いることが可能である。本発明の一態様に係る半導体装置
を電子ペーパーに適用することで、電力の供給がない場合でも、情報を保持することが可
能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も高速である
。このため、本発明の一態様に係る半導体装置を電子ペーパーに適用することは好適であ
る。
いる。表示部325および表示部327は、続き画面を表示する構成としてもよいし、異
なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば
右側の表示部(図37(C)では表示部325)に文章を表示し、左側の表示部(図37
(C)では表示部327)に画像を表示することができる。
体321は、電源331、操作キー333、スピーカー335などを備えている。操作キ
ー333により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポ
インティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部
接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなど
の各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成としてもよい
。さらに、電子書籍320は、電子辞書としての機能を持たせた構成としてもよい。
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジッ
トカード等の各種カードにおける表示などに適用することができる。
話機は、筐体340および筐体341の二つの筐体で構成されている。筐体341は、表
示パネル342、スピーカー343、マイクロフォン344、ポインティングデバイス3
46、カメラ用レンズ347、外部接続端子348などを備えている。また、筐体341
は、当該携帯電話機の充電を行う太陽電池セル349、外部メモリスロット350などを
備えている。また、アンテナは筐体341内部に内蔵されている。本発明の一態様に係る
半導体装置を携帯電話機に適用することで、電力の供給がない場合でも、情報を保持する
ことが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も高
速である。このため、本発明の一態様に係る半導体装置を携帯電話機に適用することは好
適である。
る複数の操作キー345を点線で示している。なお、当該携帯電話は、太陽電池セル34
9で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。ま
た、上記構成に加えて、非接触ICチップ、小型記録装置などを内蔵した構成とすること
もできる。
42と同一面上にカメラ用レンズ347を備えているため、テレビ電話が可能である。ス
ピーカー343およびマイクロフォン344は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体340と筐体341はスライドし、図37(D)のよ
うに展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可
能である。
り、充電やデータ通信が可能になっている。また、外部メモリスロット350に記録媒体
を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、
赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
ジタルカメラは、本体361、表示部(A)367、接眼部363、操作スイッチ364
、表示部(B)365、バッテリー366などによって構成されている。本発明の一態様
に係る半導体装置をデジタルカメラに適用することで、電力の供給がない場合でも、情報
を保持することが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、そ
の動作も高速である。このため、本発明の一態様に係る半導体装置をデジタルカメラに適
用することは好適である。
ビジョン装置370では、筐体371に表示部373が組み込まれている。表示部373
により、映像を表示することが可能である。なお、ここでは、スタンド375により筐体
371を支持した構成を示している。
操作機380により行うことができる。リモコン操作機380が備える操作キー379に
より、チャンネルや音量の操作を行うことができ、表示部373に表示される映像を操作
することができる。また、リモコン操作機380に、当該リモコン操作機380から出力
する情報を表示する表示部377を設ける構成としてもよい。本発明の一態様に係る半導
体装置をテレビジョン装置に適用することで、電力の供給がない場合でも、情報を保持す
ることが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も
高速である。このため、本発明の一態様に係る半導体装置をテレビジョン装置に適用する
ことは好適である。
る。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して
有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信
者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うこ
とが可能である。
合わせて用いることができる。
102 保護層
104 半導体領域
106 素子分離絶縁層
108a ゲート絶縁層
110a ゲート電極
112 絶縁層
114 不純物領域
116 チャネル形成領域
118 サイドウォール絶縁層
120 高濃度不純物領域
122 金属層
124 金属化合物領域
126 層間絶縁層
128 層間絶縁層
130a ソース電極またはドレイン電極
130b ソース電極またはドレイン電極
130c 電極
132 絶縁層
134 導電層
136a 電極
136b 電極
136c 電極
136d ゲート電極
138 ゲート絶縁層
140 酸化物半導体層
142a ソース電極またはドレイン電極
142b ソース電極またはドレイン電極
144 保護絶縁層
146 層間絶縁層
148 導電層
150a 電極
150b 電極
150c 電極
150d 電極
150e 電極
152 絶縁層
154a 電極
154b 電極
154c 電極
154d 電極
160 トランジスタ
162 トランジスタ
200 メモリセル
201 トランジスタ
202 トランジスタ
203 トランジスタ
204 容量素子
205 容量素子
210 メモリセルアレイ
211 読み出し回路
212 信号線駆動回路
213 駆動回路
214 電位生成回路
215 デコーダ
216 トランジスタ
217 トランジスタ
218 トランジスタ
219 昇圧回路
220 アナログバッファ
221 読み出し回路
223 駆動回路
224 バイアス回路
225 参照セル
225a 参照セル
225b 参照セル
225c 参照セル
229 論理回路
231 読み出し回路
240 メモリセル
301 本体
302 筐体
303 表示部
304 キーボード
311 本体
312 スタイラス
313 表示部
314 操作ボタン
315 外部インターフェイス
320 電子書籍
321 筐体
323 筐体
325 表示部
327 表示部
331 電源
333 操作キー
335 スピーカー
337 軸部
340 筐体
341 筐体
342 表示パネル
343 スピーカー
344 マイクロフォン
345 操作キー
346 ポインティングデバイス
347 カメラ用レンズ
348 外部接続端子
349 太陽電池セル
350 外部メモリスロット
361 本体
363 接眼部
364 操作スイッチ
365 表示部(B)
366 バッテリー
367 表示部(A)
370 テレビジョン装置
371 筐体
373 表示部
375 スタンド
377 表示部
379 操作キー
380 リモコン操作機
402 ダイオード
404 ダイオード
406 ダイオード
408 ダイオード
410 ダイオード
412 容量素子
414 容量素子
416 容量素子
418 容量素子
420 容量素子
Claims (2)
- チャネル形成領域にシリコンを有する第1のトランジスタと、
チャネル形成領域に酸化物半導体を有する第2のトランジスタと、を有し、
前記第1のトランジスタのゲートと、前記第2のトランジスタのソース又はドレインの一方と、が電気的に接続された半導体装置であって、
前記第1のトランジスタのゲート電極として機能する領域を有する第1の導電層と、
前記第1の導電層の上方に位置する第1の絶縁層と、
前記第1の絶縁層の上方に位置し、且つ前記第2のトランジスタのチャネル形成領域を有する酸化物半導体層と、
前記酸化物半導体層の上方に位置する第2の絶縁層と、
前記第2の絶縁層の上面と接する領域を有し、且つ前記第1の導電層と、前記酸化物半導体層とを電気的に接続させる機能を有する第2の導電層と、を有し、
前記第1のトランジスタは、前記第2のトランジスタのチャネル長方向と交差する方向にチャネル長方向を有し、
平面視において、前記第2の導電層は、前記第2のトランジスタのチャネル長方向と平行な方向に延在する領域を有する、半導体装置。 - チャネル形成領域にシリコンを有する第1のトランジスタと、
チャネル形成領域に酸化物半導体を有する第2のトランジスタと、を有し、
前記第1のトランジスタのゲートと、前記第2のトランジスタのソース又はドレインの一方と、が電気的に接続された半導体装置であって、
前記第1のトランジスタのゲート電極として機能する領域を有する第1の導電層と、
前記第1の導電層の上方に位置する第1の絶縁層と、
前記第1の絶縁層の上方に位置し、且つ前記第2のトランジスタのチャネル形成領域を有する酸化物半導体層と、
前記酸化物半導体層の上方に位置する第2の絶縁層と、
前記第2の絶縁層の上面と接する領域を有し、且つ前記第1の導電層と、前記酸化物半導体層とを電気的に接続させる機能を有する第2の導電層と、
前記第2の絶縁層の上面と接する領域を有し、且つ前記第1のトランジスタのソース又はドレインの一方と電気的に接続された第3の導電層と、を有し、
前記第1のトランジスタは、前記第2のトランジスタのチャネル長方向と交差する方向にチャネル長方向を有し、
平面視において、前記第2の導電層は、前記第2のトランジスタのチャネル長方向と平行な方向に延在する領域を有し、
前記第2の導電層と、前記第3の導電層とは、同じ材料を有する、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023211473A JP2024019558A (ja) | 2009-11-20 | 2023-12-14 | 半導体装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009264623 | 2009-11-20 | ||
JP2009264623 | 2009-11-20 | ||
JP2017202503A JP2018045756A (ja) | 2009-11-20 | 2017-10-19 | 半導体装置 |
JP2019161582A JP6978473B2 (ja) | 2009-11-20 | 2019-09-04 | 半導体装置 |
JP2021184061A JP7256246B2 (ja) | 2009-11-20 | 2021-11-11 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021184061A Division JP7256246B2 (ja) | 2009-11-20 | 2021-11-11 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023211473A Division JP2024019558A (ja) | 2009-11-20 | 2023-12-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023080134A JP2023080134A (ja) | 2023-06-08 |
JP7502516B2 true JP7502516B2 (ja) | 2024-06-18 |
Family
ID=44059540
Family Applications (8)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010256904A Expired - Fee Related JP5706136B2 (ja) | 2009-11-20 | 2010-11-17 | 半導体装置 |
JP2015036252A Withdrawn JP2015144293A (ja) | 2009-11-20 | 2015-02-26 | 半導体装置 |
JP2016201639A Withdrawn JP2017016731A (ja) | 2009-11-20 | 2016-10-13 | 半導体装置 |
JP2017202503A Withdrawn JP2018045756A (ja) | 2009-11-20 | 2017-10-19 | 半導体装置 |
JP2019161582A Active JP6978473B2 (ja) | 2009-11-20 | 2019-09-04 | 半導体装置 |
JP2021184061A Active JP7256246B2 (ja) | 2009-11-20 | 2021-11-11 | 半導体装置 |
JP2023054482A Active JP7502516B2 (ja) | 2009-11-20 | 2023-03-30 | 半導体装置 |
JP2023211473A Pending JP2024019558A (ja) | 2009-11-20 | 2023-12-14 | 半導体装置 |
Family Applications Before (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010256904A Expired - Fee Related JP5706136B2 (ja) | 2009-11-20 | 2010-11-17 | 半導体装置 |
JP2015036252A Withdrawn JP2015144293A (ja) | 2009-11-20 | 2015-02-26 | 半導体装置 |
JP2016201639A Withdrawn JP2017016731A (ja) | 2009-11-20 | 2016-10-13 | 半導体装置 |
JP2017202503A Withdrawn JP2018045756A (ja) | 2009-11-20 | 2017-10-19 | 半導体装置 |
JP2019161582A Active JP6978473B2 (ja) | 2009-11-20 | 2019-09-04 | 半導体装置 |
JP2021184061A Active JP7256246B2 (ja) | 2009-11-20 | 2021-11-11 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023211473A Pending JP2024019558A (ja) | 2009-11-20 | 2023-12-14 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (6) | US8339828B2 (ja) |
JP (8) | JP5706136B2 (ja) |
KR (6) | KR101928723B1 (ja) |
TW (6) | TWI754894B (ja) |
WO (1) | WO2011062058A1 (ja) |
Families Citing this family (124)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2916031A (en) * | 1955-11-17 | 1959-12-08 | John B Parsons | Reverse gear operating system for marine engines |
KR20190006091A (ko) * | 2009-10-29 | 2019-01-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN102598249B (zh) * | 2009-10-30 | 2014-11-05 | 株式会社半导体能源研究所 | 半导体装置 |
CN105070717B (zh) | 2009-10-30 | 2019-01-01 | 株式会社半导体能源研究所 | 半导体装置 |
CN102612749B (zh) * | 2009-11-06 | 2015-04-01 | 株式会社半导体能源研究所 | 半导体器件 |
KR101928723B1 (ko) | 2009-11-20 | 2018-12-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101913111B1 (ko) * | 2009-12-18 | 2018-10-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101866734B1 (ko) * | 2009-12-25 | 2018-06-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101781336B1 (ko) | 2009-12-25 | 2017-09-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8780629B2 (en) | 2010-01-15 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US8415731B2 (en) | 2010-01-20 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor storage device with integrated capacitor and having transistor overlapping sections |
WO2011096277A1 (en) | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
KR101921618B1 (ko) * | 2010-02-05 | 2018-11-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 구동 방법 |
KR101822962B1 (ko) | 2010-02-05 | 2018-01-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN106847816A (zh) | 2010-02-05 | 2017-06-13 | 株式会社半导体能源研究所 | 半导体装置 |
US8664658B2 (en) | 2010-05-14 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5923248B2 (ja) | 2010-05-20 | 2016-05-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2011145738A1 (en) | 2010-05-20 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device |
WO2011162104A1 (en) * | 2010-06-25 | 2011-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
WO2012002186A1 (en) | 2010-07-02 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2012008304A1 (en) | 2010-07-16 | 2012-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8422272B2 (en) | 2010-08-06 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
TWI524347B (zh) | 2010-08-06 | 2016-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其驅動方法 |
JP5743790B2 (ja) * | 2010-08-06 | 2015-07-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8339837B2 (en) | 2010-08-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of semiconductor device |
JP5727892B2 (ja) | 2010-08-26 | 2015-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2012029637A1 (en) | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP2012256821A (ja) | 2010-09-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
TWI608486B (zh) | 2010-09-13 | 2017-12-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
JP5852874B2 (ja) * | 2010-12-28 | 2016-02-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9048142B2 (en) | 2010-12-28 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8735892B2 (en) | 2010-12-28 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device using oxide semiconductor |
TWI492368B (zh) | 2011-01-14 | 2015-07-11 | Semiconductor Energy Lab | 半導體記憶裝置 |
TWI520273B (zh) * | 2011-02-02 | 2016-02-01 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
WO2012121265A1 (en) | 2011-03-10 | 2012-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and method for manufacturing the same |
JP5839474B2 (ja) | 2011-03-24 | 2016-01-06 | 株式会社半導体エネルギー研究所 | 信号処理回路 |
US8686486B2 (en) | 2011-03-31 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
US9070776B2 (en) * | 2011-04-15 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US9111795B2 (en) | 2011-04-29 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor connected to memory element through oxide semiconductor film |
JP6091083B2 (ja) | 2011-05-20 | 2017-03-08 | 株式会社半導体エネルギー研究所 | 記憶装置 |
JP6013682B2 (ja) | 2011-05-20 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
JP2013016243A (ja) * | 2011-06-09 | 2013-01-24 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
WO2012169142A1 (en) | 2011-06-09 | 2012-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Cache memory and method for driving the same |
JP6012263B2 (ja) | 2011-06-09 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
JP6005401B2 (ja) * | 2011-06-10 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8841675B2 (en) | 2011-09-23 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Minute transistor |
US9431545B2 (en) | 2011-09-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8637864B2 (en) | 2011-10-13 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP5912394B2 (ja) | 2011-10-13 | 2016-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6239227B2 (ja) * | 2011-11-30 | 2017-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
US8981367B2 (en) | 2011-12-01 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6081171B2 (ja) | 2011-12-09 | 2017-02-15 | 株式会社半導体エネルギー研究所 | 記憶装置 |
JP6053490B2 (ja) | 2011-12-23 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9312257B2 (en) * | 2012-02-29 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN104205350B (zh) * | 2012-03-12 | 2016-07-06 | 三菱电机株式会社 | 太阳能电池单元的制造方法 |
US9208849B2 (en) | 2012-04-12 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device, and electronic device |
US9048323B2 (en) * | 2012-04-30 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN104247268B (zh) * | 2012-05-02 | 2016-10-12 | 株式会社半导体能源研究所 | 可编程逻辑器件 |
TWI595502B (zh) * | 2012-05-18 | 2017-08-11 | 半導體能源研究所股份有限公司 | 記憶體裝置和用於驅動記憶體裝置的方法 |
WO2013176199A1 (en) * | 2012-05-25 | 2013-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
JP6250955B2 (ja) | 2012-05-25 | 2017-12-20 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
JP6377317B2 (ja) | 2012-05-30 | 2018-08-22 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
US9135182B2 (en) | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
JP2014195243A (ja) | 2013-02-28 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9286953B2 (en) | 2013-02-28 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
WO2014142332A1 (en) * | 2013-03-14 | 2014-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device and semiconductor device |
US9612795B2 (en) | 2013-03-14 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Data processing device, data processing method, and computer program |
WO2014142043A1 (en) | 2013-03-14 | 2014-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device and semiconductor device |
TWI618058B (zh) * | 2013-05-16 | 2018-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
TWI618081B (zh) * | 2013-05-30 | 2018-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置的驅動方法 |
KR20210079411A (ko) | 2013-06-27 | 2021-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP6516978B2 (ja) | 2013-07-17 | 2019-05-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015084418A (ja) | 2013-09-23 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6570817B2 (ja) | 2013-09-23 | 2019-09-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9383407B2 (en) * | 2013-10-16 | 2016-07-05 | Apple Inc. | Instantaneous IR drop measurement circuit |
WO2015060133A1 (en) * | 2013-10-22 | 2015-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9349418B2 (en) | 2013-12-27 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
US9379713B2 (en) * | 2014-01-17 | 2016-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Data processing device and driving method thereof |
KR102302362B1 (ko) * | 2014-02-24 | 2021-09-15 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
US10074576B2 (en) * | 2014-02-28 | 2018-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
JP6560508B2 (ja) * | 2014-03-13 | 2019-08-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9887212B2 (en) * | 2014-03-14 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US9716100B2 (en) | 2014-03-14 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for driving semiconductor device, and electronic device |
CN105097793B (zh) * | 2014-04-22 | 2018-03-16 | 中芯国际集成电路制造(北京)有限公司 | 一种集成电路的设计方法和集成电路 |
WO2015170220A1 (en) * | 2014-05-09 | 2015-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
JP6525722B2 (ja) | 2014-05-29 | 2019-06-05 | 株式会社半導体エネルギー研究所 | 記憶装置、電子部品、及び電子機器 |
JP6562359B2 (ja) * | 2014-06-17 | 2019-08-21 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP6552336B2 (ja) | 2014-08-29 | 2019-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6563313B2 (ja) * | 2014-11-21 | 2019-08-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
US9424890B2 (en) * | 2014-12-01 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP6667267B2 (ja) | 2014-12-08 | 2020-03-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9583177B2 (en) | 2014-12-10 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device including memory device |
JP6689062B2 (ja) | 2014-12-10 | 2020-04-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2016092416A1 (en) | 2014-12-11 | 2016-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, and electronic device |
US10522693B2 (en) | 2015-01-16 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
US9905700B2 (en) | 2015-03-13 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device or memory device and driving method thereof |
KR20160117222A (ko) | 2015-03-30 | 2016-10-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 검사 방법 |
US9589611B2 (en) | 2015-04-01 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
JP6901831B2 (ja) | 2015-05-26 | 2021-07-14 | 株式会社半導体エネルギー研究所 | メモリシステム、及び情報処理システム |
JP6773453B2 (ja) * | 2015-05-26 | 2020-10-21 | 株式会社半導体エネルギー研究所 | 記憶装置及び電子機器 |
WO2017068478A1 (en) | 2015-10-22 | 2017-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device or memory device including the semiconductor device |
US9773787B2 (en) | 2015-11-03 | 2017-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, electronic device, or method for driving the semiconductor device |
US9887010B2 (en) | 2016-01-21 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, and driving method thereof |
US20170338252A1 (en) * | 2016-05-17 | 2017-11-23 | Innolux Corporation | Display device |
WO2018004667A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Two transistor memory cell using high mobility metal oxide semiconductors |
WO2018004659A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Three transistor memory cell with metal oxide semiconductors and si transistors |
WO2018004663A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Two transistor memory cell with metal oxide semiconductors and silicon transistors |
KR102458660B1 (ko) | 2016-08-03 | 2022-10-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
WO2018047035A1 (en) | 2016-09-12 | 2018-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, driving method thereof, semiconductor device, electronic component, and electronic device |
JP6963463B2 (ja) | 2016-11-10 | 2021-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、及び電子機器 |
KR102673490B1 (ko) | 2016-11-28 | 2024-06-11 | 삼성전자주식회사 | 부분 읽기 동작을 수행하는 불휘발성 메모리 장치 및 그것의 읽기 방법 |
KR102565380B1 (ko) * | 2016-12-07 | 2023-08-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
US10319453B2 (en) * | 2017-03-16 | 2019-06-11 | Intel Corporation | Board level leakage testing for memory interface |
CN110383490A (zh) * | 2017-03-31 | 2019-10-25 | 英特尔公司 | 用于晶体管的栅极 |
CN110692099A (zh) | 2017-05-19 | 2020-01-14 | 株式会社半导体能源研究所 | 半导体装置或存储装置 |
US10186492B1 (en) * | 2017-07-18 | 2019-01-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and manufacturing method thereof |
JP6538902B2 (ja) * | 2018-02-14 | 2019-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN109032405B (zh) * | 2018-07-06 | 2021-09-21 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及显示面板的制作方法 |
US20200091156A1 (en) * | 2018-09-17 | 2020-03-19 | Intel Corporation | Two transistor memory cell using stacked thin-film transistors |
CN113348501A (zh) | 2019-02-05 | 2021-09-03 | 株式会社半导体能源研究所 | 显示装置及电子设备 |
US11929415B2 (en) * | 2019-06-20 | 2024-03-12 | Intel Corporation | Thin film transistors with offset source and drain structures and process for forming such |
KR20210041951A (ko) | 2019-10-08 | 2021-04-16 | 주식회사 엘지화학 | 배터리 운반 장치 |
JP7381679B1 (ja) | 2022-09-13 | 2023-11-15 | 華邦電子股▲ふん▼有限公司 | 電圧生成回路及び半導体記憶装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005094025A (ja) | 2004-10-15 | 2005-04-07 | Renesas Technology Corp | 半導体装置及びトランジスタ |
JP2006294116A (ja) | 2005-04-08 | 2006-10-26 | Renesas Technology Corp | 半導体記憶装置 |
JP2009135350A5 (ja) | 2007-12-03 | 2011-01-20 |
Family Cites Families (202)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4716085Y1 (ja) | 1968-05-17 | 1972-06-07 | ||
JPS6034199B2 (ja) | 1980-12-20 | 1985-08-07 | 株式会社東芝 | 半導体記憶装置 |
DE3171836D1 (en) | 1980-12-08 | 1985-09-19 | Toshiba Kk | Semiconductor memory device |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPS62274773A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | 半導体記憶装置 |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63268184A (ja) | 1987-04-24 | 1988-11-04 | Sony Corp | 半導体メモリ装置 |
US5366922A (en) | 1989-12-06 | 1994-11-22 | Seiko Instruments Inc. | Method for producing CMOS transistor |
US7071910B1 (en) * | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
JP2775040B2 (ja) | 1991-10-29 | 1998-07-09 | 株式会社 半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3311092B2 (ja) * | 1993-07-23 | 2002-08-05 | 株式会社東芝 | 多値メモリ |
EP0923138B1 (en) | 1993-07-26 | 2002-10-30 | Seiko Epson Corporation | Thin -film semiconductor device, its manufacture and display sytem |
JP2007189235A (ja) * | 1993-07-26 | 2007-07-26 | Seiko Epson Corp | 薄膜半導体装置及び表示システム |
JP3836166B2 (ja) * | 1993-11-22 | 2006-10-18 | 株式会社半導体エネルギー研究所 | 2層構造のトランジスタおよびその作製方法 |
JPH07201173A (ja) * | 1993-12-28 | 1995-08-04 | Matsushita Electron Corp | 半導体装置 |
JPH07211084A (ja) * | 1994-01-18 | 1995-08-11 | Sunao Shibata | 半導体装置 |
JP3947575B2 (ja) | 1994-06-10 | 2007-07-25 | Hoya株式会社 | 導電性酸化物およびそれを用いた電極 |
JP3565613B2 (ja) * | 1995-03-20 | 2004-09-15 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
KR100394896B1 (ko) | 1995-08-03 | 2003-11-28 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 투명스위칭소자를포함하는반도체장치 |
US5687114A (en) * | 1995-10-06 | 1997-11-11 | Agate Semiconductor, Inc. | Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell |
JP3392604B2 (ja) | 1995-11-14 | 2003-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
US5724284A (en) * | 1996-06-24 | 1998-03-03 | Advanced Micro Devices, Inc. | Multiple bits-per-cell flash shift register page buffer |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
KR100234700B1 (ko) | 1996-11-27 | 1999-12-15 | 김영환 | 반도체 소자의 제조방법 |
JP3424891B2 (ja) * | 1996-12-27 | 2003-07-07 | 三洋電機株式会社 | 薄膜トランジスタの製造方法および表示装置 |
JP3544815B2 (ja) * | 1997-02-27 | 2004-07-21 | 株式会社東芝 | 電源回路及び不揮発性半導体記憶装置 |
JPH10284696A (ja) | 1997-04-02 | 1998-10-23 | Nissan Motor Co Ltd | 半導体記憶装置 |
US5796650A (en) | 1997-05-19 | 1998-08-18 | Lsi Logic Corporation | Memory circuit including write control unit wherein subthreshold leakage may be reduced |
JPH11126491A (ja) | 1997-08-20 | 1999-05-11 | Fujitsu Ltd | 半導体記憶装置 |
US5909449A (en) * | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
JPH11233789A (ja) | 1998-02-12 | 1999-08-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000049314A (ja) * | 1998-07-29 | 2000-02-18 | Sony Corp | 不揮発性半導体記憶装置 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3954245B2 (ja) * | 1999-07-22 | 2007-08-08 | 株式会社東芝 | 電圧発生回路 |
JP4654471B2 (ja) | 1999-07-29 | 2011-03-23 | ソニー株式会社 | 半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
US7082056B2 (en) * | 2004-03-12 | 2006-07-25 | Super Talent Electronics, Inc. | Flash memory device and architecture with multi level cells |
JP4282197B2 (ja) | 2000-01-24 | 2009-06-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JP3735855B2 (ja) | 2000-02-17 | 2006-01-18 | 日本電気株式会社 | 半導体集積回路装置およびその駆動方法 |
US6570206B1 (en) | 2000-03-29 | 2003-05-27 | Hitachi, Ltd. | Semiconductor device |
JP2001351386A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 半導体記憶装置およびその動作方法 |
US6266269B1 (en) | 2000-06-07 | 2001-07-24 | Xilinx, Inc. | Three terminal non-volatile memory element |
US6628551B2 (en) | 2000-07-14 | 2003-09-30 | Infineon Technologies Aktiengesellschaft | Reducing leakage current in memory cells |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
JP2002093924A (ja) * | 2000-09-20 | 2002-03-29 | Sony Corp | 半導体記憶装置 |
KR100390144B1 (ko) * | 2000-09-28 | 2003-07-04 | 삼성전자주식회사 | 반도체 소자의 전송회로 및 그 구조체 |
JP2002133876A (ja) | 2000-10-23 | 2002-05-10 | Hitachi Ltd | 半導体記憶装置 |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4731718B2 (ja) | 2001-04-27 | 2011-07-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2002368226A (ja) * | 2001-06-11 | 2002-12-20 | Sharp Corp | 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器 |
US6762445B2 (en) * | 2001-07-19 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | DRAM memory cell with dummy lower electrode for connection between upper electrode and upper layer interconnect |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP2002319682A (ja) * | 2002-01-04 | 2002-10-31 | Japan Science & Technology Corp | トランジスタ及び半導体装置 |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US6882010B2 (en) | 2002-10-03 | 2005-04-19 | Micron Technology, Inc. | High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
DE10248722A1 (de) * | 2002-10-18 | 2004-05-06 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren |
JP2004265944A (ja) * | 2003-02-21 | 2004-09-24 | Handotai Rikougaku Kenkyu Center:Kk | 半導体記憶装置 |
JP4209219B2 (ja) * | 2003-02-21 | 2009-01-14 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置および記憶装置並びに不良記憶素子検出修復方法 |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
US6765825B1 (en) | 2003-03-12 | 2004-07-20 | Ami Semiconductor, Inc. | Differential nor memory cell having two floating gate transistors |
KR100813732B1 (ko) * | 2003-05-07 | 2008-03-13 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | El 표시 장치 및 el 표시 장치의 구동 방법 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
DE10344604B4 (de) * | 2003-09-25 | 2011-08-11 | Infineon Technologies AG, 81669 | Speichereinheit mit Sammelelektroden |
KR100522547B1 (ko) * | 2003-12-10 | 2005-10-19 | 삼성전자주식회사 | 반도체 장치의 절연막 형성 방법 |
JP4418254B2 (ja) * | 2004-02-24 | 2010-02-17 | 株式会社ルネサステクノロジ | 半導体集積回路 |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
KR100534216B1 (ko) * | 2004-06-18 | 2005-12-08 | 삼성전자주식회사 | 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
EP1812969B1 (en) | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
JP5053537B2 (ja) | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
KR100704784B1 (ko) | 2005-03-07 | 2007-04-10 | 삼성전자주식회사 | 적층된 반도체 장치 및 그 제조방법 |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
US7483013B2 (en) | 2005-05-20 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit, display device, and electronic appliance therewith |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007042172A (ja) | 2005-08-01 | 2007-02-15 | Sony Corp | 半導体メモリ装置 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5006598B2 (ja) | 2005-09-16 | 2012-08-22 | キヤノン株式会社 | 電界効果型トランジスタ |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101117948B1 (ko) | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
JP2007157982A (ja) | 2005-12-05 | 2007-06-21 | Seiko Epson Corp | トランジスタ型強誘電体メモリおよびその製造方法 |
JP4233563B2 (ja) | 2005-12-28 | 2009-03-04 | パナソニック株式会社 | 多値データを記憶する不揮発性半導体記憶装置 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
KR100714401B1 (ko) | 2006-02-08 | 2007-05-04 | 삼성전자주식회사 | 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법 |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
TWI641897B (zh) * | 2006-05-16 | 2018-11-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
US8217435B2 (en) | 2006-12-22 | 2012-07-10 | Intel Corporation | Floating body memory cell having gates favoring different conductivity type regions |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
KR100885912B1 (ko) * | 2007-01-23 | 2009-02-26 | 삼성전자주식회사 | 기입된 데이터 값에 기초하여 데이터를 선택적으로검증하는 데이터 검증 방법 및 반도체 메모리 장치 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
US7675799B2 (en) * | 2007-02-26 | 2010-03-09 | Infineon Technologies Ag | Method of operating a memory cell, memory cell and memory unit |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP5022106B2 (ja) * | 2007-03-30 | 2012-09-12 | 株式会社ニフコ | ダンパー装置 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
JP5294651B2 (ja) * | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
KR101402189B1 (ko) * | 2007-06-22 | 2014-06-02 | 삼성전자주식회사 | Zn 산화물계 박막 트랜지스터 및 Zn 산화물의 식각용액 |
US8566502B2 (en) | 2008-05-29 | 2013-10-22 | Vmware, Inc. | Offloading storage operations to storage hardware using a switch |
US8354674B2 (en) | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
KR20090002841A (ko) * | 2007-07-04 | 2009-01-09 | 삼성전자주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법 |
KR100889688B1 (ko) | 2007-07-16 | 2009-03-19 | 삼성모바일디스플레이주식회사 | 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터 |
US7982250B2 (en) * | 2007-09-21 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8044464B2 (en) * | 2007-09-21 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5354999B2 (ja) | 2007-09-26 | 2013-11-27 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
JP5430846B2 (ja) * | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP5213458B2 (ja) * | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
US20100295042A1 (en) * | 2008-01-23 | 2010-11-25 | Idemitsu Kosan Co., Ltd. | Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device |
JP5121478B2 (ja) | 2008-01-31 | 2013-01-16 | 株式会社ジャパンディスプレイウェスト | 光センサー素子、撮像装置、電子機器、およびメモリー素子 |
KR101043824B1 (ko) * | 2008-02-04 | 2011-06-22 | 주식회사 하이닉스반도체 | 펌핑전압 발생장치 및 그 방법 |
JP5305730B2 (ja) * | 2008-05-12 | 2013-10-02 | キヤノン株式会社 | 半導体素子の製造方法ならびにその製造装置 |
US8455371B2 (en) * | 2008-05-22 | 2013-06-04 | Idemitsu Kosan Co., Ltd. | Sputtering target, method for forming amorphous oxide thin film using the same, and method for manufacturing thin film transistor |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP2010140919A (ja) | 2008-12-09 | 2010-06-24 | Hitachi Ltd | 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板 |
JP5781720B2 (ja) | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US8271855B2 (en) * | 2008-12-22 | 2012-09-18 | Unity Semiconductor Corporation | Memory scrubbing in third dimension memory |
US8288222B2 (en) * | 2009-10-20 | 2012-10-16 | International Business Machines Corporation | Application of cluster beam implantation for fabricating threshold voltage adjusted FETs |
KR101591613B1 (ko) | 2009-10-21 | 2016-02-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
EP2491586B1 (en) | 2009-10-21 | 2019-11-20 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
KR20190006091A (ko) | 2009-10-29 | 2019-01-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
EP2494594B1 (en) | 2009-10-29 | 2020-02-19 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
CN105070717B (zh) | 2009-10-30 | 2019-01-01 | 株式会社半导体能源研究所 | 半导体装置 |
CN102598249B (zh) | 2009-10-30 | 2014-11-05 | 株式会社半导体能源研究所 | 半导体装置 |
CN102612749B (zh) * | 2009-11-06 | 2015-04-01 | 株式会社半导体能源研究所 | 半导体器件 |
CN104600074A (zh) * | 2009-11-06 | 2015-05-06 | 株式会社半导体能源研究所 | 半导体装置 |
KR101790365B1 (ko) * | 2009-11-20 | 2017-10-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101928723B1 (ko) * | 2009-11-20 | 2018-12-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
CN102598266B (zh) * | 2009-11-20 | 2015-04-22 | 株式会社半导体能源研究所 | 半导体装置 |
KR101662359B1 (ko) * | 2009-11-24 | 2016-10-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 메모리 셀을 포함하는 반도체 장치 |
WO2011078373A1 (en) * | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
-
2010
- 2010-10-27 KR KR1020177036396A patent/KR101928723B1/ko active IP Right Grant
- 2010-10-27 KR KR1020127015709A patent/KR101811999B1/ko active IP Right Grant
- 2010-10-27 KR KR1020187035370A patent/KR20180133548A/ko active Search and Examination
- 2010-10-27 WO PCT/JP2010/069546 patent/WO2011062058A1/en active Application Filing
- 2010-10-27 KR KR1020217033092A patent/KR102451852B1/ko active IP Right Grant
- 2010-10-27 KR KR1020197031840A patent/KR20190124813A/ko not_active Application Discontinuation
- 2010-10-27 KR KR1020207022300A patent/KR20200096317A/ko not_active IP Right Cessation
- 2010-11-11 TW TW109104519A patent/TWI754894B/zh active
- 2010-11-11 TW TW106102978A patent/TWI686902B/zh active
- 2010-11-11 TW TW112104187A patent/TWI829525B/zh active
- 2010-11-11 TW TW099138829A patent/TWI529865B/zh not_active IP Right Cessation
- 2010-11-11 TW TW105102036A patent/TWI579976B/zh active
- 2010-11-11 TW TW110147763A patent/TWI793930B/zh active
- 2010-11-17 US US12/947,846 patent/US8339828B2/en active Active
- 2010-11-17 JP JP2010256904A patent/JP5706136B2/ja not_active Expired - Fee Related
-
2012
- 2012-11-19 US US13/680,378 patent/US8619454B2/en not_active Expired - Fee Related
-
2013
- 2013-10-22 US US14/059,475 patent/US8804396B2/en active Active
-
2014
- 2014-08-05 US US14/451,671 patent/US9135958B2/en active Active
-
2015
- 2015-02-26 JP JP2015036252A patent/JP2015144293A/ja not_active Withdrawn
- 2015-08-18 US US14/828,669 patent/US9705005B2/en not_active Expired - Fee Related
-
2016
- 2016-10-13 JP JP2016201639A patent/JP2017016731A/ja not_active Withdrawn
-
2017
- 2017-06-28 US US15/635,550 patent/US20170301380A1/en not_active Abandoned
- 2017-10-19 JP JP2017202503A patent/JP2018045756A/ja not_active Withdrawn
-
2019
- 2019-09-04 JP JP2019161582A patent/JP6978473B2/ja active Active
-
2021
- 2021-11-11 JP JP2021184061A patent/JP7256246B2/ja active Active
-
2023
- 2023-03-30 JP JP2023054482A patent/JP7502516B2/ja active Active
- 2023-12-14 JP JP2023211473A patent/JP2024019558A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005094025A (ja) | 2004-10-15 | 2005-04-07 | Renesas Technology Corp | 半導体装置及びトランジスタ |
JP2006294116A (ja) | 2005-04-08 | 2006-10-26 | Renesas Technology Corp | 半導体記憶装置 |
JP2009135350A5 (ja) | 2007-12-03 | 2011-01-20 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7502516B2 (ja) | 半導体装置 | |
JP7357753B2 (ja) | 半導体装置 | |
JP7326544B2 (ja) | 半導体装置 | |
JP7376651B2 (ja) | 半導体装置 | |
JP5647873B2 (ja) | 半導体装置 | |
JP7514340B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230426 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240425 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7502516 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |