JP7439521B2 - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents
半導体モジュール及び半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP7439521B2 JP7439521B2 JP2020002848A JP2020002848A JP7439521B2 JP 7439521 B2 JP7439521 B2 JP 7439521B2 JP 2020002848 A JP2020002848 A JP 2020002848A JP 2020002848 A JP2020002848 A JP 2020002848A JP 7439521 B2 JP7439521 B2 JP 7439521B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- covering
- covering member
- semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 327
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229920005989 resin Polymers 0.000 claims description 92
- 239000011347 resin Substances 0.000 claims description 92
- 238000007789 sealing Methods 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 59
- 229920002379 silicone rubber Polymers 0.000 claims description 46
- 239000004945 silicone rubber Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 31
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 23
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 23
- 238000005192 partition Methods 0.000 claims description 14
- 229910002601 GaN Inorganic materials 0.000 claims description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 7
- 229920000647 polyepoxide Polymers 0.000 claims description 7
- 239000000945 filler Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 description 50
- 230000001070 adhesive effect Effects 0.000 description 50
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 230000035882 stress Effects 0.000 description 15
- 230000008646 thermal stress Effects 0.000 description 15
- 229920006122 polyamide resin Polymers 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 239000009719 polyimide resin Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229920000106 Liquid crystal polymer Polymers 0.000 description 3
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
- H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
- H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
- H01L2224/48993—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用される。
特許文献１に、ＳｉＣ（炭化ケイ素）を用いて作成された半導体チップを備える半導体モジュールが記載されている。この種の半導体モジュールでは、半導体チップを保護するため、半導体チップが熱硬化性樹脂で封止される。
半導体チップの動作時の発熱により、半導体チップと封止樹脂との間に熱応力が発生する。例えば半導体チップと封止樹脂との熱膨張係数の差が大きいほど、大きな熱応力が発生する。この熱応力は、通常、半導体チップの上面外周および側面上部のエッジ部に集中する。
ＳｉＣやＧａＮ（窒化ガリウム）を用いて作成されたワイドバンドギャップ半導体チップは、例えばＳｉ（ケイ素）を用いて作成されたＳｉ半導体チップと比べて封止樹脂との熱膨張係数の差が大きい。また、ＳｉＣやＧａＮを用いて作成されたワイドバンドギャップ半導体チップは、例えばＳｉを用いて作成されたＳｉ半導体チップと比べて弾性率が大きい。そのため、ワイドバンドギャップ半導体チップを備える半導体モジュールでは、半導体チップの上面外周および側面上部のエッジ部と封止樹脂との接着界面において熱応力による剥離が生じやすく、また、応力集中箇所であるエッジ部付近を起点として封止樹脂にクラックが発生しやすい。エッジ部と封止樹脂との接着界面における剥離に伴い、例えば半導体チップ上に接合されたワイヤが引き剥がされる。また、封止樹脂のクラックに伴い、例えば封止樹脂内のワイヤが破断し得る。
特許文献１に記載の半導体モジュールでは、このような剥離及びクラックの発生を抑制するため、半導体チップの上面外周および側面上部のエッジ部が全周に亘って応力緩和樹脂で被覆されている。この応力緩和樹脂は、ポリイミド樹脂又はポリアミド樹脂を主成分としている。
ところで、特許文献１の段落０００６には、「・・・ＳｉＣ結晶の表面においてはシラン系樹脂膜が形成されにくく、形成してもＳｉＣ半導体素子と封止樹脂との密着性向上の効果が低いことが見出された。これは、例えばＳｉＣ基板の表面ではＳｉに比べて酸化膜層が形成されにくく、シランカップリング剤と結合できるＯＨ基が表面に多く存在しないため」と記載されている。この記載は、ＳｉＣ基板表面の親水性が低く、応力緩和樹脂を構成するポリイミド樹脂又はポリアミド樹脂とＳｉＣ基板表面との濡れ性が悪いことを示唆する。
このように、特許文献１に記載の構成では、応力緩和樹脂とＳｉＣ基板表面との濡れ性が悪いため、応力緩和樹脂をＳｉＣ基板表面に適正な厚みで塗布することが難しく、半導体チップの上面外周および側面上部のエッジ部を応力緩和樹脂で適正に被覆できない場合があるものと思われる。エッジ部が応力緩和樹脂で適正に被覆されない場合、エッジ部付近での応力集中を抑制することが難しい。
本発明はかかる点に鑑みてなされたものであり、ワイドバンドギャップ半導体チップの上面外周および側面上部のエッジ部付近での応力集中を抑制するのに適した構成の半導体モジュール、及びこのような半導体モジュールの製造方法を提供することを目的の１つとする。
本発明の一形態に係る半導体モジュールは、ワイドバンドギャップ半導体素子を有する半導体チップと、前記半導体チップの上面外周および側面上部のエッジ部を覆う被覆部材と、前記被覆部材と前記エッジ部との間に介在して配置される緩衝部材と、前記半導体チップ、前記被覆部材及び前記緩衝部材を含む部品を囲うケース部材と、前記ケース部材によって規定される空間内に充填され、前記部品を覆う封止樹脂と、を備え、前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低く、前記半導体チップは、前記ワイドバンドギャップ半導体素子の上面に設けられた上面電極と、前記上面電極の周囲に設けられた絶縁膜と、前記上面電極にボンディングされたワイヤと、を有し、前記被覆部材は、前記半導体チップの上面において、前記上面電極のワイヤボンディング領域を覆わず、前記絶縁膜の少なくとも一部を全周に亘って覆う、第１の被覆部を有し、前記緩衝部材は、前記絶縁膜の全周に亘って、前記第１の被覆部と前記絶縁膜との間に介在して配置され、前記第１の被覆部は、前記絶縁膜に沿った形状を持つ隔壁部を有し、前記隔壁部は、前記絶縁膜上方から前記絶縁膜に向かって延び、全周に亘って前記絶縁膜と直に接触し、前記絶縁膜上の前記緩衝部材と前記上面電極とを隔てる。
本発明の一形態に係る半導体モジュールは、ワイドバンドギャップ半導体素子を有する半導体チップと、前記半導体チップの上面外周および側面上部のエッジ部を覆う被覆部材と、前記被覆部材と前記エッジ部との間に介在して配置される緩衝部材と、前記半導体チップ、前記被覆部材及び前記緩衝部材を含む部品を囲うケース部材と、前記ケース部材によって規定される空間内に充填され、前記部品を覆う封止樹脂と、を備え、前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低く、前記半導体チップは、前記ワイドバンドギャップ半導体素子の上面に設けられた上面電極と、前記上面電極の周囲に設けられた絶縁膜と、前記上面電極にボンディングされたワイヤと、を有し、前記被覆部材は、前記半導体チップの上面において、前記上面電極のワイヤボンディング領域を覆わず、前記絶縁膜の少なくとも一部を全周に亘って覆う、第１の被覆部を有し、前記緩衝部材は、前記絶縁膜の全周に亘って、前記第１の被覆部と前記絶縁膜との間に介在して配置され、前記第１の被覆部は、前記絶縁膜に沿った形状を持つ隔壁部を有し、前記隔壁部は、前記上面電極の外周縁と前記絶縁膜の全体とを全周に亘って被覆する保護膜の少なくとも外周縁部を全周に亘って覆い、前記絶縁膜上の前記緩衝部材と前記上面電極とを隔てる。
本発明の一形態に係る半導体モジュールは、ワイドバンドギャップ半導体素子を有する半導体チップと、前記半導体チップの上面外周および側面上部のエッジ部を覆う被覆部材と、前記被覆部材と前記エッジ部との間に介在して配置される緩衝部材と、前記半導体チップ、前記被覆部材及び前記緩衝部材を含む部品を囲うケース部材と、前記ケース部材によって規定される空間内に充填され、前記部品を覆う封止樹脂と、を備え、前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低く、前記半導体チップは、前記ワイドバンドギャップ半導体素子の上面に設けられた上面電極と、前記上面電極の周囲に設けられた絶縁膜と、前記上面電極にボンディングされたワイヤと、を有し、前記被覆部材は、前記半導体チップの上面において、前記上面電極のワイヤボンディング領域を覆わず、前記絶縁膜の少なくとも一部を全周に亘って覆う、第１の被覆部を有し、前記緩衝部材は、前記絶縁膜の全周に亘って、前記第１の被覆部と前記絶縁膜との間に介在して配置され、前記第１の被覆部は、前記絶縁膜に沿った形状を持つ隔壁部を有し、前記隔壁部は、前記上面電極の外周縁と前記絶縁膜の全体とを全周に亘って被覆する保護膜の少なくとも外周縁部を全周に亘って覆い、前記絶縁膜上の前記緩衝部材と前記上面電極とを隔てる。
本発明の一形態に係る半導体モジュールの製造方法は、ワイドバンドギャップ半導体素子を有する半導体チップを備える半導体モジュールの製造方法であって、前記半導体チップの上面外周および側面上部のエッジ部に沿った形状を持つ被覆部材に緩衝材を塗布する工程と、前記緩衝材が塗布された被覆部材を前記半導体チップに被せることにより、前記緩衝材を前記被覆部材と前記エッジ部との間に介在して配置させる工程と、前記被覆部材と前記エッジ部との間に介在して配置された緩衝材を硬化させる工程と、前記緩衝材を硬化させることによって得た緩衝部材、前記被覆部材及び前記半導体チップを含む部品を基板に取り付ける工程と、前記基板に取り付けられた前記部品を封止樹脂で覆う工程と、を含み、前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低い。
本発明の一形態に係る半導体モジュールの製造方法は、ワイドバンドギャップ半導体素子を有する半導体チップと、複数の枠体を組み合わせることにより、前記半導体チップの上面外周および側面上部のエッジ部に沿った形状をなす被覆部材と、を備える半導体モジュールの製造方法であって、前記半導体チップを基板に取り付ける工程と、前記複数の枠体の各々に緩衝材を塗布する工程と、前記緩衝材が塗布された複数の枠体の各々を前記エッジ部に沿わせるように前記半導体チップに被せることにより、前記緩衝材を前記被覆部材と前記エッジ部との間に介在して配置させる工程と、前記被覆部材と前記エッジ部との間に介在して配置された緩衝材を硬化させる工程と、前記緩衝材を硬化させることによって得た緩衝部材、前記被覆部材及び前記半導体チップを含む部品を封止樹脂で覆う工程と、を含み、前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低い。
本発明の一形態によれば、半導体モジュールにおいて、ワイドバンドギャップ半導体チップの上面外周および側面上部のエッジ部付近での応力集中を抑制することができる。また、本発明の一形態に係る製造方法を実施することにより、このような半導体モジュールを製造することができる。
以下、本発明を適用可能な半導体モジュールについて説明する。図１は、本発明の実施の一形態に係る半導体モジュール１を示す側断面図である。なお、本発明の実施の一形態に係る半導体モジュール１はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
以下の図において、半導体モジュールの長手方向をＸ方向、短手方向をＹ方向、高さ方向をＺ方向と定義することにする。場合によっては、Ｘ方向を前後方向、Ｙ方向を左右方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体モジュールの取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。また、本明細書において、平面視は、半導体モジュールの上面をＺ軸の正方向から視た場合を意味する。
半導体モジュール１は、例えばパワーモジュール等の電力変換装置に適用されるものである。図１に示すように、半導体モジュール１は、ベース板１０、ベース板１０上に配置された積層基板２、積層基板２上に接合材４０を介して実装された半導体チップ３０、半導体チップ３０と電気的に接続する配線部材であるワイヤ７０、積層基板２と半導体チップ３０とワイヤ７０を収容するケース部材１２、ケース部材１２の内部空間に充填される封止樹脂１６、及び一部がケース部材に埋設された端子部材１４を備える。
ベース板１０は、例えば銅、アルミニウム又はこれらの合金等からなる平面視方形状の金属板であり、積層基板２及びこれに実装された電子部品からの熱を外部に放射する放熱板として作用する。
ケース部材１２は、ベース板１０の外形に沿った矩形の枠状の樹脂製枠体であり、例えばベース板１０上に接着剤等によって接着される。ケース部材１２の上方には、図示しない蓋があってもよい。ベース板１０及びケース部材１２に取り囲われた空間には封止樹脂１６が充填される。ケース部材１２は、熱可塑性樹脂により構成されている。このような樹脂として、ＰＰＳ樹脂（ポリフェニレンサルファイド樹脂）、ＰＢＴ樹脂（ポリブチレンテレフタレート樹脂）等がある。
端子部材１４は、ケース部材１２に一体成型により埋め込まれている。端子部材１４は、複数あり半導体チップ３０と電気的に接続されている。端子部材１４は、例えば銅、銅合金、アルミニウム合金、鉄合金等の金属製の板状体を折り曲げて形成される。図１に示すように、端子部材１４は、ケース部材１２の段部面１２ａから露出する内側端子部１４ａと、ケース部材１２の上面１２ｂから突出する外側端子部１４ｂを有する。
封止樹脂１６は、枠状のケース部材１２により規定されるケース部材１２の内部空間に充填される。これにより、積層基板２、及びこれに実装された被覆部材５０及び緩衝部材６０が付けられた半導体チップ３０、ワイヤ７０が上記の空間内に封止される。封止樹脂１６は、熱硬化性の樹脂により構成される。例えば、フィラーを混入したエポキシ樹脂が、絶縁性、耐熱性および放熱性の点から好適である。このような封止樹脂１６は、熱膨張係数が７ｐｐｍ／Ｋ以上、３０ｐｐｍ／Ｋ以下であり、弾性率が７ＧＰａ以上、３０ＧＰａ以下である。
また、ケース部材１２と封止樹脂１６とが一体化したフルモールド構造であってもよい。この場合、ケース部材１２は、半導体モジュールの枠状壁部を形成すると共に、積層基板２、及びこれに実装された被覆部材５０及び緩衝部材６０が付けられた半導体チップ３０、ワイヤ７０を封止する。半導体モジュール１は、上面および枠状壁部がケース部材１２で形成され、下面の一部にベース板１０が露出し、対向する２つの側面に端子部材１４が延出している。このようなフルモールド構造は、トランスファー成型等により形成することができる。なお、封止樹脂１６が一体化したケース部材１２は、熱硬化性樹脂により構成されている。このような樹脂として、フィラーを混入したエポキシ樹脂を用いることが好適である。
積層基板２は、例えばＤＢＡ（Direct Bonded Aluminum）基板やＤＢＣ（Direct Bonded Copper）基板、ＡＭＢ（Active Metal Brazing）基板、または金属ベース基板で構成される。積層基板２は、絶縁層２０を有する。絶縁層２０は、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、又はセラミックス材料をフィラーとして用いたエポキシ樹脂材料等の絶縁材料によって形成される。
絶縁層２０の上面には、複数の回路板２２が形成される。図１では、便宜上、回路板２２を２つのみ示すが、絶縁層２０の上面には、より多くの回路板２２が形成されてもよい。これらの回路板２２は、銅箔等の金属層であり、絶縁層２０上に電気的に互いに絶縁された状態で島状に形成される。
各回路板２２には、複数の半導体チップ３０が半田等の接合材４０を介して配置される。半導体チップ３０は、平面視方形状に形成される。図２は、半導体モジュール１のうち、半導体チップ３０及びその周辺の構造を模式的に示す図である。
ワイヤ７０は、配線部材である。ワイヤ７０は、一端が半導体チップ３０の上面電極３３にボンディングされ、他端が内側端子部１４ａにボンディングされる。また、図示していないが、回路板２２にボンディングされていてもよい。これにより、半導体モジュール１は、ワイヤ７０及び端子部材１４を介して不図示の外部装置と電気的に接続される。ワイヤ７０の材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金の何れか１つ又はそれらの組み合わせを用いることができる。配線部材としてワイヤ以外の部材を用いることも可能である。例えばワイヤに代えてリボンやリードフレームを用いることができる。
半導体チップ３０は、回路板２２に接合材４０を介して配置され、電気的に接続される。図１では、便宜上、１つの回路板２２につき１つの半導体チップ３０を示すが、より多くの半導体チップ３０が各回路板２２に配置されてもよい。
図２に示すように、半導体チップ３０は、半導体素子３１、絶縁膜３２及び上面電極３３を有する。
半導体素子３１は、バンドギャップが大きいワイドバンドギャップ半導体素子であり、例えばＳｉＣ（炭化ケイ素）又はＧａＮ（窒化ガリウム）を用いて作成される。ワイドバンドギャップ半導体素子は、ワイドギャップ半導体素子と呼ばれることもある。半導体素子３１は、平面視方形状に形成される。半導体素子３１の底面には、裏面電極３１ａが形成される。裏面電極３１ａは、例えば銅で形成される。
絶縁膜３２は、絶縁性を有するＳｉＯ２（二酸化ケイ素）の酸化膜であり、半導体素子３１の上面において、上面電極３３の周囲に設けられる。本実施の一形態では、絶縁膜３２は、半導体素子３１の上面において、上面電極３３の全周を囲うように、半導体素子３１の外周縁に沿って設けられる。
上面電極３３は、例えばエミッタ電極、ソース電極、ゲート電極、アノード電極等であり、例えばアルミニウムで形成される。上面電極３３は、半導体素子３１の上面に設けられる。上面電極３３の外周縁部は、絶縁膜３２の内周縁部を全周に亘って覆っている。
ところで、半導体モジュール１においては、半導体チップ３０の動作時の発熱により、半導体チップ３０と封止樹脂１６との間に熱膨張係数の差及びそれぞれの弾性率に応じた熱応力が発生する。この熱応力は、半導体チップ３０の上面外周および側面上部のエッジ部３０ａに集中する。
Ｓｉ半導体素子は、熱膨張係数が２～３ｐｐｍ／Ｋ、弾性率が１１０～１４０ＧＰａである。一方で、ＳｉＣ半導体素子は、熱膨張係数が３～５ｐｐｍ／Ｋ、弾性率が４００～５００ＧＰａである。また、ＧａＮ半導体素子は、熱膨張係数が３～６ｐｐｍ／Ｋ、弾性率が１２０～３００ＧＰａである。このように、ＳｉＣやＧａＮを用いて作製されたＳｉＣ半導体素子やＧａＮ半導体素子等のワイドバンドギャップ半導体素子は、Ｓｉを用いて作成されたＳｉ半導体素子よりも熱膨張係数が大きい。そのため、半導体チップ３０は、Ｓｉ半導体チップと比べて封止樹脂１６との熱膨張係数の差が大きい。また、Ｓｉ半導体素子よりも弾性率が高い。このことから、半導体チップ３０において、その上面外周および側面上部のエッジ部３０ａに集中する熱応力により、エッジ部３０ａと封止樹脂１６との接着界面において剥離が生じることが懸念される。また、エッジ部３０ａ付近を起点として封止樹脂１６にクラックが発生することも懸念される。
なお、半導体素子３１は、他の構成要素（絶縁膜３２、上面電極３３）に対して体積が遥かに大きい。そのため、本実施の一形態において、半導体チップ３０の弾性率及び熱膨張係数は、半導体素子３１の弾性率及び熱膨張係数と実質同じであるとみなす。
このような剥離及びクラックの発生を抑制するため、半導体モジュール１は、被覆部材５０及び緩衝部材６０を備える。
図３に、被覆部材５０の斜視図を示す。なお、図３において、被覆部材５０の表面に示される平行細線は、立体表面の形状を表す線である。
被覆部材５０は、半導体チップ３０に被せられる枠状体のキャップ部材であり、平面視方形状に形成された半導体チップ３０の上面外周および側面上部のエッジ部３０ａに沿った形状を持つ。被覆部材５０は、樹脂成形品であり、例えば封止樹脂１６と同じ材料を用いて成形される。この種の材料として、例えばエポキシ系樹脂が挙げられる。被覆部材５０は、ポアソン比が０．５に近いＬＣＰ（Liquid Crystal Polymer）樹脂を用いて成形されてもよい。なお、エポキシ系樹脂やＬＣＰ樹脂に、フィラーを含有させてもよい。このような被覆部材５０は、熱膨張係数が７ｐｐｍ／Ｋ以上、３０ｐｐｍ／Ｋ以下であり、弾性率が７ＧＰａ以上、３０ＧＰａ以下である。
被覆部材５０は一体成形品であるが、本実施の一形態では、便宜上、被覆部材５０を３つの部分に分けて説明する。具体的には、被覆部材５０を、第１の被覆部５０ａ、第２の被覆部５０ｂ及びエッジ被覆部５０ｃに分けて説明する。図２では、第１の被覆部５０ａ、第２の被覆部５０ｂ、エッジ被覆部５０ｃの各部分を二点鎖線で区切って示す。
なお、図２に示される、第１の被覆部５０ａ、第２の被覆部５０ｂ、エッジ被覆部５０ｃの各部分の範囲（言い換えると、二点鎖線で区切られた各部分の区画）は、便宜上のものに過ぎない。次に説明するように、第１の被覆部５０ａは、半導体チップ３０の上面（より詳細には、絶縁膜３２が露出する領域）を覆う部分であり、第２の被覆部５０ｂは、半導体チップ３０（より正確には、半導体素子３１）の側面３０ｂを覆う部分であり、エッジ被覆部５０ｃは、半導体チップ３０の上面外周と側面上部を含むエッジ部３０ａを覆う部分である。エッジ部３０ａは、応力が集中しやすい領域であり、例えば、半導体チップ３０（より正確には、半導体素子３１）の側面上端から５０μｍ内側に至るまでの上面領域、および、半導体チップ３０（より正確には、半導体素子３１）の側面上端から３０μｍ下方に至るまでの側面領域であってよい。
第１の被覆部５０ａは、絶縁膜３２の上方において水平方向（Ｘ方向及びＹ方向を含むＸＹ平面と平行な方向）に延びて形成された部分であり、絶縁膜３２の少なくとも外周縁部を全周に亘って覆う。また、第１の被覆部５０ａは、上面電極３３で覆われていない絶縁膜３２の全体を全周に亘って覆ってもよい。言い換えると、第１の被覆部５０ａは、半導体チップ３０の上面において、上面電極３３を覆わず、絶縁膜３２の少なくとも一部を全周に亘って覆う。
第２の被覆部５０ｂは、半導体チップ３０の側方において鉛直方向（半導体チップ３０の高さ方向）に延びて形成された部分であり、半導体チップ３０の四方を取り囲い、側面３０ｂのほぼ全体を覆う。言い換えると、第２の被覆部５０ｂは、半導体チップ３０の側面３０ｂの少なくとも一部を全周に亘って覆う。
エッジ被覆部５０ｃは、水平方向に延びた第１の被覆部５０ａと、鉛直方向に延びた第２の被覆部５０ｂとを連結する部分である。エッジ被覆部５０ｃは、半導体チップ３０のエッジ部３０ａを全周に亘って覆う。
半導体チップ３０の外面（詳細には、絶縁膜３２の上面、半導体チップ３０のエッジ部３０ａ及び側面３０ｂ）と対向する被覆部材５０の内面５０ｄは、半導体チップ３０の外面よりも一回り大きい。そのため、半導体チップ３０の外面と被覆部材５０の内面５０ｄ間の全域に亘り、隙間ができる。
この隙間に、緩衝部材６０が充填される。すなわち、緩衝部材６０は、絶縁膜３２の全周に亘って、第１の被覆部５０ａと絶縁膜３２との間に介在して配置されるとともに、半導体チップ３０の側面３０ｂの全周に亘って、第２の被覆部５０ｂと側面３０ｂとの間に介在して配置される。緩衝部材６０は、更に、半導体チップ３０のエッジ部３０ａの全周に亘って、エッジ被覆部５０ｃとエッジ部３０ａとの間に介在して配置される。
半導体チップ３０の外面と被覆部材５０の内面５０ｄとの隙間は、エッジ被覆部５０ｃにおいて一様な大きさを持つ。好ましくは、全域に亘り一様な大きさを持つ。隙間の間隔は、例えば１０μｍ以上、１００μｍ以下である。この隙間に緩衝部材６０が充填されることから、１０μｍ以上、１００μｍ以下で均一な厚みの緩衝部材６０がエッジ被覆部５０ｃにおいて半導体チップ３０と被覆部材５０との間に介在して配置されることとなる。
緩衝部材６０は、封止樹脂１６および被覆部材５０よりも弾性率が低い材料を用いて形成される。また、緩衝部材６０の弾性率は、半導体チップ３０の弾性率よりも低い。好ましくは、緩衝部材６０は、弾性率が０．５×１０－３ＧＰａ以上、５．０×１０－３ＧＰａ以下である。弾性率が小さすぎると、形状を保持することが難しく、半導体チップ３０の外面と被覆部材５０の内面５０ｄ間の隙間から漏れ出てしまう恐れがある。また、弾性率が大きすぎると、応力の緩和作用が小さくなり、クラックの発生を抑制できない。半導体チップ３０と封止樹脂１６との熱による体積変化の差に起因する熱応力は、低弾性率部材である緩衝部材６０が半導体チップ３０と封止樹脂１６との間で弾性変形することによって緩和される。この緩和作用により、半導体チップ３０の上面外周および側面上部のエッジ部３０ａ付近で発生する熱応力が小さくなり、エッジ部３０ａと封止樹脂１６との接着界面における剥離及びエッジ部３０ａ付近を起点とした封止樹脂１６のクラックの発生が抑制される。
緩衝部材６０は、半導体チップ３０と封止樹脂１６との熱による体積変化の差に応じて弾性変形したときに破断しないように、破断伸び率が高い材料を用いて形成されてもよい。一例として、緩衝部材６０の破断伸び率は４０％以上である。
本実施の一形態において、緩衝部材６０は、シリコーンゴム接着剤を硬化させたものである。緩衝部材６０は、例えば、高伸長シリコーンゴム接着剤であり、ゴム硬度（ＪＩＳ規格タイプＡに準拠）が１０以下である。
シリコーンゴム接着剤は、ＳｉＣ基板表面の親水性が低いことから、特許文献１の応力緩和樹脂（ポリイミド樹脂又はポリアミド樹脂）と同様に、ＳｉＣ基板表面との濡れ性が悪い。そのため、シリコーンゴム接着剤単独では半導体チップ３０上に適正な厚みのシリコーンゴム層を形成することは難しい。
そこで、本実施の一形態では、被覆部材５０が、シリコーンゴム接着剤を半導体チップ３０との間で保持する構成となっている。これにより、ＳｉＣ基板表面との濡れ性が悪いシリコーンゴム接着剤を、エッジ部３０ａを含む半導体チップ３０の周囲に均一な厚みを保った状態で留めておくことができる。
半導体チップ３０の周囲に留められたシリコーンゴム接着剤が所定条件で硬化されると、エッジ部３０ａを含む半導体チップ３０の外面と被覆部材５０の内面５０ｄとが接着されるとともに、これらの間に適正な厚み（１０μｍ以上、１００μｍ以下の範囲での均一な厚み）の緩衝部材６０が形成される。
本実施の一形態では、被覆部材５０がシリコーンゴム接着剤を半導体チップ３０との間で保持することにより、均一で厚みの厚いシリコーンゴム接着剤を半導体チップ３０の周囲に留めておくことができるため、均一で厚みの厚い緩衝部材６０を得ることができる。緩衝部材６０を厚く形成するほど、緩衝部材６０の弾性変形可能な量が増えるため、緩衝部材６０による熱応力の緩和効果が高まる。
第１の被覆部５０ａは、絶縁膜３２の内縁に沿った形状を持つ隔壁部５２ａを有する。隔壁部５２ａは、絶縁膜３２の上方から絶縁膜３２に向かって延び、全周に亘って絶縁膜３２と直に接触し、絶縁膜３２上の緩衝部材６０と上面電極３３とを隔てる。隔壁部５２ａを設けたことにより、絶縁膜３２上に充填された硬化前のシリコーンゴム接着剤が上面電極３３に廻り込むことが防がれる。
第２の被覆部５０ｂの下端部５２ｂは、半導体チップ３０の側面３０ｂの側方から側面３０ｂに向かって延び、全周に亘って側面３０ｂと直に接触し、第２の被覆部５０ｂと側面３０ｂとの間に介在する緩衝部材６０と、裏面電極３１ａ及び接合材４０と、を隔てる。下端部５２ｂを設けたことにより、第２の被覆部５０ｂと側面３０ｂ間に充填された硬化前のシリコーンゴム接着剤が半導体素子３１の底面側（すなわち、裏面電極３１ａ及び接合材４０）に廻り込むことが防がれる。
シリコーンゴム接着剤は、ポリイミド樹脂やポリアミド樹脂と比べて弾性率が低く且つ破断伸び率が高い。緩衝部材６０は、ポリイミド樹脂やポリアミド樹脂によって形成される場合と比べて、熱応力を緩和させるとともに変形時に破断し難いため、半導体モジュール１の耐ヒートサイクル性及び耐パワーサイクル性の向上に寄与する。
シリコーンゴム接着剤は、ポリイミド樹脂やポリアミド樹脂と比べて粘着性が高く、変形しやすい。そのため、例えば緩衝部材６０が半導体チップ３０のエッジ部３０ａから微小に剥離した場合にも、エッジ部３０ａとの粘着力によって緩衝部材６０が変形し、微小な剥離による隙間を埋める。すなわち、シリコーンゴム接着剤は、ポリイミド樹脂やポリアミド樹脂と比べて密着性が高い。半導体チップ３０及び被覆部材５０に対する緩衝部材６０の密着性が高いため、これらの接着界面において熱応力による剥離が生じにくい。また、シリコーンゴム接着剤は、ポリイミド樹脂やポリアミド樹脂と比べて弾性率が小さい。ポリイミド樹脂は、弾性率が３～７ＧＰａであり、ポリアミド樹脂は、弾性率が１～４ＧＰａである。そのため、応力の緩和作用が小さくなり、クラックの発生を抑制できない。
上面電極３３にはワイヤ７０がボンディング接続される。上面電極３３上のワイヤ７０の接合部をシリコーンゴム接着剤の如き低弾性率部材で覆うと、半導体モジュール１の動作時に発生する繰り返し応力により、ワイヤ７０の接合部が疲労破壊しやすくなる。この点に配慮し、図２に示すように、半導体チップ３０の上面において上面電極３３のワイヤボンディング領域３４は被覆部材５０および緩衝部材６０によって覆われず、封止樹脂１６に露出している。さらに、上面電極３３の全体が被覆部材５０および緩衝部材６０によって覆われず、封止樹脂１６に露出していてもよい。
半導体チップ３０の裏面には、裏面電極３１ａが形成されており、接合材４０が接合されている。接合材４０の接合部をシリコーンゴム接着剤の如き低弾性率部材で覆うと、裏面電極３１ａに接合材４０が接合できなくなる。そのため、緩衝部材６０を起点として、接合材４０と裏面電極３１ａの間での剥離が生じやすくなる。特に、接合材４０がはんだである場合には、裏面電極３１ａの側壁から生じるはんだフィレットの成形を阻害する。この点に配慮し、図２に示すように、半導体チップ３０の裏面において裏面電極３１ａが緩衝部材６０によって覆われていない。
次に、図４を参照して、本実施の一形態に係る半導体モジュール１の製造方法について説明する。図４は、半導体モジュール１の製造方法を模式的に示す図である。なお、以下に示す半導体モジュール１の製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。
半導体モジュール１の製造方法は、被覆部材５０に緩衝材であるシリコーンゴム接着剤６０’を塗布する工程Ａ（図４Ａ参照）と、シリコーンゴム接着剤６０’を被覆部材５０と半導体チップ３０の上面外周および側面上部のエッジ部３０ａとの間に介在して配置させる工程Ｂ（図４Ｂ参照）と、被覆部材５０とエッジ部３０ａとの間に介在して配置されたシリコーンゴム接着剤６０’を硬化させる工程Ｃ（図４Ｂ参照）と、シリコーンゴム接着剤６０’を硬化させることによって得た緩衝部材６０、被覆部材５０及び半導体チップ３０を含む部品を積層基板２に取り付ける工程Ｄ（図４Ｃ～図４Ｅ参照）と、積層基板２に取り付けられた上記の部品を封止樹脂１６で覆う工程Ｅ（図４Ｆ参照）と、をこの順に実施して構成される。
先ず、工程Ａ（塗布工程）が実施される。工程Ａでは、図４Ａに示すように、被覆部材５０の内面５０ｄの全体にシリコーンゴム接着剤６０’が塗布される。被覆部材５０は、半導体チップ３０の上面外周および側面上部のエッジ部３０ａに沿った形状を持つ枠状体である。
次に、工程Ｂ（被覆部材配置工程）が実施される。工程Ｂでは、図４Ｂに示すように、被覆部材５０が半導体チップ３０に被せられる。これにより、被覆部材５０は、半導体チップ３０の上面において絶縁膜３２のほぼ全体を全周に亘って覆うとともに半導体チップ３０の四方において側面３０ｂのほぼ全体を覆い、更に、エッジ部３０ａを全周に亘って覆った状態となる。
工程Ａで塗布されたシリコーンゴム接着剤６０’は、半導体チップ３０と被覆部材５０との隙間に保持される。言い換えると、シリコーンゴム接着剤６０’は、半導体チップ３０と被覆部材５０との間に介在して配置される。工程Ａにおいて、シリコーンゴム接着剤６０’は、被覆部材５０の内面５０ｄに予め多めに塗布されている。そのため、シリコーンゴム接着剤６０’は、被覆部材５０を半導体チップ３０に被せたとき、これらの間に隙間無く充填された状態となる。なお、被覆部材５０を半導体チップ３０に被せたときにシリコーンゴム接着剤６０’が被覆部材５０から溢れた場合、この溢れたシリコーンゴム接着剤６０’は、例えば洗浄水による洗浄で除去されたりウェス等で拭き取られたりする。より好ましくは、シリコーンゴム接着剤６０’は、被覆部材５０からはみ出ない程度に塗布される。
次に、工程Ｃ（硬化工程）が実施される。工程Ｃでは、半導体チップ３０と被覆部材５０との隙間に保持されたシリコーンゴム接着剤６０’が所定条件で硬化される。シリコーンゴム接着剤６０’が硬化することにより、緩衝部材６０が得られる。
次に、工程Ｄ（部品配置工程）が実施される。工程Ｄでは、緩衝部材６０、被覆部材５０及び半導体チップ３０を含む部品が積層基板２に取り付けられる（図４Ｃ～図４Ｅ参照）。より詳細には、工程Ｄでは、積層基板２がベース板１０上に取り付けられ、上記の部品が積層基板２上に接合材４０を介して接合される（図４Ｃ参照）。次いで、ケース部材１２がベース板１０上に取り付けられる（図４Ｄ参照）。続いて、ケース部材１２に埋め込まれた端子部材１４と半導体チップ３０とがワイヤボンディングによって電気的に接続される（図４Ｅ参照）。
次に、工程Ｅ（封止工程）が実施される。工程Ｅでは、ベース板１０及びケース部材１２に取り囲われた空間に封止樹脂１６が充填される。これにより、積層基板２及びこれに実装された電子部品（被覆部材５０及び緩衝部材６０が付けられた半導体チップ３０）並びにワイヤ７０が封止される（図４Ｆ参照）。封止樹脂１６は、上面がケース部材１２の上面１２ｂに達するまで充填され硬化される。
以上説明したように、本実施の一形態によれば、被覆部材５０を用いて半導体チップ３０と封止樹脂１６との間に弾性率の低い緩衝部材６０を介在して配置したことにより、半導体チップ３０と封止樹脂１６との熱による体積変化の差に起因する熱応力が緩和される。この緩和作用により、半導体チップ３０の上面外周および側面上部のエッジ部３０ａ付近で発生する熱応力が小さくなり、エッジ部３０ａと封止樹脂１６との接着界面における剥離及びエッジ部３０ａ付近を起点とした封止樹脂１６のクラックの発生が抑制される。
上記実施の一形態において、被覆部材５０は、一体に成形された樹脂成形品であるが、被覆部材５０の構成はこれに限らない。被覆部材５０は、複数の樹脂成形品を組み合わせて構成されたものであってもよい。
図５～図７は、それぞれ、本発明の変形例１～３に係る被覆部材５０ｘ、５０ｙ、５０ｚの斜視図を示す。なお、図５～図７において、各被覆部材５０ｘ、５０ｙ及び５０ｚの表面に示される平行細線は、図３と同様に、立体表面の形状を表す線である。
図５に示すように、変形例１に係る被覆部材５０ｘは、一対のＵ字状枠体５２ｘよりなる。これらＵ字状枠体５２ｘの両端面５４ｘ同士を突き合せることにより、上記実施の一形態に係る被覆部材５０と同一形状の被覆部材５０ｘが得られる。
図６に示すように、変形例２に係る被覆部材５０ｙは、一対のＬ字状枠体５２ｙよりなる。これらＬ字状枠体５２ｙの両端面５４ｙ同士を突き合せることにより、上記実施の一形態に係る被覆部材５０と同一形状の被覆部材５０ｙが得られる。
図７に示すように、変形例３に係る被覆部材５０ｚは、Ｕ字状枠体５２ｚ及びＩ字状枠体５２ｚ’よりなる。Ｕ字状枠体５２ｚの端部５４ｚとＩ字状枠体５２ｚ’の端部５４ｚ’とを突き合せるとともにＵ字状枠体５２ｚの端部５６ｚとＩ字状枠体５２ｚ’の端部５６ｚ’とを突き合せることにより、上記実施の一形態に係る被覆部材５０と同一形状の被覆部材５０ｚが得られる。
なお、各変形例に係る被覆部材は、３つ以上の枠体を組み合わせて構成されたものであってもよい。また、各変形例に係る被覆部材は、雌雄構造によって枠体同士が嵌合するように構成されてもよい。
次に、図８を参照して、本実施の一形態の変形例に係る半導体モジュール１’の製造方法について説明する。図８は、本変形例に係る半導体モジュール１’の製造方法を模式的に示す図である。半導体モジュール１’は、上記実施の一形態に係る被覆部材５０に代えて図５に示す被覆部材５０ｘを有する点を除き、上記実施の一形態に係る半導体モジュール１と同じ構成を有する。なお、以下に示す半導体モジュール１’の製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。
半導体モジュール１’の製造方法は、半導体チップ３０を積層基板２に取り付ける工程Ａ’（図８Ａ～図８Ｃ参照）と、各Ｕ字状枠体５２ｘにシリコーンゴム接着剤６０’を塗布する工程Ｂ’（図８Ｄ参照）と、各Ｕ字状枠体５２ｘを半導体チップ３０に被せることにより、シリコーンゴム接着剤６０’を被覆部材５０と半導体チップ３０の上面外周および側面上部のエッジ部３０ａとの間に介在して配置させる工程Ｃ’（図８Ｅ～図８Ｆ参照）と、被覆部材５０とエッジ部３０ａとの間に介在して配置されたシリコーンゴム接着剤６０’を硬化させる工程Ｄ’（図８Ｆ参照）と、シリコーンゴム接着剤６０’を硬化させることによって得た緩衝部材６０、被覆部材５０及び半導体チップ３０を含む部品を封止樹脂１６で覆う工程Ｅ’（図８Ｇ参照）と、をこの順に実施して構成される。なお、工程Ａ’の工程Ｂ’の実施の順序は逆であってもよい。
先ず、工程Ａ’（部品配置工程）が実施される。工程Ａ’では、半導体チップ３０が積層基板２上に接合材４０を介して接合される（図８Ａ参照）。次いで、ケース部材１２がベース板１０上に取り付けられる（図８Ｂ参照）。続いて、ケース部材１２に埋め込まれた端子部材１４と半導体チップ３０とがワイヤボンディングによって電気的に接続される（図８Ｃ参照）。
次に、工程Ｂ’（塗布工程）が実施される。工程Ｂ’では、図８Ｄに示すように、各Ｕ字状枠体５２ｘの内面５６ｘ（図５参照）の全体にシリコーンゴム接着剤６０’が塗布される。
次に、工程Ｃ’（被覆部材配置工程）が実施される。工程Ｃ’では、一方のＵ字状枠体５２ｘがエッジ部３０ａに沿う姿勢で半導体チップ３０に被せられる（図８Ｅ参照）。次いで、他方のＵ字状枠体５２ｘがエッジ部３０ａに沿う姿勢で且つその両端面が半導体チップ３０に先に被せられたＵ字状枠体５２ｘの両端面と突き合せられて、半導体チップ３０に被せられる（図８Ｆ参照）。これにより、一対のＵ字状枠体５２ｘよりなる被覆部材５０ｘは、上記実施の一形態に係る被覆部材５０と同様に、半導体チップ３０の上面において絶縁膜３２のほぼ全体を全周に亘って覆うとともに半導体チップ３０の四方において側面３０ｂのほぼ全体を覆い、更に、エッジ部３０ａを全周に亘って覆った状態となる。
工程Ｂ’で塗布されたシリコーンゴム接着剤６０’は、工程Ｃ’の実施により、半導体チップ３０と被覆部材５０ｘとの隙間に保持される。言い換えると、シリコーンゴム接着剤６０’は、半導体チップ３０と被覆部材５０ｘとの間に介在して配置される。
次に、工程Ｄ’（硬化工程）が実施される。工程Ｄ’では、半導体チップ３０と被覆部材５０ｘとの隙間に保持されたシリコーンゴム接着剤６０’が所定条件で硬化される。シリコーンゴム接着剤６０’が硬化することにより、緩衝部材６０が得られる。
次に、工程Ｅ’（封止工程）が実施される。工程Ｅ’では、ベース板１０及びケース部材１２に取り囲われた空間に封止樹脂１６が充填される。これにより、積層基板２及びこれに実装された電子部品（被覆部材５０ｘ及び緩衝部材６０が付けられた半導体チップ３０）並びにワイヤ７０が封止される（図８Ｇ参照）。
被覆部材５０ｘを半導体チップ３０に被せたときにシリコーンゴム接着剤６０’が被覆部材５０ｘから溢れた場合を考える。この場合、溢れたシリコーンゴム接着剤６０’が上面電極３３上のワイヤ用電極や半導体素子３１の底面側（すなわち、裏面電極３１ａ及び接合材４０）に廻り込み、ワイヤ７０及び接合材４０と半導体チップ３０との接合不良が起こることが懸念される。しかしながら、本変形例では、被覆部材５０ｘを半導体チップ３０に被せる前に、積層基板２に対する半導体チップ３０の接合及び半導体チップ３０へのワイヤ７０の接合が実施される。そのため、上記の接合不良の発生が防がれる。
本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
図９は、本発明の変形例に係る半導体モジュールのうち、半導体チップ３０’及びその周辺の構造を模式的に示す図である。図９に示すように、本変形例に係る半導体チップ３０’は、上面電極３３の外周縁を全周に亘って被覆する保護膜３４を備える点を除き、図２に示す半導体チップ３０と同じ構成を有する。この保護膜３４は、上面電極３３の外周縁だけでなく絶縁膜３２の全体も全周に亘って被覆する。
保護膜３４は、例えばシリコーンゴム接着剤よりも弾性率が高く且つ破断伸び率が低いポリイミド樹脂やポリアミド樹脂で形成される。そのため、保護膜３４と封止樹脂１６との接着界面において熱応力による剥離が発生することが懸念される。そこで、本変形例では、第１の被覆部５０ａおよび緩衝部材６０により、保護膜３４の少なくとも外周縁部が全周に亘って覆われている。また、上面電極３３のワイヤボンディング領域３４は被覆部材５０および緩衝部材６０によって覆われず、封止樹脂１６に露出している。さらに、上面電極３３の全体が被覆部材５０および緩衝部材６０によって覆われず、封止樹脂１６に露出していてもよい。これにより、緩衝部材６０による応力緩和作用が働き、上記の剥離が抑制される。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、ワイドバンドギャップ半導体素子を有する半導体チップと、前記半導体チップの上面外周および側面上部のエッジ部を覆う被覆部材と、前記被覆部材と前記エッジ部との間に介在して配置される緩衝部材と、前記半導体チップ、前記被覆部材及び前記緩衝部材を含む部品を覆う封止樹脂と、を備え、前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低い。
上記実施の形態に記載の半導体モジュールにおいて、前記被覆部材は、前記半導体チップの上面外周および側面上部のエッジ部を全周に亘って覆い、前記緩衝部材は、前記エッジ部の全周に亘って、前記被覆部材と前記エッジ部との間に介在して配置される。
上記実施の形態に記載の半導体モジュールにおいて、前記緩衝部材は、弾性率が０．５×１０－３ＧＰａ以上、５．０×１０－３ＧＰａ以下である。
上記実施の形態に記載の半導体モジュールにおいて、前記緩衝部材の破断伸び率は、４０％以上である。
上記実施の形態に記載の半導体モジュールにおいて、前記緩衝部材は、シリコーンゴムである。
上記実施の形態に記載の半導体モジュールにおいて、前記被覆部材は、弾性率が７ＧＰａ以上、３０ＧＰａ以下である。
上記実施の形態に記載の半導体モジュールにおいて、前記被覆部材は、フィラーを添加したエポキシ樹脂である。
上記実施の形態に記載の半導体モジュールにおいて、前記封止樹脂は、弾性率が７ＧＰａ以上、３０ＧＰａ以下である。
上記実施の形態に記載の半導体モジュールにおいて、前記被覆部材と前記封止樹脂は、同じ材料を用いて形成される。
上記実施の形態に記載の半導体モジュールにおいて、前記ワイドバンドギャップ半導体素子は、ＳｉＣ（炭化ケイ素）又はＧａＮ（窒化ガリウム）を用いて作成された半導体素子である。
上記実施の形態に記載の半導体モジュールにおいて、前記半導体チップは、前記ワイドバンドギャップ半導体素子の上面に設けられた上面電極と、前記上面電極の周囲に設けられた絶縁膜と、前記上面電極にボンディングされたワイヤと、を有し、前記被覆部材は、前記半導体チップの上面において、前記上面電極のワイヤボンディング領域を覆わず、前記絶縁膜の少なくとも一部を全周に亘って覆う、第１の被覆部を有し、前記緩衝部材は、前記絶縁膜の全周に亘って、前記第１の被覆部と前記絶縁膜との間に介在して配置される。
上記実施の形態に記載の半導体モジュールにおいて、前記第１の被覆部は、前記絶縁膜に沿った形状を持つ隔壁部を有し、前記隔壁部は、前記絶縁膜上方から前記絶縁膜に向かって延び、全周に亘って前記絶縁膜と直に接触し、前記絶縁膜上の前記緩衝部材と前記上面電極とを隔てる。
上記実施の形態に記載の半導体モジュールにおいて、前記被覆部材は、前記半導体チップの側面の少なくとも一部を全周に亘って覆う、第２の被覆部を有し、前記緩衝部材は、前記側面の全周に亘って、前記第２の被覆部と前記側面との間に介在して配置される。
上記実施の形態に記載の半導体モジュールは、基板を備え、前記半導体チップは、接合部によって前記基板上に接合され、前記第２の被覆部の下端部は、前記側面の側方から前記側面に向かって延び、全周に亘って前記側面と直に接触し、前記第２の被覆部と前記側面との間に介在する緩衝部材と前記接合部とを隔てる。
上記実施の形態に記載の半導体モジュールにおいて、前記被覆部材は、前記上面外周および側面上部のエッジ部に沿った形状を持つ枠状体である。
上記実施の形態に記載の半導体モジュールの製造方法は、ワイドバンドギャップ半導体素子を有する半導体チップを備える半導体モジュールの製造方法であり、前記半導体チップの上面外周および側面上部のエッジ部に沿った形状を持つ被覆部材に緩衝材を塗布する工程と、前記緩衝材が塗布された被覆部材を前記半導体チップに被せることにより、前記緩衝材を前記被覆部材と前記エッジ部との間に介在して配置させる工程と、前記被覆部材と前記エッジ部との間に介在して配置された緩衝材を硬化させる工程と、前記緩衝材を硬化させることによって得た緩衝部材、前記被覆部材及び前記半導体チップを含む部品を基板に取り付ける工程と、前記基板に取り付けられた前記部品を封止樹脂で覆う工程と、を含み、前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低い。
上記実施の形態に記載の半導体モジュールの製造方法は、ワイドバンドギャップ半導体素子を有する半導体チップと、複数の枠体を組み合わせることにより、前記半導体チップの上面外周および側面上部のエッジ部に沿った形状をなす被覆部材と、を備える半導体モジュールの製造方法であり、前記半導体チップを基板に取り付ける工程と、前記複数の枠体の各々に緩衝材を塗布する工程と、前記緩衝材が塗布された複数の枠体の各々を前記エッジ部に沿わせるように前記半導体チップに被せることにより、前記緩衝材を前記被覆部材と前記エッジ部との間に介在して配置させる工程と、前記被覆部材と前記エッジ部との間に介在して配置された緩衝材を硬化させる工程と、前記緩衝材を硬化させることによって得た緩衝部材、前記被覆部材及び前記半導体チップを含む部品を封止樹脂で覆う工程と、を含み、前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低い。
以上説明したように、本発明は、ワイドバンドギャップ半導体チップの上面外周および側面上部のエッジ部付近での応力集中を抑制することができるという効果を有し、特に、半導体モジュール及び半導体モジュールの製造方法に有用である。
１ ：半導体モジュール
２ ：積層基板
１０ ：ベース板
１２ ：ケース部材
１４ ：端子部材
１６ ：封止樹脂
２０ ：絶縁層
２２ ：回路板
３０ ：半導体チップ
３１ ：半導体素子
３２ ：絶縁膜
３３ ：上面電極
３４ ：ワイヤボンディング領域
４０ ：接合材
５０ ：被覆部材
６０ ：緩衝部材
２ ：積層基板
１０ ：ベース板
１２ ：ケース部材
１４ ：端子部材
１６ ：封止樹脂
２０ ：絶縁層
２２ ：回路板
３０ ：半導体チップ
３１ ：半導体素子
３２ ：絶縁膜
３３ ：上面電極
３４ ：ワイヤボンディング領域
４０ ：接合材
５０ ：被覆部材
６０ ：緩衝部材
Claims (16)
- ワイドバンドギャップ半導体素子を有する半導体チップと、
前記半導体チップの上面外周および側面上部のエッジ部を覆う被覆部材と、
前記被覆部材と前記エッジ部との間に介在して配置される緩衝部材と、
前記半導体チップ、前記被覆部材及び前記緩衝部材を含む部品を覆う封止樹脂と、
を備え、
前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低く、
前記半導体チップは、
前記ワイドバンドギャップ半導体素子の上面に設けられた上面電極と、
前記上面電極の周囲に設けられた絶縁膜と、
前記上面電極にボンディングされたワイヤと、を有し、
前記被覆部材は、前記半導体チップの上面において、前記上面電極のワイヤボンディング領域を覆わず、前記絶縁膜の少なくとも一部を全周に亘って覆う、第１の被覆部を有し、
前記緩衝部材は、前記絶縁膜の全周に亘って、前記第１の被覆部と前記絶縁膜との間に介在して配置され、
前記第１の被覆部は、前記絶縁膜に沿った形状を持つ隔壁部を有し、
前記隔壁部は、前記絶縁膜上方から前記絶縁膜に向かって延び、全周に亘って前記絶縁膜と直に接触し、前記絶縁膜上の前記緩衝部材と前記上面電極とを隔てる、半導体モジュール。 - 前記被覆部材は、前記半導体チップの上面外周および側面上部のエッジ部を全周に亘って覆い、
前記緩衝部材は、前記エッジ部の全周に亘って、前記被覆部材と前記エッジ部との間に介在して配置される、請求項１に記載の半導体モジュール。 - 前記緩衝部材は、弾性率が０．５×１０－３ＧＰａ以上、５．０×１０－３ＧＰａ以下である、請求項１又は請求項２に記載の半導体モジュール。
- 前記緩衝部材の破断伸び率は、４０％以上である、請求項１から請求項３のいずれかに記載の半導体モジュール。
- 前記緩衝部材は、シリコーンゴムである、請求項１から請求項４のいずれかに記載の半導体モジュール。
- 前記被覆部材は、弾性率が７ＧＰａ以上、３０ＧＰａ以下である、請求項１から請求項５のいずれかに記載の半導体モジュール。
- 前記被覆部材は、フィラーを添加したエポキシ樹脂である、請求項１から請求項６のいずれかに記載の半導体モジュール。
- 前記封止樹脂は、弾性率が７ＧＰａ以上、３０ＧＰａ以下である、請求項１から請求項７のいずれかに記載の半導体モジュール。
- 前記被覆部材と前記封止樹脂は、同じ材料を用いて形成される、請求項１から請求項８のいずれかに記載の半導体モジュール。
- 前記ワイドバンドギャップ半導体素子は、ＳｉＣ（炭化ケイ素）又はＧａＮ（窒化ガリウム）を用いて作成された半導体素子である、請求項１から請求項９のいずれかに記載の半導体モジュール。
- 前記被覆部材は、前記半導体チップの側面の少なくとも一部を全周に亘って覆う、第２の被覆部を有し、
前記緩衝部材は、前記側面の全周に亘って、前記第２の被覆部と前記側面との間に介在して配置される、
請求項１から請求項１０のいずれかに記載の半導体モジュール。 - 基板を備え、
前記半導体チップは、接合部によって前記基板上に接合され、
前記第２の被覆部の下端部は、前記側面の側方から前記側面に向かって延び、全周に亘って前記側面と直に接触し、前記第２の被覆部と前記側面との間に介在する緩衝部材と前記接合部とを隔てる、請求項１１に記載の半導体モジュール。 - 前記被覆部材は、前記上面外周および側面上部のエッジ部に沿った形状を持つ枠状体である、請求項１から請求項１２の何れか一項に記載の半導体モジュール。
- ワイドバンドギャップ半導体素子を有する半導体チップと、
前記半導体チップの上面外周および側面上部のエッジ部を覆う被覆部材と、
前記被覆部材と前記エッジ部との間に介在して配置される緩衝部材と、
前記半導体チップ、前記被覆部材及び前記緩衝部材を含む部品を覆う封止樹脂と、
を備え、
前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低く、
前記半導体チップは、
前記ワイドバンドギャップ半導体素子の上面に設けられた上面電極と、
前記上面電極の周囲に設けられた絶縁膜と、
前記上面電極にボンディングされたワイヤと、を有し、
前記被覆部材は、前記半導体チップの上面において、前記上面電極のワイヤボンディング領域を覆わず、前記絶縁膜の少なくとも一部を全周に亘って覆う、第１の被覆部を有し、
前記緩衝部材は、前記絶縁膜の全周に亘って、前記第１の被覆部と前記絶縁膜との間に介在して配置され、
前記第１の被覆部は、前記絶縁膜に沿った形状を持つ隔壁部を有し、
前記隔壁部は、前記上面電極の外周縁と前記絶縁膜の全体とを全周に亘って被覆する保護膜の少なくとも外周縁部を全周に亘って覆い、前記絶縁膜上の前記緩衝部材と前記上面電極とを隔てる、半導体モジュール。 - ワイドバンドギャップ半導体素子を有する半導体チップを備える半導体モジュールの製造方法であって、
前記半導体チップの上面外周および側面上部のエッジ部に沿った形状を持つ被覆部材に緩衝材を塗布する工程と、
前記緩衝材が塗布された被覆部材を前記半導体チップに被せることにより、前記緩衝材を前記被覆部材と前記エッジ部との間に介在して配置させる工程と、
前記被覆部材と前記エッジ部との間に介在して配置された緩衝材を硬化させる工程と、
前記緩衝材を硬化させることによって得た緩衝部材、前記被覆部材及び前記半導体チップを含む部品を基板に取り付ける工程と、
前記基板に取り付けられた前記部品を封止樹脂で覆う工程と、
を含み、
前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低い、半導体モジュールの製造方法。 - ワイドバンドギャップ半導体素子を有する半導体チップと、複数の枠体を組み合わせることにより、前記半導体チップの上面外周および側面上部のエッジ部に沿った形状をなす被覆部材と、を備える半導体モジュールの製造方法であって、
前記半導体チップを基板に取り付ける工程と、
前記複数の枠体の各々に緩衝材を塗布する工程と、
前記緩衝材が塗布された複数の枠体の各々を前記エッジ部に沿わせるように前記半導体チップに被せることにより、前記緩衝材を前記被覆部材と前記エッジ部との間に介在して配置させる工程と、
前記被覆部材と前記エッジ部との間に介在して配置された緩衝材を硬化させる工程と、
前記緩衝材を硬化させることによって得た緩衝部材、前記被覆部材及び前記半導体チップを含む部品を封止樹脂で覆う工程と、
を含み、
前記緩衝部材の弾性率は、前記封止樹脂及び前記被覆部材の弾性率よりも低い、半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020002848A JP7439521B2 (ja) | 2020-01-10 | 2020-01-10 | 半導体モジュール及び半導体モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020002848A JP7439521B2 (ja) | 2020-01-10 | 2020-01-10 | 半導体モジュール及び半導体モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021111700A JP2021111700A (ja) | 2021-08-02 |
| JP7439521B2 true JP7439521B2 (ja) | 2024-02-28 |
Family
ID=77060163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020002848A Active JP7439521B2 (ja) | 2020-01-10 | 2020-01-10 | 半導体モジュール及び半導体モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7439521B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021184449A (ja) * | 2020-05-22 | 2021-12-02 | 富士電機株式会社 | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243881A (ja) | 1999-02-23 | 2000-09-08 | Fuji Electric Co Ltd | 平形パワー半導体モジュール |
| JP2004296555A (ja) | 2003-03-25 | 2004-10-21 | Dow Corning Toray Silicone Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2010274566A (ja) | 2009-05-29 | 2010-12-09 | Tokai Rubber Ind Ltd | 電子・電気機器部品圧着接合用熱伝導性ゴム部材およびそれに用いるゴム組成物、並びにそのゴム部材の使用方法 |
| WO2014009996A1 (ja) | 2012-07-11 | 2014-01-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2017143185A (ja) | 2016-02-10 | 2017-08-17 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
-
2020
- 2020-01-10 JP JP2020002848A patent/JP7439521B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243881A (ja) | 1999-02-23 | 2000-09-08 | Fuji Electric Co Ltd | 平形パワー半導体モジュール |
| JP2004296555A (ja) | 2003-03-25 | 2004-10-21 | Dow Corning Toray Silicone Co Ltd | 半導体装置の製造方法および半導体装置 |
| US20070176317A1 (en) | 2003-03-25 | 2007-08-02 | Yoshitsugu Morita | Semiconductor device and method of manufacturing thereof |
| JP2010274566A (ja) | 2009-05-29 | 2010-12-09 | Tokai Rubber Ind Ltd | 電子・電気機器部品圧着接合用熱伝導性ゴム部材およびそれに用いるゴム組成物、並びにそのゴム部材の使用方法 |
| WO2014009996A1 (ja) | 2012-07-11 | 2014-01-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US20150171026A1 (en) | 2012-07-11 | 2015-06-18 | Mitsubishi Electric Corporation | Semiconductor apparatus and method for producing the same |
| JP2017143185A (ja) | 2016-02-10 | 2017-08-17 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021111700A (ja) | 2021-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109216313B (zh) | 具有包括钎焊的导电层的芯片载体的模制封装 | |
| KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
| JP6139330B2 (ja) | 電力用半導体装置 | |
| US10056309B2 (en) | Electronic device | |
| EP2717310A1 (en) | Semiconductor device and wiring substrate | |
| JP2012204366A (ja) | 半導体装置 | |
| KR20090085256A (ko) | 반도체 패키지 및 그 제조방법들 | |
| JP7247574B2 (ja) | 半導体装置 | |
| WO2020241238A1 (ja) | 半導体装置 | |
| KR20100064629A (ko) | 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 | |
| CN111696938A (zh) | 包括具有集成夹具和固定元件的半导体封装件的电子模块 | |
| JP7439521B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| CN113316844A (zh) | 半导体装置、半导体装置的制造方法以及电力变换装置 | |
| US20130256920A1 (en) | Semiconductor device | |
| JP2015023226A (ja) | ワイドギャップ半導体装置 | |
| JP7135293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101490751B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP7127217B2 (ja) | パッケージ、および、パワー半導体モジュールの製造方法 | |
| JP2970609B2 (ja) | 樹脂封止型電子回路装置 | |
| JP2012253118A (ja) | 半導体装置 | |
| JP2008187144A (ja) | 回路装置およびその製造方法 | |
| JP2021174885A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| JP7157783B2 (ja) | 半導体モジュールの製造方法及び半導体モジュール | |
| US12021001B2 (en) | Semiconductor module and manufacturing method of semiconductor module | |
| KR102371636B1 (ko) | 양면 기판 반도체 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231024 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20231024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7439521 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |