JP2970609B2 - 樹脂封止型電子回路装置 - Google Patents

樹脂封止型電子回路装置

Info

Publication number
JP2970609B2
JP2970609B2 JP19323797A JP19323797A JP2970609B2 JP 2970609 B2 JP2970609 B2 JP 2970609B2 JP 19323797 A JP19323797 A JP 19323797A JP 19323797 A JP19323797 A JP 19323797A JP 2970609 B2 JP2970609 B2 JP 2970609B2
Authority
JP
Japan
Prior art keywords
support plate
circuit board
resin
electronic circuit
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19323797A
Other languages
English (en)
Other versions
JPH1126688A (ja
Inventor
雅之 高坂
正子 鳥飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP19323797A priority Critical patent/JP2970609B2/ja
Publication of JPH1126688A publication Critical patent/JPH1126688A/ja
Application granted granted Critical
Publication of JP2970609B2 publication Critical patent/JP2970609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子、集積
回路等の電子回路部品を含む樹脂封止型電子回路装置に
関する。
【0002】
【従来の技術】樹脂封止型電子回路装置として図1に示
すように、放熱性を有する金属製支持板1の主面(表
面)上に半導体素子2をろう材(半田)3で固着すると
共に回路素子4aを有する絶縁性回路基板4を熱硬化性
のエポキシ系接着剤5で固着し、半導体素子2を覆うよ
うにポリイミド又はポリアミド系樹脂等の保護樹脂層6
を設け、回路基板4の表面を覆うようにシリコーンラバ
ーから成る保護樹脂層7を設け、半導体素子2、回路基
板4、内部リード細線8を覆うようにエポキシ系樹脂か
ら成る樹脂封止体9を設けたものが知られている。な
お、回路基板4上にはフリップチップ等の回路素子4a
の他に配線導体(図示せず)等が設けられている。ま
た、支持板1からは連結外部リード10が導出され、更
に非連結外部リードも設けられている。また、樹脂封止
体9はシリカ等の充填材を多く含むものであり、緻密
性、水密性に欠けているので、保護樹脂層6、7は耐湿
性を高めるために設けられている。
【0003】
【発明が解決しようとする課題】ところで、保護樹脂層
7をシリコーンラバーで形成しても十分な耐湿性を得る
ことができないことがある。この問題を解決するために
シリコーンラバーよりも耐湿性が優れているポリイミド
又はポリアミド系樹脂によって保護樹脂層7を形成する
ことがある。しかし、ポリイミド又はポリアミド系樹脂
で保護樹脂層7を形成すると、半導体素子2を固着して
いる半田から成るろう材3にクラック(亀裂)が生じ、
半導体素子2と支持板1との電気的接続が劣化したり、
半導体素子2が支持板1から剥離することがあった。こ
の理由は、必ずしも明らかではないが、ポリイミド系又
はポリアミド系樹脂から成る保護樹脂層7は、シリコー
ンラバーに比べて硬質であり、且つ樹脂封止体9との密
着性に優れていることに起因しているためと思われる。
即ち、図1の回路装置に温度サイクルが加わると、支持
板1の線膨張係数と回路基板4の線膨張係数の差に起因
して、回路基板4に反りが生じることがある。この反り
による応力が樹脂封止体9を介して半導体素子2に達し
て、半導体素子2を支持板1から剥離する作用が生じ、
半導体素子2をを固着している半田から成るろう材3に
クラック(亀裂)が発生し、半導体素子2と支持板1と
の電気的接続が劣化したり、半導体素子2が支持板1か
ら剥離することがあった。
【0004】そこで、本発明は、ろう材の劣化を防ぐこ
とができる樹脂封止型電子回路装置を提供することを目
的とする。
【0005】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、放熱性を有する金属製
の支持板と、前記支持板の一方の主面の第1の領域にろ
う材で固着された電子回路部品と、前記支持板の一方の
主面の第2の領域に接着剤で固着された回路基板と、前
記回路基板に設けられた回路素子と、前記回路素子を備
えた前記回路基板を被覆するように設けられたシリコ−
ンラバ−から成る保護被覆層と、前記電子回路部品及び
前記回路基板を覆い且つ前記保護被覆層に接触するよう
に前記支持板上に設けられた樹脂封止体とを備えた樹脂
封止型電子回路装置において、前記支持板の一方の主面
の前記第1の領域と前記第2の領域との間に凹部又は凸
部が設けられ、前記凹部又は凸部に前記樹脂封止体が結
合されていることを特徴とする樹脂封止型電子回路装置
に係わるものである。また、請求項2に示すように接着
剤を熱可塑性樹脂とすることができる。
【0006】
【発明の作用及び効果】請求項1の発明によれば、支持
板の第1及び第2の領域の間に凹部又は凸部が設けられ
ているので、支持板に対して樹脂封止体が強固に結合す
る。このため、回路基板に反りが生じ、これに基づく応
力が生じても、この応力の樹脂封止体を介しての伝達が
凹部又は凸部で抑制され、第1の領域の電子回路部品に
ほとんど及ばなくなり、電子回路部品を支持板から剥す
ような作用が抑制され、ろう材の劣化が少なくなる。ま
た、請求項2の発明によれば、接着剤が柔軟性を有する
熱可塑性樹脂から成るので、回路基板と支持板との線膨
張係数差に起因する応力をこの接着剤によって吸収し、
回路基板の反りを抑制することができる。
【0007】
【実施例】次に、本発明の実施形態を示す樹脂封止型電
子回路装置を図2及び図3を参照して説明する。本実施
例の樹脂封止型電子回路装置は、放熱性を有する支持板
11と、この上に半田から成るろう材13で固着された
電子回路部品としての半導体素子12と、支持板11上
に熱可塑性樹脂から成る接着剤15で固着された回路基
板14と、半導体素子12を覆う第1の保護樹脂層16
と、回路基板14を覆う第2の保護樹脂層17と、内部
リード細線18と、支持板11、半導体素子12、回路
基板14及び内部リード細線18を覆うエポキシ系樹脂
から成る樹脂封止体19とを備えている。
【0008】支持板11は放熱性を有する金属板から成
り、実質的に平坦な一方の主面(表面)20と他方の主
面(裏面)21とを有している。この支持板11の一方
の主面20は半導体素子12がろう材13で固着されて
いる第1の領域20aと回路基板14が接着剤15で固
着されている第2の領域20bを有し、第1及び第2の
領域20a、20bの間に凹部として蟻溝形状の溝22
が設けられている。また、支持板11の一端面から連結
外部リード23が導出されている。また、リードフレー
ムの状態で外部リード23に連結され、その後に分離さ
れた非連結外部リード24が連結外部リード23に並置
されている。溝22は支持板11の一方の側面から他方
の側面に至るように直線状に延びている。溝22は蟻溝
であるので、この入口の幅はこの底面の幅よりも狭い。
この溝22の中には樹脂封止体19が充填され、噛合の
作用によって支持板11の溝22の領域と樹脂封止体1
9との強固な結合が成立している。
【0009】支持板11は、銅を母材とし、この銅の表
面に無電解メッキ法によってNi(ニッケル)から成る
半田付け性の良い金属層(図示せず)を設けたものであ
り、半導体素子12の半導体基板及び回路基板14より
も厚く形成されている。
【0010】半導体素子12はパワートランジスタであ
って、PN接合を含む半導体基板とこの基板の下面に形
成されたコレクタ電極と、この基板の上面に形成された
ベース電極及びエミッタ電極とを有し、下面のコレクタ
電極が鉛錫半田から成るろう材13によって支持板11
の第1の領域20aに固着され且つ電気的に接続されて
いる。なお、半導体素子12の上面側のベース電極及び
エミッタ電極はリード細線18によって回路基板14上
の配線導体を中継して外部リード24に接続されてい
る。また、半導体素子12の上面はポリイミド又はポリ
アミド樹脂から成る保護樹脂層16で被覆されている。
【0011】回路基板14はエポキシ系樹脂から成る絶
縁性基板であって、支持板11よりも変形し易いもので
ある。即ち回路基板14の体積弾性係数は支持板3の体
積弾性係数よりも小さく、支持板11よりも変形し易
い。回路基板14の下面は熱可塑性樹脂から成る絶縁性
接着剤15によって支持板11の第2の領域20bに固
着されている。なお、接着剤15は回路基板14よりも
大きい柔軟性及び弾性を有する。即ち接着剤15の体積
弾性係数は回路基板14のそれよりも小さい。回路基板
14の表面にはフリップチップ等の回路素子14aが固
着されており、また多数の配線導体(図示せず)が設け
られている。
【0012】回路基板14上の回路素子14a及び配線
導体等を保護するために回路基板14上に設けられた保
護樹脂層17は、シリコ−ンラバ−から成る。なお、保
護樹脂層17を形成する時には、回路素子14aを覆う
ように回路基板14上に液状の樹脂を滴下し、しかる後
固化し、回路基板14の上面のほぼ全部を覆うように保
護樹脂層17を形成する。この時、液状保護樹脂が回路
基板14の外側に垂れることがあるが、この広がりが溝
22で阻止される。
【0013】樹脂封止体19は熱硬化性のエポキシ樹脂
と充填材とから成り、周知のトランスファモールド法に
よって形成されている。即ち、樹脂封止体19は半導体
素子12、回路基板14、支持板11の溝22を含む一
方の主面20及び側面、内部リード細線18の全部、及
び外部リード23、24の一部を覆うように形成されて
いる。従って、樹脂封止体19は保護樹脂層16、17
に強固に密着(固着)されていると共に、支持板11の
溝22を含む主面20に対しても比較的強固に密着(固
着)されている。
【0014】樹脂封止型電子回路装置を図2及び図3に
示すように形成すると、この回路装置にヒートサイクル
(高温と低温との繰返し)が加わっても、ろう材13の
劣化(クラック等)が少なく、半導体素子12の支持板
11からの剥離が生じない。これは次の作用効果に基づ
いている。 (1) 支持板11に蟻溝形状の溝22が形成されてお
り、この溝22に樹脂封止体19の一部が充填されるた
め、支持板11と樹脂封止体19とが強固に密着(結
合)する。このため、ヒートサイクルで回路基板14に
反りが生じても、この反りによる応力が樹脂封止体19
を介して半導体素子12に加わることが抑制され、半導
体素子12の剥離作用も抑制される。 (2) 回路基板14を支持板11に固着する接着剤1
5が熱可塑性樹脂から成り、比較的柔軟性があるため、
回路基板14と支持板11との線膨張係数差に起因する
応力がこの接着剤15で吸収され、回路基板14の反り
が少なくなり、この反りによる応力が小さくなり、半導
体素子12の剥離作用が抑制される。 (3) 支持板11の表面(少なくとも半導体素子12
の固着面)に無電解メッキ法によって半田ぬれ性の良い
金属層が形成されているため、ろう材13を支持板11
に強固に固着することができる。即ち、無電解メッキ法
によれば、金属層を支持板11の表面に均一に且つ比較
的肉厚に形成することができる。従って、半導体素子1
2の下面の全部において、ろう材13が支持板11の金
属層に強固に密着し、半導体素子12の強固な結合が達
成され、半導体素子12が剥離し難くなる。 なお、無電解メッキ法ではなくて電解メッキ法で支持板
11に金属層(Niメッキ層)を形成することもでき
る。しかし、電解メッキ法によれば無電解メッキ法のよ
うに均一にメッキ層を形成することはできない。
【0015】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 樹脂封止体19を支持板11の他方の主面21
側も被覆するように形成することができる。 (2) 回路基板14を固着する接着剤15をエポキシ
系樹脂等の熱硬化性接着剤とすることもできる。但し、
熱可塑性の樹脂の方が望ましい。 (3) 溝22は支持板11の上面の回路基板14と半
導体素子12との間に間欠的に設けてもよい。但し、回
路基板14の反りに伴う応力が樹脂封止体19を通じて
半導体素子12に加わることを十分に抑制するために、
溝22は回路基板14と半導体素子12との間において
支持板11の一方の側面から他方の側面に至るように形
成することが望ましい。 (4) 半導体素子12はダイオード、FET等であっ
てもよい。 (5) 半導体素子12の保護樹脂層16をポリイミド
又はポリアミド樹脂以外の耐湿性絶縁樹脂にすることが
できる。 (6) 溝22の代りに凸状部を設け、樹脂封止体19
との結合強度を強めることができる。 (7) 接着剤15を導電性接着剤とすることができ
る。 (8) 保護樹脂層16は、支持板11の一方の主面2
0及び溝22を被覆していてもよい。
【図面の簡単な説明】
【図1】従来の樹脂封止型電子回路装置を示す断面図で
ある。
【図2】本発明の実施例の樹脂封止型電子回路装置を示
す平面図である。
【図3】図2の樹脂封止型電子回路装置を示す断面図で
ある。
【符号の説明】
11 支持板 12 半導体素子 13 ろう材 14 回路基板 15 接着剤 16、17 保護樹脂層 19 樹脂封止体

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 放熱性を有する金属製の支持板と、 前記支持板の一方の主面の第1の領域にろう材で固着さ
    れた電子回路部品と、 前記支持板の一方の主面の第2の領域に接着剤で固着さ
    れた回路基板と、 前記回路基板に設けられた回路素子と、 前記回路素子を備えた前記回路基板を被覆するように設
    けられたシリコ−ンラバ−から成る保護被覆層と、 前記電子回路部品及び前記回路基板を覆い且つ前記保護
    被覆層に接触するように前記支持板上に設けられた樹脂
    封止体とを備えた樹脂封止型電子回路装置において、 前記支持板の一方の主面の前記第1の領域と前記第2の
    領域との間に凹部又は凸部が設けられ、前記凹部又は凸
    部に前記樹脂封止体が結合されていることを特徴とする
    樹脂封止型電子回路装置。
  2. 【請求項2】 放熱性を有する金属製の支持板と、 前記支持板の一方の主面の第1の領域にろう材で固着さ
    れた電子回路部品と、 前記支持板の一方の主面の第2の領域に接着剤で固着さ
    れた回路基板と、 前記回路基板に設けられた回路素子と、 前記回路素子を備えた前記回路基板を被覆するように設
    けられたシリコ−ンラバ−から成る保護被覆層と、 前記電子回路部品及び前記回路基板を覆い且つ前記保護
    被覆層に接触するように前記支持板上側に設けられた樹
    脂封止体とを備えた樹脂封止型電子回路装置において、 前記接着剤が前記回路基板よりも柔軟性の大きい熱可塑
    性樹脂から成ることを特徴とする樹脂封止型電子回路装
    置。
JP19323797A 1997-07-02 1997-07-02 樹脂封止型電子回路装置 Expired - Fee Related JP2970609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19323797A JP2970609B2 (ja) 1997-07-02 1997-07-02 樹脂封止型電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19323797A JP2970609B2 (ja) 1997-07-02 1997-07-02 樹脂封止型電子回路装置

Publications (2)

Publication Number Publication Date
JPH1126688A JPH1126688A (ja) 1999-01-29
JP2970609B2 true JP2970609B2 (ja) 1999-11-02

Family

ID=16304620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19323797A Expired - Fee Related JP2970609B2 (ja) 1997-07-02 1997-07-02 樹脂封止型電子回路装置

Country Status (1)

Country Link
JP (1) JP2970609B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866880B2 (ja) * 1999-06-28 2007-01-10 株式会社日立製作所 樹脂封止型電子装置
TW200718769A (en) 2002-11-29 2007-05-16 Hitachi Chemical Co Ltd Adhesive composition, adhesive composition for circuit connection, connected body semiconductor device
JP2007059575A (ja) * 2005-08-24 2007-03-08 Diamond Electric Mfg Co Ltd イグナイタ
JP4681648B2 (ja) * 2006-06-22 2011-05-11 富士通株式会社 樹脂封止モジュール、光モジュールおよび樹脂封止方法
JP2008016564A (ja) * 2006-07-04 2008-01-24 Mitsubishi Electric Corp 樹脂封止型パワーモジュール
JP5713032B2 (ja) 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH1126688A (ja) 1999-01-29

Similar Documents

Publication Publication Date Title
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
TWI628750B (zh) 功率覆蓋結構及其製造方法
TWI381499B (zh) 具有增強型散熱特性之半導體封裝結構
US6423576B1 (en) Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
JP5141076B2 (ja) 半導体装置
US20100025810A1 (en) Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features
KR101519062B1 (ko) 반도체 소자 패키지
US20090244848A1 (en) Power Device Substrates and Power Device Packages Including the Same
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US7432601B2 (en) Semiconductor package and fabrication process thereof
EP3577684B1 (en) Power semiconductor module
US7176563B2 (en) Electronically grounded heat spreader
TW417220B (en) Packaging structure and method of semiconductor chip
KR100229520B1 (ko) 수지봉지형 반도체장치
JP2970609B2 (ja) 樹脂封止型電子回路装置
JP3685659B2 (ja) 半導体装置の製造方法
JP2958380B2 (ja) 半導体装置
JP3216702B2 (ja) 樹脂封止型電子回路装置
JP2008211168A (ja) 半導体装置および半導体モジュール
US20050087864A1 (en) Cavity-down semiconductor package with heat spreader
JP2904154B2 (ja) 半導体素子を含む電子回路装置
US11587861B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees