JP7135293B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7135293B2
JP7135293B2 JP2017206689A JP2017206689A JP7135293B2 JP 7135293 B2 JP7135293 B2 JP 7135293B2 JP 2017206689 A JP2017206689 A JP 2017206689A JP 2017206689 A JP2017206689 A JP 2017206689A JP 7135293 B2 JP7135293 B2 JP 7135293B2
Authority
JP
Japan
Prior art keywords
conductive plate
sealing resin
front surface
semiconductor device
injected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017206689A
Other languages
English (en)
Other versions
JP2019079967A (ja
Inventor
祐樹 稲葉
大樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017206689A priority Critical patent/JP7135293B2/ja
Priority to CN201810986853.5A priority patent/CN109712938B/zh
Priority to US16/114,980 priority patent/US10468328B2/en
Priority to DE102018214904.6A priority patent/DE102018214904B4/de
Publication of JP2019079967A publication Critical patent/JP2019079967A/ja
Application granted granted Critical
Publication of JP7135293B2 publication Critical patent/JP7135293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
近年、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を中心として、パワー半導体モジュールが電力変換装置に広く用いられるようになっている。パワー半導体モジュールは１つまたは複数のパワー半導体チップを内蔵して変換接続の一部または全体を構成するパワー半導体デバイスである。
図９は、従来のパワー半導体モジュールの構成を示す断面図である。図９に示すように、パワー半導体モジュールは、パワー半導体チップ２１と、絶縁基板２２と、導電性板２３と、放熱板３０と、金属基板２４と、端子ケース２５と、金属端子２６と、金属ワイヤー２７と、蓋２８と、封止樹脂２９と、を備える。パワー半導体チップ２１は、ＩＧＢＴまたはダイオード等のパワー半導体チップであり、導電性板２３上に搭載される。セラミック基板等の絶縁基板２２のおもて面に銅などの導電性板２３が備えられ、裏面に銅などの放熱板３０が備えられたものを積層基板と称する。積層基板は、金属基板２４にはんだ接合されている。金属基板２４には、端子ケース２５が接着されている。端子ケース２５は、ポリフェニレンサルファイド（ＰＰＳ：Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）等の熱可塑性樹脂で、外部に信号を取り出す金属端子２６を固定するためインサート成形されている。金属端子２６は、積層基板上にはんだ付けで固定され、蓋２８を貫通して外部に突き出ている。金属ワイヤー２７は、パワー半導体チップ２１と金属端子２６とを電気的に接続している。蓋２８は、端子ケース２５と同一の熱可塑性樹脂で構成されている。封止樹脂２９は、積層基板２２の沿面および基板上のパワー半導体チップ２１を絶縁保護する封止材として、端子ケース２５内に充填されている。
封止樹脂２９として、通常、シリコン樹脂やエポキシ樹脂が用いられている。シリコン樹脂やエポキシ樹脂は、寸法安定性や、耐水性・耐薬品性および電気絶縁性が高く、封止樹脂として適している。
半導体モジュールは、薄型化、小型化、大電流容量化する傾向にある。従って、端子ケース、金属基板、蓋をなくしたモールドタイプの半導体モジュールが検討されている。モールドタイプの半導体モジュールは、パワー半導体チップを備えた基板を金型中で封止樹脂によりモールド成形する。
モールドタイプの半導体モジュールでは、封止樹脂２９を充填する際のボイド（気泡）の発生が課題となっている。例えば、キャビティ内の空気を外部に排出するためのエアーベントを有し、それぞれのキャビティの内面には、エアーベントに連結される樹脂が浸入できない大きさの微小溝を有する構造の半導体装置が公知である（例えば、特許文献１参照）。また、ボイドが生じても製品の品質に悪影響を及ぼすことのない位置に、樹脂封止工程に伴う残留空気を捕捉する凹部を、ダイパッドの溝部に連通させて形成する半導体装置が公知である（例えば、特許文献２参照）。
特開平７－１７１８６２号公報 特開２０１０－２６７８５０号公報
パワー半導体チップを実装した導電性板のおもて面に残留するボイド（気泡）に起因して、パワー半導体チップの周辺で封止樹脂の剥離が発生するおそれがあった。そのために、パワー半導体チップが絶縁不良となり、パワー半導体モジュールの信頼性が低下するおそれがあった。特に、複数のパワー半導体チップを搭載した半導体モジュールでは、樹脂充填時の樹脂流動が複雑になり、ボイドが導電性板のおもて面に残留し、パワー半導体モジュールの信頼性が低下するおそれがあった。
この発明は、上述した従来技術による問題点を解消するため、導電性板上のボイドに起因した封止樹脂の剥離による絶縁不良を防止して、信頼性を高くすることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、半導体素子をおもて面に搭載した導電性板と、前記導電性板の少なくともおもて面を内部に封入する封止樹脂と、を備える。前記導電性板のおもて面には、封入された前記封止樹脂の流れが合流する領域に気泡をトラップする構造が設けられている。前記導電性板は、矩形の形状であり、前記封止樹脂は、前記導電性板の長辺側の複数の注入口から注入され、前記気泡をトラップする構造は、前記封止樹脂が注入される側と反対側の長辺の中央のみに設けられている。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、半導体素子をおもて面に搭載した導電性板と、前記導電性板の少なくともおもて面を内部に封入する封止樹脂と、を備える。前記導電性板のおもて面には、封入された前記封止樹脂の流れが合流する領域に気泡をトラップする構造が設けられている。前記導電性板は、矩形の形状であり、前記封止樹脂は、前記導電性板の短辺側の注入口から注入され、前記気泡をトラップする構造は、前記封止樹脂が注入される側と反対側の短辺の中央のみに設けられている。
また、この発明にかかる半導体装置は、上述した発明において、前記気泡をトラップする構造は、前記封止樹脂の流れのベクトルの方向と垂直に設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記気泡をトラップする構造は、溝または穴形状であることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体素子をおもて面に搭載した導電性板と、絶縁基板と、放熱板とを有する積層基板を備え、前記封止樹脂は、前記半導体素子と、前記導電性板と、前記絶縁基板とを内部に封入し、前記放熱板の裏面を露出することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記導電性板と前記絶縁基板との間に薄導電板を備え、前記薄導電板には、前記気泡をトラップする構造が設けられていないことを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、封止樹脂の流れが合流する領域に気泡をトラップする構造を導電性板のおもて面に形成する第１工程を行う。次に、半導体素子を前記導電性板のおもて面に搭載する第２工程を行う。次に、前記封止樹脂を注入し、前記半導体素子と前記導電性板のおもて面とを内部に封入する第３工程を行う。前記導電性板は、矩形の形状であり、前記第３工程では、前記封止樹脂を、前記導電性板の長辺側の一つの注入口から注入し、前記封止樹脂の流れが合流する領域は、前記封止樹脂が注入される側から前記半導体素子を隔てた反対側の長辺の角の領域である。上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、封止樹脂の流れが合流する領域に気泡をトラップする構造を導電性板のおもて面に形成する第１工程を行う。次に、半導体素子を前記導電性板のおもて面に搭載する第２工程を行う。次に、前記封止樹脂を注入し、前記半導体素子と前記導電性板のおもて面とを内部に封入する第３工程を行う。前記導電性板は、矩形の形状であり、前記第３工程では、前記封止樹脂を、前記導電性板の長辺側の複数の注入口から注入し、前記第１工程では、前記気泡をトラップする構造を、前記封止樹脂が注入される側と反対側の長辺の中央のみに形成する。上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、封止樹脂の流れが合流する領域に気泡をトラップする構造を導電性板のおもて面に形成する第１工程を行う。次に、半導体素子を前記導電性板のおもて面に搭載する第２工程を行う。次に、前記封止樹脂を注入し、前記半導体素子と前記導電性板のおもて面とを内部に封入する第３工程を行う。前記導電性板は、矩形の形状であり、前記第３工程では、前記封止樹脂を、前記導電性板の短辺側の複数の注入口から注入し、前記第１工程では、前記気泡をトラップする構造を、前記封止樹脂が注入される側と反対側の短辺の中央のみに形成する。
上述した発明によれば、気泡（ボイド）をトラップするためのエアポケットが導電性板に設けられている。エアポケットにトラップされたボイドは、パワー半導体チップの導電性板周囲にあり剥離を発生させることがない。また、トラップされたボイドは、エアポケットから出ることがないため、パワー半導体モジュールの電気的信頼性の劣化に影響する場所に移動することがない。このため、パワー半導体チップが絶縁不良にならず、パワー半導体モジュールの信頼性が低下することがない。
本発明にかかる半導体装置および半導体装置の製造方法によれば、導電性板上の封止樹脂の剥離による絶縁不良を防止して信頼性を高くすることができるという効果を奏する。
実施の形態１にかかるパワー半導体モジュールの構成を示す断面図である。 実施の形態１にかかるパワー半導体モジュールの構成を示す上面図である。 実施の形態１にかかるパワー半導体モジュールにおいてボイドのトラップを示す断面図である。 実施の形態１において樹脂注入数とエアポケットの位置との関係を示す上面図である（その１）。 実施の形態１において樹脂注入数とエアポケットの位置との関係を示す上面図である（その２）。 実施の形態１において樹脂注入数とエアポケットの位置との関係を示す上面図である（その３）。 実施の形態１にかかるパワー半導体モジュールのエアポケットの構造を示す断面図である。 実施の形態１にかかるパワー半導体モジュールのエアポケットの他の構造を示す上面図である。 実施の形態２にかかるパワー半導体モジュールの構成を示す断面図である。 実施の形態１にかかるパワー半導体モジュールの他の構成を示す断面図である。 従来のパワー半導体モジュールの構成を示す断面図である。 モールドタイプのパワー半導体モジュールの構成を示す上面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。発明者らは、鋭意研究の結果、ボイドをトラップするための溝（エアポケット）を成形時に封入された封止樹脂の流れが合流する領域に設けることで、導電性板上の封止樹脂の剥離による絶縁不良を防止できることを見出した。
（実施の形態１）
図１は、実施の形態１にかかるパワー半導体モジュールの構成を示す断面図である。パワー半導体モジュールにおいては、絶縁基板２の一方の面であるおもて面に銅などの導電性板３、他方の面である裏面には銅などの放熱板４が配置されて積層基板を構成する。積層基板の導電性板３のおもて面には、図示しない導電接合層を介して、複数のパワー半導体チップ１が搭載されている。さらにパワー半導体チップ１のおもて面には、図示しない金属ワイヤーが配線されている。また、金属ワイヤーの代わりに図示しない導電接合層を介して、金属端子を接続してもよい。また、図示しない導電接合層により金属端子（インプラントピン）を備えたインプラント方式プリント基板が取り付けられていてもよい。また、パワー半導体チップ１のおもて面には、リードフレームが取り付けられても良い。パワー半導体モジュールには、導電性板３、金属端子、リードフレームなどの金属部材を有する。そして、これらの部材の表面は、封止樹脂９で被覆されている。また、導電性板３のおもて面には、ボイドをトラップするためのエアポケット１０が設けられている。エアポケット１０の位置、形状、大きさ等については後述する。
パワー半導体チップ１は、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）等の材料からなる。パワー半導体チップ１は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏr）等のスイッチング素子を含んでいる。このようなパワー半導体チップ１は、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。
また、パワー半導体チップ１は、必要に応じて、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等のダイオードを含んでいる。このようなパワー半導体チップ１は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記のパワー半導体チップ１は、その裏面側の電極が所定の導電性板３のおもて面に接合材（図示を省略）により接合されている。
積層基板は、絶縁基板２と、絶縁基板２の裏面に形成された放熱板４と、絶縁基板２のおもて面に形成された導電性板３とを有している。絶縁基板２は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。放熱板４は、熱伝導性に優れた銅、アルミニウム、鉄、銀、または、少なくともこれらの一種を含む合金等の金属により構成されている。導電性板３は、導電性に優れた銅、アルミニウム、または、少なくともこれらの一種を含む合金等の金属により構成されている。このような構成を有する積層基板として、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板、ＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｌａｚｅｄ）基板を用いることができる。積層基板は、パワー半導体チップ１で発生した熱を導電性板３、絶縁基板２及び放熱板４を介して半導体装置外部に伝導させることができる。また、積層基板は、金属ベース基板であってもよい。金属ベース基板は、アルミニウムまたは、銅などの金属からなる放熱板４上に樹脂からなる絶縁層、さらにその上に導電性板３を重ねて構成される。
封止樹脂９は、熱硬化性樹脂、または熱可塑樹脂を用いることができる。更に、密着助剤を含んでいてもよい。また、目的に応じて、無機充填剤として、例えば、シリカ、アルミナ、窒化ボロン、窒化アルミニウムなどの無機粒子からなるマイクロフィラーやナノフィラーを含んでいても良い。
熱硬化性樹脂は、エポキシ樹脂を用いることができる。エポキシ樹脂としては、１分子中に少なくとも２個以上のエポキシ基を有するエポキシ樹脂を用いることが好ましく、例えば、ビスフェノールＡＤ型、ビスフェノールＦ型、アリル基を導入したビスフェノールＡ型樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、多官能エポキシ樹脂、脂環式エポキシ樹脂、ナフタレン型エポキシ樹脂等が挙げられるが、エポキシ樹脂はこれらに限定されない。エポキシ樹脂は、単独であるいは二種類以上を混合して使用することができる。混合して使用する場合、エポキシ樹脂の総質量を１００質量部としたときに、ビスフェノールＡ型を５０質量部以上含むことがより好ましい。なお、熱硬化性樹脂を用いてトランスファー成形でモールドする場合、金型温度は、エポキシ樹脂が液状化する１２０～２００℃が好ましい。
熱可塑樹脂は、ポリフェニレンサルファイド（ＰＰＳ）樹脂やポリブチレンテレフタレート（ＰＢＴ：Ｐｏｌｙｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔａｌａｔｅ）樹脂を用いることができる。なお、熱可塑性樹脂を用いて射出成形でモールドする場合、シリンダー温度２５０～３５０℃で、金型温度１００～２００℃が好ましい。
密着助剤はキレート剤で、アルミニウム系キレート、チタン系キレート、ジルコニウム系キレートのいずれか一種類または二種類以上を混合して用いることができる。また、封止樹脂９には、その目的に応じて、硬化剤を含んでもよい。硬化剤としては、アミン系硬化剤、例えば脂肪族ジアミン、脂肪族ポリアミン、芳香族アミン、環状アミンや、イミダゾール系硬化剤や、酸無水物系硬化剤、例えば脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物や、ポリメルカプタン系硬化剤、例えば液状ポリメルカプタン、ポリスルフィド樹脂、などがあり、単独または二種類以上混合して使用できるが、硬化剤はこれらに限定されない。
接合材は、はんだ、導電性接着剤、銀（Ａｇ）、銅（Ｃｕ）ナノ粒子等の金属焼結体等を用いることができる。
図２は、実施の形態１にかかるパワー半導体モジュールの構成を示す上面図である。図２は、図１のパワー半導体モジュールの絶縁基板２を上側（蓋８側）から見た上面図である。図２に示すように、封止樹脂９は、矩形の積層基板の長辺方向（符号Ｂの方向）からモールド金型のキャビティ内に注入される。
注入された封止樹脂９は、図２に示すように積層基板の上面から見て矢印Ｖ１、Ｖ２、Ｖ３のように放射状にモールド金型のキャビティ内に拡散される。この際、矢印Ｖ１の封止樹脂９は、モールド金型のキャビティの注入口に対向する長辺にぶつかり、長辺側に矢印Ｖ４の方向に拡散する。同様に、矢印Ｖ３の封止樹脂９は、モールド金型のキャビティの短辺にぶつかり、短辺側に矢印Ｖ５の方向に拡散する。また、矢印Ｖ２の封止樹脂９は、パワー半導体チップ１の上を拡散していく。
これらの封止樹脂９は、モールド金型のキャビティの角の領域Ｄ、つまり、封止樹脂９が注入される側からパワー半導体チップ１を隔てた反対側の辺の角の領域Ｄにて合流する。本発明では、封止樹脂９が合流する領域Ｄにエアポケット１０が設けられている。このエアポケット１０によりボイドをトラップすることができる。なお、ボイドとは、封止樹脂９中に生じた空気の固まり（気泡）のことである。
エアポケット１０は、例えば導電性板３上に掘られた溝であり、溝にボイドがはまりこむことにより、ボイドがトラップされる。ボイドをトラップしやすいように、エアポケット１０は封止樹脂９の流れのベクトルの方向と垂直な方向に設けられていることが好ましい。例えば、エアポケット１０が溝である場合、積層基板のおもて面（導電性板３上）において、溝が矢印Ｖ５や矢印Ｖ４と垂直な方向に設けられることが好ましい。この場合、トラップしたボイドが止まり、これ以上流れなくなる。また、エアポケット１０が流れのベクトルの方向と平行に設けられていた場合のように、トラップしたボイドが流れていき、エアポケット１０の縁にたまり、一箇所にボイドが集中していくことを防止できる。
エアポケット１０は、パワー半導体チップ１より離れた位置にある。エアポケット１０にボイドがトラップされていてもパワー半導体モジュールの電気的信頼性の劣化に影響がないところにある。このため、エアポケット１０にトラップされたボイドは、パワー半導体チップ１の導電性板３周囲において、封止樹脂９の剥離を発生させることがない。また、トラップされたボイドは、エアポケット１０からでることがないため、パワー半導体モジュールに電気的信頼性の劣化に影響する場所に移動することがない。このため、パワー半導体チップ１が絶縁不良となり、パワー半導体モジュールの信頼性が低下することがない。
また、エアポケット１０の位置は、絶縁基板２、モールド金型のキャビティが矩形の形状で矩形の長辺側から封止樹脂９が注入される場合、パワー半導体チップ１を隔てた反対側の辺の角の領域Ｄに設けられている。また、絶縁基板２、モールド金型のキャビティが矩形の形状で矩形の短辺側から封止樹脂９が注入される場合、パワー半導体チップ１を隔てた反対側の辺の中央付近（図１０の領域Ｃ）に封止樹脂９の流れが合流するため、ここにエアポケット１０が設けられることが好ましい。
一般的には、絶縁基板２、モールド金型のキャビティの形状、封止樹脂９の注入位置によって、エアポケット１０を設ける位置は異なる。このため、エアポケット１０を設ける位置は、例えば、樹脂流動シミュレーションにより封止樹脂９の流れが合流する場所を求めて、この求めた場所にエアポケット１０を設けることが好ましい。樹脂流動シミュレーションではなく、実際の実験により封止樹脂９の流れが合流する場所を求めてもかまわない。
次に、エアポケット１０によるボイドのトラップを説明する。図３は、実施の形態１にかかるパワー半導体モジュールにおいてボイドのトラップを示す断面図である。モールド金型のキャビティへの封止樹脂９の注入は、金属端子６を金型の下面に固定した状態で行われる。つまり、重力ｇが図３の矢印方向にかかるとすると、積層基板を一番上にし、積層基板の導電性板３の下にパワー半導体チップ１を有する状態で行われる。
この状態で、封止樹脂９が注入されると、ボイド１１は、封止樹脂９より軽いため、図３の矢印Ｅのように、上側（重力ｇと反対側）に進み、パワー半導体チップ１が実装された導電性板３のおもて面に達する。導電性板３のおもて面にエアポケット１０として溝が設けられており、ボイド１１が溝に挟まることでトラップされる。このように、絶縁基板２に溝を設けることで、ボイド１１をトラップすることができる。
また、封止樹脂９の流れが合流する場所は、封止樹脂９の注入位置の数によっても異なる。このため、エアポケット１０を設ける位置は、封止樹脂９の注入位置の数に基づいて変更することが好ましい。図１は、封止樹脂９の注入位置の数が１の場合である。図４Ａ、図４Ｂ、図４Ｃは、実施の形態１において樹脂注入数とエアポケットの位置との関係を示す上面図である。
ここで、図４Ａは、封止樹脂９の注入位置が２つの場合であり、図４Ｂは、封止樹脂９の注入位置が３つの場合であり、図４Ｃは、封止樹脂９の注入位置が４つの場合である。また、それぞれ矩形の長辺側から封止樹脂９が注入される場合の例である。
図４Ａの場合、注入された封止樹脂９は、図２の場合と同様に矢印Ｖ１、Ｖ２、Ｖ２’、Ｖ３、Ｖ３’のように放射状にモールド金型のキャビティ内に拡散される。左側（符号Ｂ１）の注入位置から封止樹脂９が注入される場合を説明する。この場合、注入位置が長辺の中央から短辺側にずれるため、矢印Ｖ２の封止樹脂９および矢印Ｖ３の封止樹脂９は、モールド金型のキャビティの短辺にぶつかり、短辺側に矢印Ｖ４の方向に進み、次に、モールド金型のキャビティの長辺にぶつかり、長辺側に矢印Ｖ５の方向に拡散する。また、矢印Ｖ１の封止樹脂９は、モールド金型のキャビティの長辺にぶつかる。この際、矢印Ｖ２の封止樹脂９および矢印Ｖ３の封止樹脂９が、長辺側に矢印Ｖ５の方向に拡散されるため、これに押されるようにして、長辺側に矢印Ｖ６の方向に拡散する。
また、矢印Ｖ３’の封止樹脂９は、右側（符号Ｂ２）の注入位置から矢印Ｖ３の方向に進む封止樹脂９とぶつかり、矢印Ｖ７のように短辺に向かう方向に進む。また、矢印Ｖ２’の封止樹脂９は、右側（符号Ｂ２）の注入位置から矢印Ｖ２の方向に進む封止樹脂９とぶつかり、さらに矢印Ｖ３’の封止樹脂９に押されるようにして、矢印Ｖ７のように短辺に向かう方向に進む。矢印Ｖ７のように短辺に向かう方向に進んだ封止樹脂９は短辺にぶつかり、矢印Ｖ６と反対の方向に拡散していく。
このようにして、図４Ａのように注入位置が２つの場合では、短辺と平行に進む流れが多くなるため、封止樹脂９の流れが合流する場所は、封止樹脂９が注入される側と反対の辺の中央近傍の領域Ｄとなる。このため、領域Ｄにエアポケット１０を設けることでボイドをトラップすることができる。
封止樹脂９の詳しい流れの説明は省略するが、封止樹脂９の注入位置が３つの図４Ｂの場合では、図４Ａの場合と同様に封止樹脂９の流れが合流する場所は、封止樹脂９が注入される側と反対の辺の中央近傍の領域Ｄとなる。ただし、短辺と平行に進む流れがさらに多くなるため、図４Ｂに示すように図４Ａの場合よりも領域Ｄは、中央部に近づき、領域Ｄの面積が狭くなる。このため、図４Ａの場合と同様に領域Ｄにエアポケット１０を設けることでボイドをトラップすることができる。
封止樹脂９の詳しい流れの説明は省略するが、封止樹脂９の注入位置が４つの図４Ｃの場合では、図４Ａの場合と同様に封止樹脂９の流れが合流する場所は、封止樹脂９が注入される側と反対の辺の中央近傍の領域Ｄとなる。ただし、短辺と平行に進む流れが図４Ｂより多くなるため、図４Ｃに示すように図４Ｂの場合よりも領域Ｄは、中央部に近づき、領域Ｄの面積が狭くなる。このため、図４Ｂの場合よりもエアポケット１０を設ける領域を縮小させることができる。この場合も、図４Ａ、図４Ｂの場合と同様に領域Ｄにエアポケット１０を設けることでボイドをトラップすることができる。
ここで、エアポケット１０は、例えば、導電性板３の溝として設けることができる。エアポケット１０により、溝の部分だけ導電性板３の体積が減ることになる。導電性板３は、パワー半導体チップ１の裏面電極同士の接続や、パワー半導体チップ１の放熱のために設けられている。導電性板３の体積が減ると、導電性板３の抵抗が増加し、放熱能力が低下するため、エアポケット１０が設けられる領域は、狭い方がより好ましい。
次に、エアポケット１０の構造を説明する。図５は、実施の形態１にかかるパワー半導体モジュールのエアポケットの構造を示す断面図である。エアポケット１０は、導電性板３のおもて面に設けられた溝であり、図５は溝の断面図である。溝は高さｈが５００μｍ以上あり、幅ｗが５００μｍ以上あることが好ましい。
導電性板３上の封止樹脂９の剥離を引き起こすボイドは、直径が５００μｍ以上のボイドであるため、このボイドをトラップするために幅ｗを５００μｍ以上としている。また、トラップしたボイドがエアポケット１０から出て行かないようにするために高さｈを５００μｍ以上としている。導電性板３上に設けられたエアポケット１０は、貫通せずに導電性板３の途中で止まっていてもよい。また、エアポケット１０は、導電性板３を貫通し、絶縁基板２まで到達していてもよい。また、エアポケット１０は、導電性板３を貫通し、絶縁基板２にも形成されていてよい。ただし、エアポケット１０は、積層基板の下面まで貫通しない。
また、エアポケット１０の側面の底面とのなす角度θは９０°以上あることが好ましい。この場合、開口部の面積が底面の面積よりも大きくなり、ボイドが入りやすくなり、ボイドをトラップしやすいためである。
また、図６は、実施の形態１にかかるパワー半導体モジュールのエアポケットの他の構造を示す上面図である。図６に示すように、エアポケット１０は、溝ではなく穴の形状であってもかまわない。この場合も穴の深さは５００μｍ以上であり、直径は５００μｍ以上であり、側面の底面とのなす角度θは９０°以上あることが好ましい。また、エアポケット１０を穴とすることで、ボイドをトラップしていないエアポケットにおいて導電性板３への封止樹脂９のアンカー効果がより高まるため、絶縁基板２と封止樹脂９との密着性を溝の場合よりも向上させることができる。ここで、エアポケット１０の形状として、溝と穴の形状を示した。しかし、ボイドをトラップすることができるのであれば、他の形状であってもかまわない。
このようにエアポケット１０がボイドをトラップすることができるため、本発明の半導体装置では、従来の半導体装置よりもボイドが発生しやすい封止樹脂を使用することができる。エアポケット１０がボイドをトラップするため、ボイドが発生しても半導体装置の信頼性に影響を与えないためである。
ここで、エアポケットを備えないパワー半導体モジュールの場合を比較例として説明する。図１０は、モールドタイプのパワー半導体モジュールの構成を示す上面図である。封止樹脂２９は、モールド金型中において、例えば、矩形の絶縁基板２２の短辺方向（符号Ｂの方向）から注入される。この場合、注入された封止樹脂２９は、キャビティ内で２つ以上の封止樹脂２９が合流する領域（図１０の領域Ｃ）にボイドが発生する。また、封止樹脂２９が合流する領域（図１０の領域Ｃ）には、ウェルドラインと呼ばれる線状痕がみられる。領域Ｃにエアポケットを備えないため、このボイドが積層基板２２の表面において周囲に広がり、積層基板２２の角の広範囲にて封止樹脂２９の剥離が発生する。パワー半導体チップ２１の導電性板２３周囲でも剥離が発生し、パワー半導体チップ２１が絶縁不良となり、パワー半導体モジュールの信頼性が低下するおそれがある。
また、本発明の半導体装置では、粘性が低い封止樹脂９を使用することができる。具体的には、粘性が１０００Ｐａ・ｓｅｃ（パスカル秒）以下の封止樹脂９を使用することができる。粘性が低いと封止樹脂９がモールド金型のキャビティに勢いよく注入されるため、ボイドが発生しやすく、従来の半導体装置では、粘性が低い封止樹脂９を使用できなかった。しかし、本発明では、エアポケット１０がボイドをトラップするため、粘性が低い封止樹脂９を使用できる。粘性が低い封止樹脂９は、封止樹脂９をモールド金型のキャビティに短時間で注入できるため、半導体装置を製造するための時間を短縮することができる。
また、例えば、本発明の半導体装置の製造方法では、モールド金型のキャビティに注入する封止樹脂９の注入速度を従来の半導体装置よりも高速にすることができる。高速に注入するとボイドが発生しやすく、従来の半導体装置の製造方法では、ボイドが発生しにくい速度以下であった。しかし、本発明では、エアポケット１０がボイドをトラップするため、封止樹脂９を高速に注入することができる。高速に注入すると、封止樹脂９をモールド金型のキャビティに短時間で注入できるため、半導体装置を製造するための時間を短縮することができる。
実施の形態１のパワー半導体モジュールは、以下のようにして製造される。製造方法では、まず、絶縁基板２のおもて面に導電性板３が設けられ、裏面に放熱板４が設けられた積層基板を用意する。次に、導電性板３のおもて面上の封止樹脂９の流れが合流する領域にエアポケット１０を形成する。例えば、導電性板３にエッチングすることで、エアポケット１０を形成することができる。そのほかに、導電性板３に銅ブロックをはんだ付けすることで、エアポケット１０を形成することができ、導電性板３をプレスして、溝を作ることでエアポケット１０を形成することができる。
次に、積層基板に設けられた導電性板３のおもて面にパワー半導体チップ１を実装し、パワー半導体チップ１と、導電性板３とを電気的に接続する。次に、金属ワイヤーなどでパワー半導体チップ１と金属端子６との間を電気的に接続する。このようにして、スイッチング回路を形成したパワー半導体回路部材を組み立てる。
次に、樹脂成形用のモールド金型内に、パワー半導体回路部材をセットし、エポキシなどの硬質樹脂からなる封止樹脂９を充填する。封止樹脂９の成形は、トランスファー成形、射出成形でもよい。これにより、図１に示す実施の形態にかかるパワー半導体モジュールが完成する。
以上、説明したように、実施の形態１にかかる半導体装置によれば、ボイドをトラップするためのエアポケットが導電性板のおもて面に設けられている。エアポケットにトラップされたボイドは、パワー半導体チップの導電性板周囲にあり剥離を発生させることがない。また、トラップされたボイドは、エアポケットから出ることがないため、パワー半導体モジュールの電気的信頼性の劣化に影響する場所に移動することがない。このため、パワー半導体チップが絶縁不良にならず、パワー半導体モジュールの信頼性が低下することがない。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の構造について説明する。図７は、実施の形態２にかかるパワー半導体モジュールの構成を示す断面図である。実施の形態２にかかるパワー半導体モジュールが実施の形態１にかかるパワー半導体モジュールと異なる点は、絶縁基板２と導電性板３との間に導電性薄膜１２が設けられていることである。
導電性薄膜１２は、例えば、銅製の薄膜であり、導電性薄膜１２上にはエアポケット１０が設けられていない。エアポケット１０が溝や穴である場合、溝や穴は導電性薄膜１２に設けられていない。導電性薄膜１２を設けることによりエアポケット１０により分断された領域を電気的に接続することができ、エアポケット１０により分断された領域を同電位にすることができる。同電位であるため、エアポケット１０により分断された領域間で放電することを防止できる。
このようなパワー半導体モジュールの製造方法は、まず、絶縁基板２のおもて面に導電性薄膜１２が設けられ、裏面に放熱板４が設けられた積層基板を用意する。次に、導電性薄膜１２のおもて面上に導電性板を接合する。この時、封止樹脂９の流れが合流する領域にエアポケット１０を形成する。例えば、導電性薄膜１２のおもて面において、封止樹脂９の流れが合流する領域を避けて、導電性板３をはんだ付けやろう付け等で接合することで、エアポケット１０を形成することができる。また、導電性板３を圧着や接着等で接合することで、エアポケット１０を形成することができる。その他に、あらかじめ導電性板３にエッチングすることでエアポケット１０を形成しておき、封止樹脂９の流れが合流する領域にエアポケット１０が配置されるように接合することができる。導電性板３をプレスして、溝を作ることでエアポケット１０を形成することができる。このようにして、導電性板３のおもて面上の封止樹脂９の流れが合流する領域にエアポケット１０を形成する。次に、実施の形態１と同様に、パワー半導体チップ１を実装し、パワー半導体チップ１と、積層基板上に設けられた導電性板３とを電気的に接続する。この後、実施の形態１と同様にして、図７に示す実施の形態２にかかるパワー半導体モジュールが完成する。
以上、説明したように、実施の形態２にかかる半導体装置によれば、実施の形態１にかかる半導体装置と同様の効果を有する。さらに、実施の形態２にかかる半導体装置は、絶縁基板と導電性板との間に導電性薄膜が設けられている。これにより、エアポケットにより分断された領域を電気的に接続し、同電位にすることができる。このため、エアポケットにより分断された領域間で放電することを防止できる。
上記実施の形態１では、絶縁基板２と導電性板３からなる積層基板上にパワー半導体チップ１が搭載される形態を説明してきたが、積層基板がない形態も可能である。図８は、実施の形態１にかかるパワー半導体モジュールの他の構成を示す断面図である。図８に示すように、パワー半導体チップ１が、絶縁基板２がなく、導電性板３のおもて面上に搭載される形態でもかまわない。この場合、エアポケット１０は導電性板３のおもて面上に設けられる。このような形態であっても、エアポケット１０の位置、形状、大きさ等は実施の形態１と同様である。また、この場合、エアポケット１０は、導電性板３の下面まで貫通しない。
このような構成とすることで、実施の形態２と同様に、エアポケット１０により分断された領域を電気的に接続し、同電位にすることができる。このため、エアポケット１０により分断された領域間で放電することを防止できる。また、エアポケット１０が導電性板３の下面まで貫通しないことで、ボイドが半導体装置の表面に露出することがなく、外観欠陥を防ぐことができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、本発明は、金属ワイヤーが半導体チップと金属端子とを電気的に接続し、熱硬化性樹脂がケース内に充填される半導体装置のパッケージを例に説明したが、ケースの内側に互いに離して配置される半導体チップおよび回路基板の導体層同士をリードフレームにより電気的に接続したリードフレーム構造や、ポスト電極及びプリント配線基板により電気的に接続したポスト構造の半導体装置のパッケージにも適用可能である。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のパワーコントロールユニットなどに使用されるパワー半導体装置に有用である。
１、２１ パワー半導体チップ
２、２２ 絶縁基板
３、２３ 導電性板
４、３０ 放熱板
６、２６ 金属端子
９、２９ 封止樹脂
１０ エアポケット
１１ ボイド
１２ 導電性薄膜
２４ 金属基板
２５ 端子ケース
２７ 金属ワイヤー
２８ 蓋

Claims (9)

  1. 半導体素子をおもて面に搭載した導電性板と、
    前記導電性板の少なくともおもて面を内部に封入する封止樹脂と、
    を備え、
    前記導電性板のおもて面には、封入された前記封止樹脂の流れが合流する領域に気泡をトラップする構造が設けられ、
    前記導電性板は、矩形の形状であり、
    前記封止樹脂は、前記導電性板の長辺側の複数の注入口から注入され、
    前記気泡をトラップする構造は、前記封止樹脂が注入される側と反対側の長辺の中央のみに設けられていることを特徴とする半導体装置。
  2. 半導体素子をおもて面に搭載した導電性板と、
    前記導電性板の少なくともおもて面を内部に封入する封止樹脂と、
    を備え、
    前記導電性板のおもて面には、封入された前記封止樹脂の流れが合流する領域に気泡をトラップする構造が設けられ、
    前記導電性板は、矩形の形状であり、
    前記封止樹脂は、前記導電性板の短辺側の注入口から注入され、
    前記気泡をトラップする構造は、前記封止樹脂が注入される側と反対側の短辺の中央のみに設けられていることを特徴とする半導体装置。
  3. 前記気泡をトラップする構造は、前記封止樹脂の流れのベクトルの方向と垂直に設けられていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記気泡をトラップする構造は、溝または穴形状であることを特徴とする請求項１～３のいずれか一つに記載の半導体装置。
  5. 前記半導体素子をおもて面に搭載した導電性板と、絶縁基板と、放熱板とを有する積層基板を備え、
    前記封止樹脂は、前記半導体素子と、前記導電性板と、前記絶縁基板とを内部に封入し、前記放熱板の裏面を露出することを特徴とする請求項１～４のいずれか一つに記載の半導体装置。
  6. 前記導電性板と前記絶縁基板との間に薄導電板を備え、
    前記薄導電板には、前記気泡をトラップする構造が設けられていないことを特徴とする請求項５に記載の半導体装置。
  7. 封止樹脂の流れが合流する領域に気泡をトラップする構造を導電性板のおもて面に形成する第１工程と、
    半導体素子を前記導電性板のおもて面に搭載する第２工程と、
    前記封止樹脂を注入し、前記半導体素子と前記導電性板のおもて面とを内部に封入する第３工程と、
    を含み、
    前記導電性板は、矩形の形状であり、
    前記第３工程では、前記封止樹脂を、前記導電性板の長辺側の一つの注入口から注入し、
    前記封止樹脂の流れが合流する領域は、前記封止樹脂が注入される側から前記半導体素子を隔てた反対側の長辺の角の領域であることを特徴とする半導体装置の製造方法。
  8. 封止樹脂の流れが合流する領域に気泡をトラップする構造を導電性板のおもて面に形成する第１工程と、
    半導体素子を前記導電性板のおもて面に搭載する第２工程と、
    前記封止樹脂を注入し、前記半導体素子と前記導電性板のおもて面とを内部に封入する第３工程と、
    を含み、
    前記導電性板は、矩形の形状であり、
    前記第３工程では、前記封止樹脂を、前記導電性板の長辺側の複数の注入口から注入し、
    前記第１工程では、前記気泡をトラップする構造を、前記封止樹脂が注入される側と反対側の長辺の中央のみに形成することを特徴とする半導体装置の製造方法。
  9. 封止樹脂の流れが合流する領域に気泡をトラップする構造を導電性板のおもて面に形成する第１工程と、
    半導体素子を前記導電性板のおもて面に搭載する第２工程と、
    前記封止樹脂を注入し、前記半導体素子と前記導電性板のおもて面とを内部に封入する第３工程と、
    を含み、
    前記導電性板は、矩形の形状であり、
    前記第３工程では、前記封止樹脂を、前記導電性板の短辺側の複数の注入口から注入し、
    前記第１工程では、前記気泡をトラップする構造を、前記封止樹脂が注入される側と反対側の短辺の中央のみに形成することを特徴とする半導体装置の製造方法。
JP2017206689A 2017-10-25 2017-10-25 半導体装置および半導体装置の製造方法 Active JP7135293B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017206689A JP7135293B2 (ja) 2017-10-25 2017-10-25 半導体装置および半導体装置の製造方法
CN201810986853.5A CN109712938B (zh) 2017-10-25 2018-08-28 半导体装置以及半导体装置的制造方法
US16/114,980 US10468328B2 (en) 2017-10-25 2018-08-28 Semiconductor device and method of manufacturing a semiconductor device
DE102018214904.6A DE102018214904B4 (de) 2017-10-25 2018-09-03 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017206689A JP7135293B2 (ja) 2017-10-25 2017-10-25 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019079967A JP2019079967A (ja) 2019-05-23
JP7135293B2 true JP7135293B2 (ja) 2022-09-13

Family

ID=65996575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017206689A Active JP7135293B2 (ja) 2017-10-25 2017-10-25 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10468328B2 (ja)
JP (1) JP7135293B2 (ja)
CN (1) CN109712938B (ja)
DE (1) DE102018214904B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7303842B2 (ja) 2016-08-03 2023-07-05 株式会社半導体エネルギー研究所 撮像装置、チップ、携帯電話

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7332528B2 (ja) * 2020-04-17 2023-08-23 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077946A (ja) 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP2015041676A (ja) 2013-08-21 2015-03-02 三菱電機株式会社 電力用半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07171862A (ja) 1993-12-20 1995-07-11 Fujitsu Ltd モールド金型及び半導体装置の製造方法
JPH1187567A (ja) 1997-09-02 1999-03-30 Toshiba Corp 半導体装置
DE19964316B4 (de) 1999-03-30 2006-11-23 Mitsubishi Denki K.K. Eine Gehäusestruktur aufweisende Halbleitervorrichtung
US6707163B2 (en) * 2001-04-13 2004-03-16 Stmicroelectronics, Inc. Method of eliminating uncontrolled voids in sheet adhesive layer
US6519844B1 (en) * 2001-08-27 2003-02-18 Lsi Logic Corporation Overmold integrated circuit package
US6693239B2 (en) * 2001-09-06 2004-02-17 Delphi Technologies Inc. Overmolded circuit board with underfilled surface-mount component and method therefor
JP2003204036A (ja) 2002-01-10 2003-07-18 Toyota Motor Corp 複合半導体デバイス用電極板
JP4271112B2 (ja) * 2004-09-21 2009-06-03 株式会社東芝 半導体装置
US20080296751A1 (en) * 2007-05-29 2008-12-04 Powertech Technology Inc. Semiconductor package
JP2010267850A (ja) 2009-05-15 2010-11-25 Mitsui High Tec Inc 半導体装置および半導体装置の製造方法
US9640460B2 (en) * 2013-02-05 2017-05-02 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device with a heat-dissipating plate
JP6607077B2 (ja) 2016-02-23 2019-11-20 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077946A (ja) 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP2015041676A (ja) 2013-08-21 2015-03-02 三菱電機株式会社 電力用半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7303842B2 (ja) 2016-08-03 2023-07-05 株式会社半導体エネルギー研究所 撮像装置、チップ、携帯電話

Also Published As

Publication number Publication date
DE102018214904A1 (de) 2019-04-25
DE102018214904B4 (de) 2024-03-28
JP2019079967A (ja) 2019-05-23
CN109712938B (zh) 2024-01-12
US10468328B2 (en) 2019-11-05
CN109712938A (zh) 2019-05-03
US20190122953A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US8314489B2 (en) Semiconductor module and method for production thereof
US7863725B2 (en) Power device packages and methods of fabricating the same
JP7159620B2 (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
US9082759B2 (en) Semiconductor packages and methods of formation thereof
US9704819B1 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
US9852968B2 (en) Semiconductor device including a sealing region
CN108735692B (zh) 半导体装置
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
US9466542B2 (en) Semiconductor device
KR20090085256A (ko) 반도체 패키지 및 그 제조방법들
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
US20200251400A1 (en) Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
US20140284624A1 (en) Semiconductor Component, Semiconductor Module and Methods for Producing a Semiconductor Component and a Semiconductor Module
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
US20210225734A1 (en) Electronic module including a semiconductor package connected to a fluid heatsink
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
US10937767B2 (en) Chip packaging method and device with packaged chips
US11177224B2 (en) Method of manufacturing semiconductor device
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20160021780A1 (en) Carrier, Semiconductor Module and Fabrication Method Thereof
CN111244061A (zh) 氮化镓设备的封装结构
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220815

R150 Certificate of patent or registration of utility model

Ref document number: 7135293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150