JP2000243881A - 平形パワー半導体モジュール - Google Patents
平形パワー半導体モジュールInfo
- Publication number
- JP2000243881A JP2000243881A JP11045518A JP4551899A JP2000243881A JP 2000243881 A JP2000243881 A JP 2000243881A JP 11045518 A JP11045518 A JP 11045518A JP 4551899 A JP4551899 A JP 4551899A JP 2000243881 A JP2000243881 A JP 2000243881A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- fixing frame
- power semiconductor
- semiconductor module
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】半導体モジュールの組立工程などに侵入する塵
埃などの微小な異物がパワー半導体チップの耐電圧絶縁
層の沿面に付着して絶縁耐力が低下するのを防止できる
ようにチップ固定枠を改良する。 【解決手段】複数個のＩＧＢＴチップ（パワー半導体チ
ップ）１をパッケージに収容した平形パワー半導体モジ
ュールであって、各チップ組ごとに半導体チップ１，お
よびエミッタ，コレクタの端子板２，３を耐熱絶縁物の
チップ固定枠７に保持した上で、パッケージ内に組み込
んだ組立構造になるものにおいて、チップ固定枠７を弾
性材，ないし熱収縮材を用いた柔構造となし、ＩＧＢＴ
チップ１を保持した状態でチップのエッジ部周域に形成
した耐電圧絶縁層１ｂの沿面をチップ固定枠の一部で密
着状態に被覆し、組立工程で絶縁層の沿面に塵埃などの
異物が付着するのを防止して絶縁性能の向上化を図る。
埃などの微小な異物がパワー半導体チップの耐電圧絶縁
層の沿面に付着して絶縁耐力が低下するのを防止できる
ようにチップ固定枠を改良する。 【解決手段】複数個のＩＧＢＴチップ（パワー半導体チ
ップ）１をパッケージに収容した平形パワー半導体モジ
ュールであって、各チップ組ごとに半導体チップ１，お
よびエミッタ，コレクタの端子板２，３を耐熱絶縁物の
チップ固定枠７に保持した上で、パッケージ内に組み込
んだ組立構造になるものにおいて、チップ固定枠７を弾
性材，ないし熱収縮材を用いた柔構造となし、ＩＧＢＴ
チップ１を保持した状態でチップのエッジ部周域に形成
した耐電圧絶縁層１ｂの沿面をチップ固定枠の一部で密
着状態に被覆し、組立工程で絶縁層の沿面に塵埃などの
異物が付着するのを防止して絶縁性能の向上化を図る。
Description
【０００１】
【発明の属する技術分野】本発明は、高電圧，大電流の
平形パワー半導体モジュールに関し、詳しくはその組立
構造に係わる。
平形パワー半導体モジュールに関し、詳しくはその組立
構造に係わる。
【０００２】
【従来の技術】まず、電力用ＩＧＢＴモジュールを例
に、本発明の実施対象となる平形パワー半導体モジュー
ルの従来例の組立構造を図４(a),(b) に示す。
に、本発明の実施対象となる平形パワー半導体モジュー
ルの従来例の組立構造を図４(a),(b) に示す。
【０００３】図において、１はプレーナ構造のＩＧＢＴ
チップ（パワー半導体チップ）、２はＩＧＢＴチップ１
のエミッタ表面電極に重ね合わせたエミッタ端子板（Ｍ
ｏ板）、３はコレクタの表面電極に重ね合わせて半田付
けしたコレクタ端子板、４はセラミックスの外囲ケース
４ａ，該ケース４ａの上下端面に被せたエミッタ電極板
（Ｃｕ電極）４ｂ，コレクタの電極板（Ｃｕ電極）４ｃ
であり、パッケージ４には複数個（図示例では４個）の
ＩＧＢＴチップ１が並置配列して組み込まれている。
チップ（パワー半導体チップ）、２はＩＧＢＴチップ１
のエミッタ表面電極に重ね合わせたエミッタ端子板（Ｍ
ｏ板）、３はコレクタの表面電極に重ね合わせて半田付
けしたコレクタ端子板、４はセラミックスの外囲ケース
４ａ，該ケース４ａの上下端面に被せたエミッタ電極板
（Ｃｕ電極）４ｂ，コレクタの電極板（Ｃｕ電極）４ｃ
であり、パッケージ４には複数個（図示例では４個）の
ＩＧＢＴチップ１が並置配列して組み込まれている。
【０００４】ここで、図示のＩＧＢＴモジュールでは、
モジュール組立ての際に耐熱絶縁物（ポリイミド樹脂）
で作られた蓋付きのチップ固定枠５，およびチップ配列
固定枠６を用いて各ＩＧＢＴチップ１をパッケージ５内
で位置決め配置するようにしている。
モジュール組立ての際に耐熱絶縁物（ポリイミド樹脂）
で作られた蓋付きのチップ固定枠５，およびチップ配列
固定枠６を用いて各ＩＧＢＴチップ１をパッケージ５内
で位置決め配置するようにしている。
【０００５】すなわち、各ＩＧＢＴチップごとに、コレ
クタ端子板３と半田付けしたＩＧＢＴチップ１をチップ
固定枠５のケース部５ａ（方形状の皿体でその底壁には
端子板の挿入穴が開口している）に挿入し、さらにエミ
ッタ端子板２に差し込み結合した平角板状の蓋部５ｂを
上方からケース部５ａに嵌合して仮組立する。次に、各
チップの配列に合わせてコレクタ端子板３の差し込み穴
を碁盤目状に開口した位置決め用の配列固定枠６に前記
の仮組立体を差し込みセットし、この状態でパッケージ
４に組み込んで上下の電極板４ｂと４ｃとの間に挟持し
て加圧接触させる。なお、パッケージ４の内部には不活
性ガスを封入しておく。
クタ端子板３と半田付けしたＩＧＢＴチップ１をチップ
固定枠５のケース部５ａ（方形状の皿体でその底壁には
端子板の挿入穴が開口している）に挿入し、さらにエミ
ッタ端子板２に差し込み結合した平角板状の蓋部５ｂを
上方からケース部５ａに嵌合して仮組立する。次に、各
チップの配列に合わせてコレクタ端子板３の差し込み穴
を碁盤目状に開口した位置決め用の配列固定枠６に前記
の仮組立体を差し込みセットし、この状態でパッケージ
４に組み込んで上下の電極板４ｂと４ｃとの間に挟持し
て加圧接触させる。なお、パッケージ４の内部には不活
性ガスを封入しておく。
【０００６】一方、プレーナ形ＩＧＢＴチップ１のエミ
ッタ側主面には、図３で示すようにエミッタ表面電極１
ａを包囲するようにチップのエッジ部周域に絶縁層１ｂ
を形成してその外側領域１ｃ（コレクタと同電位）との
間で所定の耐電圧を確保するようにしている。この絶縁
層１ｂは例えばＰＳＧ（ガラス層），アモルファスシリ
コン，ポリイミドの積層からなり、かつガードリングを
併用するなどして絶縁層１ｂの沿面における表面電界の
均等分布を図り、エミッタ表面電極１ａのエッジに電界
が集中しないようにしていることは周知の通りである。
ッタ側主面には、図３で示すようにエミッタ表面電極１
ａを包囲するようにチップのエッジ部周域に絶縁層１ｂ
を形成してその外側領域１ｃ（コレクタと同電位）との
間で所定の耐電圧を確保するようにしている。この絶縁
層１ｂは例えばＰＳＧ（ガラス層），アモルファスシリ
コン，ポリイミドの積層からなり、かつガードリングを
併用するなどして絶縁層１ｂの沿面における表面電界の
均等分布を図り、エミッタ表面電極１ａのエッジに電界
が集中しないようにしていることは周知の通りである。
【０００７】なお、前記絶縁層１ｂは、その沿面長ｄを
拡げれば高い耐電圧が確保できる反面、沿面長ｄを必要
以上に拡げるとそれだけエミッタ表面電極１ｂの有効通
電面積が制約を受け、逆に沿面幅ｄを狭めると耐電圧が
低下して信頼性が低下することから、設計面では絶縁層
１ｂの沿面長ｄを所定の耐電圧確保に必要な最小長に設
定するようにしている。
拡げれば高い耐電圧が確保できる反面、沿面長ｄを必要
以上に拡げるとそれだけエミッタ表面電極１ｂの有効通
電面積が制約を受け、逆に沿面幅ｄを狭めると耐電圧が
低下して信頼性が低下することから、設計面では絶縁層
１ｂの沿面長ｄを所定の耐電圧確保に必要な最小長に設
定するようにしている。
【０００８】
【発明が解決しようとする課題】ところで、図４に示し
た半導体モジュールの組立構造、特にＩＧＢＴチップ１
と端子板２，３を仮組立てする際に用いる従来のチップ
固定枠５の構造では次記のような問題点が残る。
た半導体モジュールの組立構造、特にＩＧＢＴチップ１
と端子板２，３を仮組立てする際に用いる従来のチップ
固定枠５の構造では次記のような問題点が残る。
【０００９】すなわち、図４の組立構造に採用したチッ
プ固定枠５はのケース部５ａが皿形でその上方が開放し
ており、図３に示したＩＧＢＴチップ１の絶縁層１ｂの
沿面がそのまま露呈している。このために、半導体モジ
ュールの組立工程でチップ固定枠５の内部に侵入した塵
埃などの微小な浮遊異物がＩＧＢＴチップ１の上面（エ
ミッタ側）に付着することがある。また、モジュール組
立後でもパッケージ内に発生した異物，例えばチップの
微細な破片などが前記と同様にＩＧＢＴチップ１の絶縁
層沿面に付着することが可能性がある。この場合に、異
物が先記した絶縁層１ｂの沿面上に付着すると、異物の
周辺で絶縁層沿面の表面電界が大きく変歪して絶縁破壊
電圧が急激に低下する。なお、この点について、発明者
等が実験により検証したところ、絶縁層１ｂの表面にそ
の沿面幅ｄの１／１０程度である粒径ミクロンオーダー
の微小な異物が付着するだけで絶縁破壊電圧は約６５％
に低下することが確認されている。
プ固定枠５はのケース部５ａが皿形でその上方が開放し
ており、図３に示したＩＧＢＴチップ１の絶縁層１ｂの
沿面がそのまま露呈している。このために、半導体モジ
ュールの組立工程でチップ固定枠５の内部に侵入した塵
埃などの微小な浮遊異物がＩＧＢＴチップ１の上面（エ
ミッタ側）に付着することがある。また、モジュール組
立後でもパッケージ内に発生した異物，例えばチップの
微細な破片などが前記と同様にＩＧＢＴチップ１の絶縁
層沿面に付着することが可能性がある。この場合に、異
物が先記した絶縁層１ｂの沿面上に付着すると、異物の
周辺で絶縁層沿面の表面電界が大きく変歪して絶縁破壊
電圧が急激に低下する。なお、この点について、発明者
等が実験により検証したところ、絶縁層１ｂの表面にそ
の沿面幅ｄの１／１０程度である粒径ミクロンオーダー
の微小な異物が付着するだけで絶縁破壊電圧は約６５％
に低下することが確認されている。
【００１０】本発明は上記の点に鑑みなされたものであ
り、その目的は前記課題を解決し、半導体モジュールの
組立工程などに際して侵入する塵埃などの異物がパワー
半導体チップの耐電圧絶縁層の沿面に付着して絶縁耐力
が低下するのを確実に防止できるようにチップ固定枠を
改良した平形パワー半導体モジュールを提供することに
ある。
り、その目的は前記課題を解決し、半導体モジュールの
組立工程などに際して侵入する塵埃などの異物がパワー
半導体チップの耐電圧絶縁層の沿面に付着して絶縁耐力
が低下するのを確実に防止できるようにチップ固定枠を
改良した平形パワー半導体モジュールを提供することに
ある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、複数個のパワー半導体チップを並
置配列して単一のパッケージに収容した平形パワー半導
体モジュールであって、各チップ組ごとに半導体チッ
プ，および該半導体チップの上下表面電極に重ね合わせ
た端子板を耐熱絶縁物のチップ固定枠に保持した上で、
パッケージの上下電極板間に挟持した組立構造になるも
のにおいて、前記のチップ固定枠に半導体チップを保持
した状態でチップのエッジ部周域に形成した耐電圧絶縁
層の沿面をチップ固定枠の一部で密着被覆する（請求項
１）ものとし、具体的には次記のような態様で構成す
る。
に、本発明によれば、複数個のパワー半導体チップを並
置配列して単一のパッケージに収容した平形パワー半導
体モジュールであって、各チップ組ごとに半導体チッ
プ，および該半導体チップの上下表面電極に重ね合わせ
た端子板を耐熱絶縁物のチップ固定枠に保持した上で、
パッケージの上下電極板間に挟持した組立構造になるも
のにおいて、前記のチップ固定枠に半導体チップを保持
した状態でチップのエッジ部周域に形成した耐電圧絶縁
層の沿面をチップ固定枠の一部で密着被覆する（請求項
１）ものとし、具体的には次記のような態様で構成す
る。
【００１２】(1) チップ固定枠を例えばシリコーンゴム
などのゴム状弾性体で構成する（請求項２）。 (2) チップ固定枠を熱収縮性樹脂で構成し、該固定枠内
に半導体チップを保持した状態で固定枠を熱収縮させて
耐電圧絶縁層の沿面に固定枠を密着被覆させるようにす
る（請求項３）。
などのゴム状弾性体で構成する（請求項２）。 (2) チップ固定枠を熱収縮性樹脂で構成し、該固定枠内
に半導体チップを保持した状態で固定枠を熱収縮させて
耐電圧絶縁層の沿面に固定枠を密着被覆させるようにす
る（請求項３）。
【００１３】(3) 前項(1) ，(2) において、チップ固定
枠を、パワー半導体チップの周縁，および上下面の周域
を包囲する胴部と、その上下開口部に端子板を挿入保持
するフランジ部を形成した異形の筒状体で構成する（請
求項４）。
枠を、パワー半導体チップの周縁，および上下面の周域
を包囲する胴部と、その上下開口部に端子板を挿入保持
するフランジ部を形成した異形の筒状体で構成する（請
求項４）。
【００１４】(4) 半導体チップの耐電圧絶縁層の沿面と
該部を被覆するチップ固定枠のとの間の隙間に接着性，
もしくは粘着性の封止充填材を充填して絶縁層の沿面を
封止する（請求項５）。
該部を被覆するチップ固定枠のとの間の隙間に接着性，
もしくは粘着性の封止充填材を充填して絶縁層の沿面を
封止する（請求項５）。
【００１５】上記構成のように、モジュールの組立時に
パワー半導体チップのエッジ部周域に形成した耐電圧絶
縁層の沿面を該チップをチップ固定枠に保持させた状態
で固定枠で密着状態で被覆することにより、耐電圧絶縁
層の沿面がそのまま露呈することがない。これにより、
モジュール組立工程で塵埃などの微小な異物が絶縁層の
沿面に付着することが避けられてその絶縁耐力に対する
信頼性が向上する。
パワー半導体チップのエッジ部周域に形成した耐電圧絶
縁層の沿面を該チップをチップ固定枠に保持させた状態
で固定枠で密着状態で被覆することにより、耐電圧絶縁
層の沿面がそのまま露呈することがない。これにより、
モジュール組立工程で塵埃などの微小な異物が絶縁層の
沿面に付着することが避けられてその絶縁耐力に対する
信頼性が向上する。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図
１，図２に示す実施例に基づいて説明する。なお、実施
例の図中で図３，図４に対応する同一部材には同じ符号
を付してその説明は省略する。
１，図２に示す実施例に基づいて説明する。なお、実施
例の図中で図３，図４に対応する同一部材には同じ符号
を付してその説明は省略する。
【００１７】〔実施例１〕図１は本発明の請求項１〜４
に対応する実施例について、ＩＧＢＴチップ１に本発明
に基づくチップ固定枠７を装着し、これにエミッタ端子
板２，コレクタ端子板３を組み付けた仮組立体を表す図
である。
に対応する実施例について、ＩＧＢＴチップ１に本発明
に基づくチップ固定枠７を装着し、これにエミッタ端子
板２，コレクタ端子板３を組み付けた仮組立体を表す図
である。
【００１８】ここで、チップ固定枠７は、図示のように
ＩＧＢＴチップ１の周縁，および上下主面の外周域を包
囲する胴部７ａと、該胴部７ａの上下端面の開口部に形
成した端子板保持用のフランジ部７ｂ，７ｃを備えた異
形（提灯形）の筒体としてなり、例えばシリコーンゴム
などの高い耐熱性，ゴム状弾性を有する材料を用いてＩ
ＧＢＴチップ１の外形寸法よりも一回り小さく作られて
いる。そして、組立工程では各ＩＧＢＴチップごとに、
チップ固定枠７の胴部７ａを拡げた状態でＩＧＢＴチッ
プ１に被せ、さらにエミッタ端子板２，コレクタ端子板
３をフランジ部７ｂ，７ｃで定位置に弾性保持する。
ＩＧＢＴチップ１の周縁，および上下主面の外周域を包
囲する胴部７ａと、該胴部７ａの上下端面の開口部に形
成した端子板保持用のフランジ部７ｂ，７ｃを備えた異
形（提灯形）の筒体としてなり、例えばシリコーンゴム
などの高い耐熱性，ゴム状弾性を有する材料を用いてＩ
ＧＢＴチップ１の外形寸法よりも一回り小さく作られて
いる。そして、組立工程では各ＩＧＢＴチップごとに、
チップ固定枠７の胴部７ａを拡げた状態でＩＧＢＴチッ
プ１に被せ、さらにエミッタ端子板２，コレクタ端子板
３をフランジ部７ｂ，７ｃで定位置に弾性保持する。
【００１９】この組立状態では、図から判るようにチッ
プ固定枠７がＩＧＢＴチップ１の周面に殆ど隙間なしに
密着し、ＩＧＢＴチップ１のエミッタ側でチップのエッ
ジ周域に形成した耐電圧絶縁層１ｂの沿面を固定枠５の
胴部が覆っている。したがって、図４で述べたように図
１の仮組立体をモジュールのパッケージ４へ組み込む組
立工程で周囲から侵入した塵埃などの微小な異物が絶縁
層１ｂの沿面に付着するおそれはなく、これにより異物
の付着に起因する絶縁耐力の低下を確実に防ぐことがで
きる。また、図４の従来例ではチップ固定枠５が二つの
部品５ａと５ｂから構成されているのに対して、この実
施例ではチップ固定枠７が一部品であり、この１個の部
品でＩＧＢＴチップ１に対してエミッタ，コレクタの端
子板２，３を所定位置に位置決め保持することができて
組立工程の簡便化が図れる。
プ固定枠７がＩＧＢＴチップ１の周面に殆ど隙間なしに
密着し、ＩＧＢＴチップ１のエミッタ側でチップのエッ
ジ周域に形成した耐電圧絶縁層１ｂの沿面を固定枠５の
胴部が覆っている。したがって、図４で述べたように図
１の仮組立体をモジュールのパッケージ４へ組み込む組
立工程で周囲から侵入した塵埃などの微小な異物が絶縁
層１ｂの沿面に付着するおそれはなく、これにより異物
の付着に起因する絶縁耐力の低下を確実に防ぐことがで
きる。また、図４の従来例ではチップ固定枠５が二つの
部品５ａと５ｂから構成されているのに対して、この実
施例ではチップ固定枠７が一部品であり、この１個の部
品でＩＧＢＴチップ１に対してエミッタ，コレクタの端
子板２，３を所定位置に位置決め保持することができて
組立工程の簡便化が図れる。
【００２０】また、チップ固定枠７の材料には、耐熱性
に優れた熱収縮性のシリコーン樹脂，またはその変性体
などを用いることもできる。そして、この熱収縮性樹脂
で作られたチップ固定枠７をＩＧＢＴチップ１に被せた
状態で熱を加えることにより、チップ固定枠７が熱収縮
してＩＧＢＴチップ１の周面へ強固に密着して耐電圧絶
縁層１ｂの沿面を被覆する。なお、熱収縮性材には熱収
縮の加熱温度，収縮率が異なる各種仕様のものがあり、
ＩＧＢＴチップ１に対する熱的影響を勘案して適正なも
のを使用する。
に優れた熱収縮性のシリコーン樹脂，またはその変性体
などを用いることもできる。そして、この熱収縮性樹脂
で作られたチップ固定枠７をＩＧＢＴチップ１に被せた
状態で熱を加えることにより、チップ固定枠７が熱収縮
してＩＧＢＴチップ１の周面へ強固に密着して耐電圧絶
縁層１ｂの沿面を被覆する。なお、熱収縮性材には熱収
縮の加熱温度，収縮率が異なる各種仕様のものがあり、
ＩＧＢＴチップ１に対する熱的影響を勘案して適正なも
のを使用する。
【００２１】〔実施例２〕次に本発明の請求項５に対応
する応用実施例を図２に示す。この実施例においては、
ＩＧＢＴチップ１のエミッタ側に形成した耐電圧絶縁層
１ｂの沿面（表面）と先記実施例１で述べたチップ固定
枠７との間に接着性，もしくは粘着性の封止充填材８を
充填して絶縁層１ｂの沿面をより一層確実に封止するよ
うにしている。ここで、封止充填材８はチップ固定枠７
を被せる以前にＩＧＢＴチップ１の絶縁層１ｂの沿面に
被着しておくか、あるいは事前にチップ固定枠７の内面
に塗布してＩＧＢＴチップ１に被せるようにすることが
できる。
する応用実施例を図２に示す。この実施例においては、
ＩＧＢＴチップ１のエミッタ側に形成した耐電圧絶縁層
１ｂの沿面（表面）と先記実施例１で述べたチップ固定
枠７との間に接着性，もしくは粘着性の封止充填材８を
充填して絶縁層１ｂの沿面をより一層確実に封止するよ
うにしている。ここで、封止充填材８はチップ固定枠７
を被せる以前にＩＧＢＴチップ１の絶縁層１ｂの沿面に
被着しておくか、あるいは事前にチップ固定枠７の内面
に塗布してＩＧＢＴチップ１に被せるようにすることが
できる。
【００２２】この実施例のように、実施例１で述べたチ
ップ固定枠７に封止充填材８を併用することで、異物の
付着防止に対する信頼性，並びに絶縁耐力の向上が期待
できる。
ップ固定枠７に封止充填材８を併用することで、異物の
付着防止に対する信頼性，並びに絶縁耐力の向上が期待
できる。
【００２３】
【発明の効果】以上述べたように、本発明の構成によれ
ば、平形パワー半導体モジュールの組立てに用いるチッ
プ固定枠を弾性体，熱収縮材などを用いた柔構造とし
て、チップのエッジ周域に形成した耐電圧絶縁層の沿面
をチップ固定枠で密着状態に被覆するようにしたことに
より、モジュール組立工程で侵入する塵埃などの微小な
異物が絶縁層の沿面に付着することに起因する半導体チ
ップの耐電圧低下を未然に防いで、絶縁性能に対する信
頼性の向上化が図れるほか、１個の固定枠部品で同時に
半導体チップ，およびその上下主面に重ね合わせた端子
板を定位置に位置決め保持できて部品点数，組立工数の
削減化が図れる。
ば、平形パワー半導体モジュールの組立てに用いるチッ
プ固定枠を弾性体，熱収縮材などを用いた柔構造とし
て、チップのエッジ周域に形成した耐電圧絶縁層の沿面
をチップ固定枠で密着状態に被覆するようにしたことに
より、モジュール組立工程で侵入する塵埃などの微小な
異物が絶縁層の沿面に付着することに起因する半導体チ
ップの耐電圧低下を未然に防いで、絶縁性能に対する信
頼性の向上化が図れるほか、１個の固定枠部品で同時に
半導体チップ，およびその上下主面に重ね合わせた端子
板を定位置に位置決め保持できて部品点数，組立工数の
削減化が図れる。
【００２４】さらに加えて、請求項５記載の封止充填材
を併用することにより、異物の付着防止に対する信頼
性，並びに絶縁耐力の向上が期待できる。
を併用することにより、異物の付着防止に対する信頼
性，並びに絶縁耐力の向上が期待できる。
【図１】本発明の実施例１に対応するチップ固定枠を用
いた半導体チップ組の組立構造図
いた半導体チップ組の組立構造図
【図２】本発明の実施例２に対応する実施例の構造図
【図３】ＩＧＢＴチップを例示したパワー半導体チップ
の外形斜視図
の外形斜視図
【図４】従来における平形パワー半導体モジュールの組
立構造図であり、(a) は縦断側面図、(b) は内部構造を
模式的に表した平面図
立構造図であり、(a) は縦断側面図、(b) は内部構造を
模式的に表した平面図
１ ＩＧＢＴチップ（パワー半導体チップ） １ａ エミッタ表面電極 １ｂ 耐電圧絶縁層 ２ エミッタ端子板 ３ コレクタ端子板 ４ パッケージ ４ａ 外囲ケース ４ｂ エミッタ電極板 ４ｃ コレクタ電極板 ７ チップ固定枠 ７ａ 胴部 ７ｂ，７ｃ フランジ部 ８ 封止充填材
Claims (5)
- 【請求項１】複数個のパワー半導体チップを並置配列し
て単一のパッケージに収容した平形パワー半導体モジュ
ールであって、各チップ組ごとに半導体チップ，および
該半導体チップの上下表面電極に重ね合わせた端子板を
耐熱絶縁物のチップ固定枠に保持した上で、パッケージ
の上下電極板間に挟持した組立構造になるものにおい
て、前記のチップ固定枠に半導体チップを保持した状態
でチップのエッジ部周域に形成した耐電圧絶縁層の沿面
をチップ固定枠の一部で密着被覆するようにしたことを
特徴とする平形パワー半導体モジュール。 - 【請求項２】請求項１記載の半導体モジュールにおい
て、チップ固定枠がゴム状弾性体からなることを特徴と
する平形パワー半導体モジュール。 - 【請求項３】請求項１記載の半導体モジュールにおい
て、チップ固定枠が熱収縮性樹脂からなり、該固定枠内
に半導体チップを保持した状態で固定枠を熱収縮させて
耐電圧絶縁層の沿面に固定枠を密着被覆させるようにし
たことを特徴とする平形パワー半導体モジュール。 - 【請求項４】請求項２，または３記載の半導体モジュー
ルにおいて、チップ固定枠が、パワー半導体チップの周
縁，および上下面の周域を包囲する胴部と、その上下開
口部に端子板を挿入保持するフランジ部を形成した異形
の筒状体になることを特徴とする平形パワー半導体モジ
ュール。 - 【請求項５】請求項１記載の半導体モジュールにおい
て、半導体チップの耐電圧絶縁層の沿面と該部を被覆す
るチップ固定枠のとの間の隙間に接着性，もしくは粘着
性の封止充填材を充填して絶縁層の沿面を封止したこと
を特徴とする平形パワー半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11045518A JP2000243881A (ja) | 1999-02-23 | 1999-02-23 | 平形パワー半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11045518A JP2000243881A (ja) | 1999-02-23 | 1999-02-23 | 平形パワー半導体モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243881A true JP2000243881A (ja) | 2000-09-08 |
Family
ID=12721649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11045518A Pending JP2000243881A (ja) | 1999-02-23 | 1999-02-23 | 平形パワー半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243881A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242582B2 (en) | 2004-04-20 | 2007-07-10 | Denso Corporation | Semiconductor module mounting structure, a cardlike semiconductor module, and heat receiving members bonded to the cardlike semiconductor module |
| JP7439521B2 (ja) | 2020-01-10 | 2024-02-28 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
-
1999
- 1999-02-23 JP JP11045518A patent/JP2000243881A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7242582B2 (en) | 2004-04-20 | 2007-07-10 | Denso Corporation | Semiconductor module mounting structure, a cardlike semiconductor module, and heat receiving members bonded to the cardlike semiconductor module |
| JP7439521B2 (ja) | 2020-01-10 | 2024-02-28 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3168901B2 (ja) | パワー半導体モジュール | |
| US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
| US20100007026A1 (en) | Semiconductor device and method of manufacturing the same | |
| ITMI941840A1 (it) | Modulo di dispositivi a semiconduttori di alta potenza con bassa resistenza termica e metodo di fabbricazione semplificato | |
| JP3129020B2 (ja) | 半導体装置 | |
| US10959333B2 (en) | Semiconductor device | |
| CN110914975B (zh) | 功率半导体模块 | |
| JP2913247B2 (ja) | パワー半導体モジュール及び車両用インバータ装置 | |
| EP0645812B1 (en) | Resin-sealed semiconductor device | |
| JP3440824B2 (ja) | 半導体装置 | |
| JPH1065042A (ja) | 半導体装置 | |
| JP2000243881A (ja) | 平形パワー半導体モジュール | |
| JPH08213547A (ja) | 半導体装置 | |
| JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
| JP3703978B2 (ja) | 半導体装置 | |
| JPH08125071A (ja) | 半導体装置 | |
| JPS62104145A (ja) | 半導体装置 | |
| JP2000091472A (ja) | 半導体装置 | |
| JP4085639B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02278752A (ja) | 半導体装置 | |
| JPH0864759A (ja) | 樹脂封止型パワーモジュール装置及びその製法 | |
| JP7155748B2 (ja) | 半導体装置 | |
| JP2000349231A (ja) | パワー半導体モジュール | |
| JP2001168493A5 (ja) | ||
| WO2002091474A1 (en) | Semiconductor device and its manufacturing method |