KR101643332B1 - 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 - Google Patents

초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101643332B1
KR101643332B1 KR1020150038931A KR20150038931A KR101643332B1 KR 101643332 B1 KR101643332 B1 KR 101643332B1 KR 1020150038931 A KR1020150038931 A KR 1020150038931A KR 20150038931 A KR20150038931 A KR 20150038931A KR 101643332 B1 KR101643332 B1 KR 101643332B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
clip
substrate
lead
Prior art date
Application number
KR1020150038931A
Other languages
English (en)
Inventor
최윤화
최순성
최인숙
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020150038931A priority Critical patent/KR101643332B1/ko
Application granted granted Critical
Publication of KR101643332B1 publication Critical patent/KR101643332B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 클립 본딩 반도체 칩 패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 반도체 칩과 기판 또는 리드프레임을 클립에 의해 전기적으로 연결하되 상기 클립을 별도의 접착재 도포 없이 초음파 웰딩에 의해 직접 접합하여 제조되는 반도체 칩 패키지 및 그 제조 방법에 관한 것이다.
본 발명에 따르면, 패키지 모듈을 구성하는 반도체 칩과 리드프레임을 클립으로 연결하되, 반도체 칩 상에 메탈범프를 형성하고 초음파 웰딩에 의해 클립과 접합함으로써 제조 공정을 단순화 및 용이하게 하고 부품안정성을 보장할 수 있다는 장점을 갖는다.

Description

초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법{Clip -bonded semiconductor chip package using ultrasonic welding and the manufacturing method thereof}
본 발명은 클립 본딩 반도체 칩 패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 파워소자와 기판 또는 리드프레임을 클립에 의해 전기적으로 연결하되 상기 클립을 별도의 접착재 도포 없이 초음파 웰딩에 의해 직접 접합하여 제조되는 반도체 칩 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 칩 패키지는 반도체 칩(혹은 다이), 리드프레임 및 케이스 바디를 포함하여 구성되며, 반도체 칩은 리드프레임 패드 상에 부착되고, 리드프레임의 리드와는 본딩 와이어에 의하여 전기적으로 연결된다.
한편, 여러 반도체 칩 패키지 중 IGBT나 파워모스펫(Power MOSFET) 등과 같은 전력용 반도체 소자를 구현한 반도체 패키지는 작은 스위칭 손실과 도통 손실 및 낮은 소스-드레인간 온 저항(RdsON)이 요구된다.
따라서, 최근에는 상기한 전력용 반도체 소자를 구현한 반도체 패키지와 같이 고전압 대전류 디바이스용 반도체칩 패키지의 경우에는 본딩 와이어 대신 반도체용 도전성 클립(clip)이 사용되고 있다.
예컨대, 도 1 에 도시된 바와 같이 종래의 클립 본딩 반도체 칩 패키지는 리드프레임 패드(10) 위에 파워 드라이버 칩(20)을 실장하고, 파워 드라이버 칩(20)과 기판에 형성된 리드(30)를 클립(40)으로 본딩한다. 클립의 본딩이 완료되면 주변을 EMC(Epoxy molding compoind)와 같은 열경화성 소재를 몰딩하여 패키지 바디(50)를 형성함에 따라 반도체 칩 패키지 제작이 완료된다. 이와 같이 반도체 칩과 리드를 클립에 의해 연결하는 경우 전기적 특성 열화를 줄이고 많은 수의 본딩 와이어를 사용하지 않으므로 제조공정을 쉽게 한다.
그러나, 이상과 같은 종래 기술에서는 파워 드라이버 칩(20)과 클립(20)이 솔더 등의 접착재에 의해 본딩되는데, 이 경우 기판 위에 반도체 칩(20)이 실장된 상태에서 클립용 접착재(41)를 도포하고 그 위에 클립(40)을 본딩하기 때문에 제조에 어려움이 있고 정밀도가 떨어지며 주변부품 특성 저하 등의 원인이 되었다.
대한민국 등록특허 제10-1208332호 '반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지' 대한민국 등록번호 제10-1245383호 '반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법' 대한민국 공개특허 제2011-0094126호 '클립 배선을 가지는 반도체 다이 패키지'
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로, 패키지 모듈을 구성하는 반도체 칩과 기판을 클립으로 연결하되, 반도체 칩과 클립 그리고 클립과 기판을 별도의 접착재 도포 없이 초음파 웰딩에 의해 접합하여 제조 공정을 단순화 및 용이하게 하고 부품안정성을 보장할 수 있는 클립 본딩 반도체 칩 패키지 및 그를 위한 제조방법을 제공하고자 한다.
상기한 바와 같은 과제를 해결하기 위한 본 발명에 따른 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지는 리드프레임 패드(120a)와 리드(120b) 패턴이 형성된 기판(120)과; 상기 기판(120)의 리드프레임 패드(120a) 상에 실장되되 상면에 메탈범프(140)가 돌출 형성된 반도체 칩(130)과; 상기 기판(120)의 리드(120b)에 연결된 리드프레임(160)과; 일단은 상기 반도체 칩(130) 상의 메탈범프(140)와 초음파 웰딩에 의해 접합되고, 타단은 상기 리드프레임(160)과 전기적으로 연결되는 클립(150)과; 상기 기판(120), 반도체 칩(130) 및 클립(150) 주변에 몰딩재가 충진되어 형성되는 패키지 바디(170)를 포함한다.
여기서, 상기 기판(120)은 절연성 재질의 세라믹층 위에 도전성 재질의 인쇄회로 패턴을 적층한 DBC(Direct Bonded Copper) 기판인 것이 바람직하다.
그리고, 상기 반도체 칩(130)은 기판(120)의 리드프레임 패드(120a) 상에 접착재에 의해 접합되는 것이 바람직하다.
또한, 상기 메탈범프(140)는 구리, 알루미늄, 주석합금으로 구성되는 군으로부터 선택된 어느 하나의 소재로 구성되는 것이 바람직하다.
그리고, 상기 메탈범프(140)는 반도체 칩(130)용 웨이퍼 상에 스퍼터링(sputtering), 전기 도금, 스크린 프린팅(screen printing) 중 어느 하나의 방법에 의해 형성되는 것이 바람직하다.
또한, 상기 리드프레임(160)은 리드(120b) 상에 초음파 웰딩에 의해 접합되는 것이 바람직하다.
그리고, 상기 클립(150)은 리드프레임(160)과 초음파 웰딩에 의해 접합되는 것이 바람직하다.
그리고, 상기 클립(150)은 리드(120b) 상면 일측에 초음파 웰딩에 의해 접합되고, 상기 리드프레임(160)은 리드(120b) 상면 타측에 초음파 웰딩에 의해 결합되는 것이 바람직하다.
여기서, 상기 초음파 웰딩에 의해 리드(120b)에 접합된 리드프레임(160)의 상면에는 격자형상 패턴이 형성되는 것이 바람직하다.
한편, 본 발명에 따른 반도체 칩 패키지 제조 방법은 표면에 리드프레임 패드(120a)와 리드(120b)가 형성된 기판(120)을 준비하는 기판 준비 단계(S110)와; 상기 기판(120)의 리드프레임 패드(120a) 상에 접착재를 도포하는 접착재 도포 단계(S120)와; 상기 리드프레임 패드(120a) 상에 도포된 접착재 층 위에 상면에 메탈범프(140)가 형성된 반도체 칩(130)을 접합하는 반도체 칩 실장 단계(S130)와; 상기 기판(120)의 리드(120b) 상에 리드프레임(160)을 연결하는 리드프레임 연결 단계(S140)와; 상기 클립(150)의 일단은 반도체 칩(130) 상의 메탈범프(140)에 초음파 웰딩으로 접합하고, 상기 클립(150)의 타단은 상기 리드프레임(160)과 전기적으로 연결하는 클립 본딩 단계(S150)와; 기판(120)과 반도체 칩(130) 그리고 클립(150) 주변에 몰딩재를 충진하여 패키지 바디(170)를 형성하는 몰딩 단계(S160)를 포함한다.
상기한 바와 같은 본 발명에 따르면 패키지 모듈을 구성하는 반도체 칩과 리드프레임을 클립으로 연결하되, 반도체 칩 상에 메탈범프를 형성하고 초음파 웰딩에 의해 클립과 접합함으로써 제조 공정을 단순화 및 용이하게 하고 부품안정성을 보장할 수 있다는 장점을 갖는다.
도 1 은 종래 기술에 따른 클립 본딩 반도체 칩 패키지의 단면도,
도 2 는 본 발명의 바람직한 실시예에 따른 클립 본딩 반도체 칩 패키지의 단면도,
도 3 은 본 발명의 또 다른 실시예에 따른 클립 본딩 반도체 칩 패키지의 단면도,
도 4 는 본 발명에 따른 클립 본딩 반도체 칩 패키지의 제조 방법을 나타낸 흐름도,
도 5 는 본 발명에 따른 클립 본딩 반도체 칩 패키지의 제조 단계별 모식도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 클립 본딩 반도체 칩 패키지 및 그를 위한 제조방법에 대해 상세히 설명한다.
먼저, 도 2 및 도 3 을 참조하여 본 발명에 따른 클립 본딩 반도체 칩 패키지의 구조에 대해 설명한다. 도시된 바와 같이 본 발명에 따른 반도체 칩 패키지는 기판(120)의 리드프레임 패드(120a) 위에 반도체 칩(파워소자;130)이 실장되고, 상기 반도체 칩(130) 상에는 클립(150)의 일단이 결합되며, 상기 클립(150)의 타단은 기판(120)의 리드(120b)에 연결된 리드프레임(160)과 결합된다. 그리고, 주변부는 EMC 등의 열경화성 몰딩재로 몰딩되어 패키지 바디(170)를 형성한다.
여기서, 상기 기판(120)은 PCB 또는 METAL PCB 등으로 구성될 수도 있으나 연성 재질의 세라믹층 위에 도전성 재질의 회로 패턴을 적층한 DBC(Direct Bonded Copper, 혹은 'DCB'라고도 함) 기판인 것이 바람직하다. DBC 기판은 질화알루미늄(AlN)이나 산화알루미늄(Al2O3) 등과 같은 세라믹스 재질의 절연층의 상하에 구리 등의 금속 패턴이 직접 인쇄되어 기판(120)의 역할을 하며 방열 특성이 뛰어난 장점이 있다.
상기 반도체 칩(130)은 DBC 기판(120)의 상면에 형성된 금속 패턴 리드프레임 패드(120a) 상에 솔더와 같은 접착재(131)로 본딩된다. 상기 접착재(131)는 필요에 따라 전기전도성 접착재 또는 비전기전도성 접착재를 사용할 수 있다.
상기 반도체 칩(130)의 상면에는 클립(150)이 본딩된다. 상기 클립(150)은 골드(Au)나 알루미늄(Al)과 같은 도전성 재질로 이루어진다.
위에서 이미 언급한 바와 같이, 상기 클립(150)은 반도체 칩(130)의 상면에 별도의 접착재 없이 초음파 웰딩에 의해 직접 본딩된다. 초음파 웰딩은 전기적 에너지가 진동자를 통하여 기계적인 에너지로 변환된 후 혼(horn)을 통해 접합 대상물에 전달되고, 이 때, 접합면에서 순간적인 마찰열이 발생됨에 따라 접합면의 용해가 일어나면서 접착이 수행되는 접합 방법이다.
이러한 초음파 웰딩에 의한 클립(150)과 반도체 칩(130)의 본딩을 위해, 상기 반도체 칩(130)의 상면에는 메탈범프(metal bump; 140)가 형성된다. 상기 메탈범프(140)는 클립(150)과 반도체 칩(130)의 접합을 매개하는 부분으로, 반도체 칩(130)과 클립(150) 사이의 전기 및 열의 전달을 가능하게 하며, 클립(150)과 면접촉되어 초음파 진동에 의해 접촉면에 융해가 일어나면서 클립(150)과 접합된다.
상기 메탈범프(140)의 소재에는 특별한 제한이 없으나, 구리, 알루미늄, 주석합금으로 구성되는 군으로부터 선택된 어느 하나의 소재로 구성되는 것이 바람직하며, 반도체 칩(130)용 웨이퍼 상에 스퍼터링(sputtering), 전기 도금, 스크린 프린팅(screen printing) 등의 방법에 의해 형성될 수 있다. 상기 메탈범프(140)의 두께는 약 5 ~ 50um 정도인 것이 바람직하다.
이와 같은 방법으로 반도체 칩(130) 상면에 형성된 메탈범프(140) 상에 클립(150)의 일측 단부를 맞댄후 초음파 웰딩 공구를 이용하여 본딩한다.
한편, 상기 클립(150)의 타단부는 기판(120)의 리드(120b)에 연결된 리드프레임(160)에 전기적으로 연결된다. 본 발명의 바람직한 제1실시예에 따르면, 도 2 에 도시된 바와 같이, 상기 리드프레임(160)은 반도체 칩(130)이 실장된 리드프레임 패드(120a)와 인접한 다른 금속 패턴인 리드(120b) 상에 초음파 웰딩에 의해 결합되고, 리드프레임(160)의 상면에 클립(150)의 타단부가 역시 초음파 웰딩에 의해 본딩되는 것이 바람직하다. 또한, 본 발명의 바람직한 제2실시예에 따르면, 도 3 에 도시된 바와 같이, 상기 클립(150)은 리드(120b) 상면 일측에, 그리고 상기 리드프레임(160)은 상기 리드(120b) 상면 타측에 각각 초음파 웰딩에 의해 결합되어 클립(150)과 리드프레임(160)이 리드(120b)를 매개로 간접적으로 연결될 수도 있다.
리드프레임(160)의 초음파 웰딩시 공구의 혼은 접촉면에 격자형상 패턴이 형성된 것을 사용하여, 초음파 웰딩 후 리드프레임(160)의 상면에도 격자형상 패턴 자국이 형성되도록 하는 것이 바람직하다. 이와 같이 리드프레임(160) 상면에 격자형상 패턴이 형성되면, 추후 EMC와 같은 밀봉재와의 결합력을 증대시킬 수 있다.
한편, 상기 기판(130) 상에 접합된 모든 리드프레임(160)이 클립(150)에 의해 메탈범프(140)가 형성된 반도체 칩(130)과 연결될 수도 있으나, 도 2 및 도 3 에 도시된 바와 같이, 기판(120) 상의 다른 리드(120c) 상에 접합된 일부 리드프레임(160')은 필요에 따라 와이어(200)에 의해 반도체 칩(130)과 연결될 수도 있다.
지금까지 본 발명에 따른 클립 본딩 반도체 칩 패키지의 구조에 대하여 설명하였는 바, 이하에서는, 도 4 및 도 5 를 참조로 본 발명에 따른 반도체 칩 패키지의 제조방법에 대해 설명한다. 도 4 에는 본 발명에 따른 클립 본딩 반도체 칩 패키지의 제조 방법을 나타낸 흐름도가 도시되고, 도 5 에는 이러한 방법에 따른 반도체 칩 패키지의 제작 과정 모식도가 도시된다.
도 4 에 도시된 바와 같이 본 발명에 따른 클립 본딩 반도체 칩 패키지 제조방법은 기판 준비 단계(S110), 접착재 도포 단계(S120), 반도체 칩 실장 단계(S130), 리드프레임 연결 단계(S140), 클립 본딩 단계(S150), 몰딩 단계(S160)를 포함한다.
상기 기판 준비 단계(S110)에서는 도 5 의 (a)에 도시된 바와 같이 표면에 금속 패턴으로 리드프레임 패드(120a)와 리드(120b)가 형성된 기판(120)을 준비한다. 상기 기판(120)은 DBC 기판인 것이 바람직하고, 상기 리드프레임 패드(120a)와 리드(120b)는 구리 패턴으로 구성되는 것이 바람직하다.
상기 접착재 도포 단계(S120)에서는 도 5 의 (b)에 도시된 바와 같이 기판(120) 위에 형성된 리드프레임 패드(120a) 상에 솔더와 같은 접착재(131)를 도포한다.
상기 반도체 칩 실장 단계(S130)에서는 도 5 의 (c)에 도시된 바와 같이 리드프레임 패드(120a) 상에 도포된 접착재 층 위에 상면에 메탈범프(140)가 형성된 반도체 칩(130)을 접착한다. 상기 메탈범프(140)는 반도체 칩(130) 용 웨이퍼 상에 스퍼터링, 전기 도금 또는 스크린 프린팅 기술에 의해 형성된다.
상기 리드프레임 연결 단계(S140)에서는 도 5 의 (d)에 도시된 바와 같이 기판(120)의 리드(120b) 상에 리드프레임(160)을 연결한다. 이 때, 상기 리드프레임(160)은 리드(120b) 상에 초음파 웰딩에 의해 직접 접합한다.
상기 클립 본딩 단계(S150)에서는 도 5 의 (e)에 도시된 바와 같이 클립의 양단을 반도체 칩(130) 상의 메탈범프(140)와 리드프레임(160)에 각각 연결한다. 여기서, 상기 클립(150)과 메탈범프(140) 그리고 클립(150)과 리드프레임(160)은 별도의 접착재 없이 초음파 웰딩에 의해 직접 본딩한다. 한편, 상기 클립(150)은 리드프레임(160) 상에 직접 본딩할 수도 있고, 기판(120)의 리드(120b)에 초음파 웰딩으로 본딩하여 리드프레임(160)과 간접 연결시킬 수도 있다.
그 다음 상기 몰딩 단계(S160)에서는 기판(120)과 반도체 칩(130) 그리고 클립(150) 주변에 EMC 와 같은 열경화성 몰딩재를 충진하여 패키지 바디(170)를 형성한다. 이에 따라, 도 5 의 (f)에 도시된 바와 같이, 패키지 바디(170)로부터 리드프레임(160)만이 외부로 노출된 반도체 칩 패키지가 완성 된다.
이상, 본 발명의 특정 실시예에 대하여 상술하였다. 그러나, 본 발명의 사상 및 범위는 이러한 특정 실시예에 한정되는 것이 아니라, 본 발명의 요지를 변경하지 않는 범위 내에서 다양하게 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이해할 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
120 : 기판
130 : 반도체 칩
140 : 메탈범프
150 : 클립(clip)
160 : 리드프레임
170 : 패키지 바디

Claims (17)

  1. 리드프레임 패드(120a)와 리드(120b) 패턴이 형성된 기판(120)과;
    상기 기판(120)의 리드프레임 패드(120a) 상에 접착재(131)에 의해 접합되되. 웨이퍼 상태에서 상면에 메탈범프(140)가 돌출 형성된 반도체 칩(130)과;
    상기 기판(120)의 리드(120b)에 연결된 리드프레임(160)과;
    일단은 상기 반도체 칩(130) 상의 메탈범프(140)와 초음파 웰딩에 의해 접합되고, 타단은 상기 리드프레임(160)과 전기적으로 연결되는 클립(150)과;
    상기 기판(120), 반도체 칩(130) 및 클립(150) 주변에 몰딩재가 충진되어 형성되는 패키지 바디(170)를 포함하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지.
  2. 제 1 항에 있어서,
    상기 기판(120)은,
    절연성 재질의 세라믹층 위에 도전성 재질의 인쇄회로 패턴을 적층한 DBC(Direct Bonded Copper) 기판인 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 메탈범프(140)는 구리, 알루미늄, 주석합금으로 구성되는 군으로부터 선택된 어느 하나의 소재로 구성되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지.
  5. 제 1 항에 있어서,
    상기 메탈범프(140)는 반도체 칩(130)용 웨이퍼 상에 스퍼터링(sputtering), 전기 도금, 스크린 프린팅(screen printing) 중 어느 하나의 방법에 의해 형성되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지.
  6. 제 1 항에 있어서,
    상기 리드프레임(160)은 리드(120b) 상에 초음파 웰딩에 의해 접합되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지.
  7. 제 1 항에 있어서,
    상기 클립(150)은 리드프레임(160)과 초음파 웰딩에 의해 접합되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지.
  8. 제 1 항에 있어서,
    클립(150)은 리드(120b) 상면 일측에 초음파 웰딩에 의해 접합되고, 상기 리드프레임(160)은 리드(120b) 상면 타측에 초음파 웰딩에 의해 결합되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지.
  9. 제 6 항 또는 제 8 항에 있어서,
    상기 초음파 웰딩에 의해 리드(120b)에 접합된 리드프레임(160)의 상면에는 격자형상 패턴이 형성된 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지.
  10. 표면에 리드프레임 패드(120a)와 리드(120b)가 형성된 기판(120)을 준비하는 기판 준비 단계와;
    반도체 칩용 웨이퍼 상에 메탈범프(140)를 형성하는 단계와;
    상기 기판(120)의 리드프레임 패드(120a) 상에 접착재를 도포하는 접착재 도포 단계와;
    상기 리드프레임 패드(120a) 상에 도포된 접착재 층 위에 상면에 메탈범프(140)가 형성된 반도체 칩(130)을 접합하는 반도체 칩 실장 단계와;
    상기 기판(120)의 리드(120b) 상에 리드프레임(160)을 연결하는 리드프레임 연결 단계와;
    클립(150)의 일단을 반도체 칩(130) 상의 메탈범프(140)에 초음파 웰딩으로 접합하고, 상기 클립(150)의 타단은 상기 리드프레임(160)과 전기적으로 연결하는 클립 본딩 단계와;
    기판(120)과 반도체 칩(130) 그리고 클립(150) 주변에 몰딩재를 충진하여 패키지 바디(170)를 형성하는 몰딩 단계를 포함하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 제조 방법.
  11. 제 10 항에 있어서,
    상기 기판(120)은,
    절연성 재질의 세라믹층 위에 도전성 재질의 인쇄회로 패턴을 적층한 DBC(Direct Bonded Copper) 기판인 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 제조 방법.
  12. 제 10 항에 있어서,
    상기 메탈범프(140)는 구리, 알루미늄, 주석합금으로 구성되는 군으로부터 선택된 어느 하나의 소재로 구성되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 제조 방법.
  13. 제 10 항에 있어서,
    상기 메탈범프(140)는 반도체 칩(130)용 웨이퍼 상에 스퍼터링, 전기 도금, 스크린 프린팅 중 어느 하나의 방법에 의해 형성되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 제조 방법.
  14. 제 10 항에 있어서,
    상기 리드프레임(160)은 리드(120b) 상에 초음파 웰딩에 의해 접합되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 제조 방법.
  15. 제 10 항에 있어서,
    상기 클립(150)은 리드프레임(160)과 초음파 웰딩에 의해 접합되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 제조 방법.
  16. 제 10 항에 있어서,
    클립(150)은 리드(120b) 상면 일측에 초음파 웰딩에 의해 접합되고, 상기 리드프레임(160)은 리드(120b) 상면 타측에 초음파 웰딩에 의해 결합되는 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 제조 방법.
  17. 제 14 항 또는 제 16 항에 있어서,
    상기 초음파 웰딩에 의해 리드(120b)에 접합된 리드프레임(160)의 상면에는 격자형상 패턴이 형성된 것을 특징으로 하는 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 제조 방법.
KR1020150038931A 2015-03-20 2015-03-20 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 KR101643332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150038931A KR101643332B1 (ko) 2015-03-20 2015-03-20 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150038931A KR101643332B1 (ko) 2015-03-20 2015-03-20 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101643332B1 true KR101643332B1 (ko) 2016-07-27

Family

ID=56617259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150038931A KR101643332B1 (ko) 2015-03-20 2015-03-20 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101643332B1 (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054661A (ko) 2017-11-14 2019-05-22 제엠제코(주) 미세 음각 패턴이 형성된 기판 및 이를 포함하는 반도체 패키지
KR20190118501A (ko) * 2018-04-10 2019-10-18 제엠제코(주) 저비용 전도성 금속 구조체를 이용한 반도체 패키지
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR102196397B1 (ko) 2020-05-13 2020-12-30 제엠제코(주) 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법
KR102196385B1 (ko) 2020-05-04 2020-12-30 제엠제코(주) 반도체 패키지
KR20210008804A (ko) 2019-07-15 2021-01-25 제엠제코(주) 반도체 패키지
KR102228945B1 (ko) * 2020-05-21 2021-03-17 제엠제코(주) 반도체 패키지 및 이의 제조방법
US10964628B2 (en) 2019-02-21 2021-03-30 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US11189550B2 (en) 2018-04-10 2021-11-30 Jmj Korea Co., Ltd. Low-cost semiconductor package using conductive metal structure
KR102341396B1 (ko) 2021-05-04 2021-12-21 제엠제코(주) 반도체 패키지 및 이에 적용되는 금속 브릿지
CN114121845A (zh) * 2020-09-01 2022-03-01 Jmj韩国株式会社 半导体封装
US11367666B2 (en) 2017-09-29 2022-06-21 Jmj Korea Co., Ltd. Clip, lead frame, and substrate used in semiconductor package having engraved pattern formed thereon and the semiconductor package comprising the same
US11515244B2 (en) 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
KR20220167484A (ko) 2021-06-14 2022-12-21 제엠제코(주) 반도체 패키지용 클립 구조체 및 이를 포함하는 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110094126A (ko) 2008-12-12 2011-08-19 페어차일드 세미컨덕터 코포레이션 클립 배선을 가지는 반도체 다이 패키지
KR20120051902A (ko) * 2010-11-15 2012-05-23 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR20120128038A (ko) * 2011-05-16 2012-11-26 제엠제코(주) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
KR101245383B1 (ko) 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
US20140042624A1 (en) * 2012-07-31 2014-02-13 Ixys Corporation Power MOSFET Having Selectively Silvered Pads for Clip and Bond Wire Attach
JP2014167977A (ja) * 2013-02-28 2014-09-11 Mitsui High Tec Inc 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110094126A (ko) 2008-12-12 2011-08-19 페어차일드 세미컨덕터 코포레이션 클립 배선을 가지는 반도체 다이 패키지
KR20120051902A (ko) * 2010-11-15 2012-05-23 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR101208332B1 (ko) 2010-11-15 2012-12-05 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
KR20120128038A (ko) * 2011-05-16 2012-11-26 제엠제코(주) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
KR101245383B1 (ko) 2011-10-21 2013-03-19 제엠제코(주) 반도체 패키지의 클립 부착 방법 및 이를 이용한 반도체 패키지 제조방법
US20140042624A1 (en) * 2012-07-31 2014-02-13 Ixys Corporation Power MOSFET Having Selectively Silvered Pads for Clip and Bond Wire Attach
JP2014167977A (ja) * 2013-02-28 2014-09-11 Mitsui High Tec Inc 半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367666B2 (en) 2017-09-29 2022-06-21 Jmj Korea Co., Ltd. Clip, lead frame, and substrate used in semiconductor package having engraved pattern formed thereon and the semiconductor package comprising the same
KR20190054661A (ko) 2017-11-14 2019-05-22 제엠제코(주) 미세 음각 패턴이 형성된 기판 및 이를 포함하는 반도체 패키지
US11189550B2 (en) 2018-04-10 2021-11-30 Jmj Korea Co., Ltd. Low-cost semiconductor package using conductive metal structure
KR20190118501A (ko) * 2018-04-10 2019-10-18 제엠제코(주) 저비용 전도성 금속 구조체를 이용한 반도체 패키지
KR102222146B1 (ko) * 2018-04-10 2021-03-05 제엠제코(주) 저비용 전도성 금속 구조체를 이용한 반도체 패키지
US11515244B2 (en) 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US10964628B2 (en) 2019-02-21 2021-03-30 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR102264132B1 (ko) 2019-06-14 2021-06-11 제엠제코(주) 반도체 패키지
KR20210008804A (ko) 2019-07-15 2021-01-25 제엠제코(주) 반도체 패키지
KR102196385B1 (ko) 2020-05-04 2020-12-30 제엠제코(주) 반도체 패키지
KR102196397B1 (ko) 2020-05-13 2020-12-30 제엠제코(주) 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법
US11798864B2 (en) 2020-05-13 2023-10-24 Jmj Korea Co., Ltd. Semiconductor package with metal post having non-vertical structure
KR102228945B1 (ko) * 2020-05-21 2021-03-17 제엠제코(주) 반도체 패키지 및 이의 제조방법
US11417577B2 (en) 2020-05-21 2022-08-16 Jmj Korea Co., Ltd. Semiconductor package and method of manufacturing the same
CN114121845A (zh) * 2020-09-01 2022-03-01 Jmj韩国株式会社 半导体封装
KR102341396B1 (ko) 2021-05-04 2021-12-21 제엠제코(주) 반도체 패키지 및 이에 적용되는 금속 브릿지
US11908824B2 (en) 2021-05-04 2024-02-20 Jmj Korea Co., Ltd. Semiconductor package, method of manufacturing the same and metal bridge applied to the semiconductor package
KR20220167484A (ko) 2021-06-14 2022-12-21 제엠제코(주) 반도체 패키지용 클립 구조체 및 이를 포함하는 반도체 패키지

Similar Documents

Publication Publication Date Title
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
TWI588919B (zh) 半導體封裝結構及其製造方法
US6521982B1 (en) Packaging high power integrated circuit devices
TWI485817B (zh) 微電子封裝及其散熱方法
JP4614586B2 (ja) 混成集積回路装置の製造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
WO2012157583A1 (ja) 半導体装置とその製造方法
JPH11195680A (ja) 半導体装置接続構造及び接続方法
KR101669902B1 (ko) 클립을 이용한 반도체 칩 패키지 및 그를 위한 제조방법
US8692361B2 (en) Electric device package comprising a laminate and method of making an electric device package comprising a laminate
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
JP5233853B2 (ja) 半導体装置
US20170372977A1 (en) Semiconductor device and a method of manufacturing the same
JP2002026067A (ja) 半導体装置及びその実装方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP6422736B2 (ja) パワーモジュール
JP5553766B2 (ja) 半導体装置とその製造方法
US20070290303A1 (en) Dual leadframe semiconductor device package
JP2003133329A (ja) 半導体装置
JP4861200B2 (ja) パワーモジュール
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP2006073554A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190708

Year of fee payment: 4