JP2004296555A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2004296555A
JP2004296555A JP2003083834A JP2003083834A JP2004296555A JP 2004296555 A JP2004296555 A JP 2004296555A JP 2003083834 A JP2003083834 A JP 2003083834A JP 2003083834 A JP2003083834 A JP 2003083834A JP 2004296555 A JP2004296555 A JP 2004296555A
Authority
JP
Japan
Prior art keywords
semiconductor device
mold
silicone rubber
sealing
rubber composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003083834A
Other languages
English (en)
Other versions
JP4607429B2 (ja
Inventor
Yoshiji Morita
好次 森田
Katsutoshi Mine
勝利 峰
Junji Nakanishi
淳二 中西
Hiroshi Enami
博司 江南
Fumio Miyajima
文夫 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Silicone Co Ltd
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Toray Silicone Co Ltd, Apic Yamada Corp filed Critical Dow Corning Toray Silicone Co Ltd
Priority to JP2003083834A priority Critical patent/JP4607429B2/ja
Priority to TW093107493A priority patent/TWI328501B/zh
Priority to EP04723369A priority patent/EP1606835A1/en
Priority to CNB2004800079662A priority patent/CN100378935C/zh
Priority to PCT/JP2004/004228 priority patent/WO2004086492A1/en
Priority to US10/550,839 priority patent/US20070176317A1/en
Priority to KR1020057017895A priority patent/KR20050114695A/ko
Publication of JP2004296555A publication Critical patent/JP2004296555A/ja
Application granted granted Critical
Publication of JP4607429B2 publication Critical patent/JP4607429B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/36—Moulds for making articles of definite length, i.e. discrete articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/50—Removing moulded articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】半導体装置を封止する際、ボイドの混入がなく、封止ゴムの厚さを精度良くコントロールすることができ、ボンディングワイヤーの断線や接触がなく、半導体チップや回路基板の反りが小さい半導体装置を製造する方法、およびこのような特長を有する半導体装置を提供する。
【解決手段】半導体装置を金型中に載置して、金型と半導体装置との間に供給した封止用シリコーンゴム組成物を圧縮成形することを特徴とする、シリコーンゴムで封止した半導体装置の製造方法。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコーンゴムで封止された半導体装置の製造方法、およびその方法により製造された半導体装置に関する。
【０００２】
【従来の技術】
半導体装置を樹脂封止するために、金型を用いたトランスファーモールド、液状の封止用樹脂によるポッティングあるいはスクリーン印刷等が行われている。近年、半導体素子の微細化にともない、電子機器の小型化、薄型化が要求され、５００μｍ厚以下の薄型パッケージを樹脂封止する必要がでてきた。
【０００３】
薄型パッケージを樹脂封止する場合、トランスファーモールドによれば、封止樹脂の厚さを精度良くコントロールすることができるものの、封止用の樹脂の流動中に半導体チップが上下に移動したり、半導体チップに接続しているボンディングワイヤーが封止用の樹脂の流動圧力により変形して、断線や接触等を起こすという問題があった。
【０００４】
一方、液状の封止用樹脂によるポッティングあるいはスクリーン印刷では、ボンディングワイヤーの断線や接触は生じにくくなるものの、封止樹脂の厚さを精度良くコントロールすることが困難であったり、封止樹脂にボイドが混入しやすいという問題があった。
【０００５】
これらの問題を解決するため、金型中に半導体装置を載置し、金型と半導体装置との間にモールド用樹脂を供給して圧縮成形することにより、樹脂封止した半導体装置を製造する方法が提案されている（特開平８−２４４０６４号公報、特開平１１−７７７３３号公報、および特開２０００−２７７５５１号公報参照）。
【０００６】
しかし、特開平８−２４４０６４号公報、特開平１１−７７７３３号公報、あるいは特開２０００−２７７５５１号公報により提案された方法では、半導体素子の微細化にともなう半導体チップの薄型化、回路基板の薄型化などにより、半導体チップや回路基板の反りが大きくなり、内部応力による半導体装置の破壊や動作不良等を生じやすいという問題がある。
【０００７】
【特許文献１】特開平８−２４４０６４号公報
【特許文献２】特開平１１−７７７３３号公報
【特許文献３】特開２０００−２７７５５１号公報
【０００８】
【発明が解決しようとする課題】
本発明者らは、上記の課題を解決するため鋭意検討した結果、本発明に到達した。
すなわち、本発明の目的は、半導体装置を封止する際、ボイドの混入がなく、封止ゴムの厚さを精度良くコントロールすることができ、ボンディングワイヤーの断線や接触がなく、半導体チップや回路基板の反りが小さい半導体装置を製造する方法、およびこのような特長を有する半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体装置を金型中に載置して、金型と半導体装置との間に供給した封止用シリコーンゴム組成物を圧縮成形することによりシリコーンゴムで封止した半導体装置を製造することを特徴とする。
また、本発明の半導体装置は、上記の方法により製造されていることを特徴とする。
【００１０】
【発明の実施の形態】
はじめに、本発明の半導体装置の製造方法を詳細に説明する。
本方法では、半導体装置を金型中に載置して、金型と半導体装置との間に供給した封止用シリコーンゴム組成物を圧縮成形することにより、半導体装置をシリコーンゴムで封止する。このような金型を有する圧縮成形機としては、一般に使用されている圧縮成形機を用いることができ、半導体装置を挟持して、金型と半導体装置のキャビティに供給された封止用シリコーンゴム組成物を圧縮成形することのできる上型と下型、これらを加圧するためのクランプ、封止用シリコーンゴム組成物を加熱により硬化させるためのヒーター等を備えていればよい。このような圧縮成形機としては、特開平８−２４４０６４号公報、特開平１１−７７７３３号公報、あるいは特開２０００−２７７５５１号公報に記載されている圧縮成形機が例示され、特に、装置が簡単であることから、特開２０００−２７７５５１号公報により記載されている圧縮成形機であることが好ましい。
【００１１】
すなわち、特開２０００−２７７５５１号公報に記載されている圧縮成形機は、下型に半導体装置を載置して、上型と半導体装置との間に封止用シリコーンゴム組成物を供給した後、上型と下型とで半導体装置を挟持して封止用シリコーンゴム組成物を圧縮成形することができる。この圧縮成形機においては、上型の封止領域の側面を囲む枠状に形成され、この側面に沿って型開閉方向に昇降自在に支持されるとともに、型開き時に上型のゴム成形面よりも下端面を突出させ下型に向け付勢して設けられたクランパを有する。上型あるいは下型が直接シリコーンゴム組成物に接触する場合には、これらの金型の成形面をフッ素樹脂によりコーティングしておくことが好ましい。特に、この圧縮成形機は、金型および封止ゴムに対して剥離性を有するフィルムを、上型の封止領域を被覆する位置に供給する剥離性フィルムの供給機構とを備えている。このような圧縮成形機によれば、この剥離性フィルムを介して半導体装置を封止することにより、封止ゴムが金型の成形面に付着したりすることを防止し、剥離性フィルムにより封止領域が確実に封止され、ばり等を発生させずに確実に封止することができる。
【００１２】
この圧縮成形機は、金型および封止ゴムに対して剥離性を有するフィルムを、下型の半導体装置を載置する金型面を覆って供給する剥離性フィルムの供給機構を設けていることが好ましい。また、クランパの下端面に剥離性フィルムをエア吸着するとともに、上型の樹脂成形面とクランパの内側面とによって構成される樹脂封止領域の内底面側からエア吸引して封止領域の内面に剥離性フィルムをエア吸着する剥離性フィルムの吸着機構を設けることにより、剥離性フィルムが確実に金型面に支持されて封止することができる。また、剥離性フィルムの吸着機構としては、クランパの下端面で開口するエア孔と、クランパの内側面と上型の側面との間に形成されるエア流路に連通してクランパの内側面に開口するエア孔とを設け、これらのエア孔にエア吸引操作をなすエア機構を接続していることが好ましい。また、上型が、成形面に半導体装置上の半導体チップの搭載位置に対応して独立の成形部を成形するキャビティ凹部が設けられていてもよい。また、下型が、成形面に半導体装置上の半導体チップの搭載位置に対応して独立の成形部を成形するキャビティ凹部が設けられていてもよい。また、上型が、型開閉方向に可動に支持されるとともに、下型に向けて付勢して支持されていてもよい。また、下型の金型面に、半導体装置を封止する際に封止領域からオーバーフローする封止用シリコーンゴム組成物を溜めるオーバーフローキャビティが設けられ、半導体装置を押接するクランパのクランプ面に封止領域とオーバーフローキャビティとを連絡するゲート路が設けられていてもよい。
【００１３】
また、下型に半導体装置を載置し、上型と半導体装置との間に封止用シリコーンゴム組成物を供給し、金型および封止ゴムとの剥離性を有するフィルムによりゴム成形領域を被覆し、上型と下型とで封止用シリコーンゴム組成物とともに半導体装置を狭持して封止する場合、半導体装置を狭持する際に、上型の封止領域の側面を囲む枠状に形成され、この側面に沿って型開閉方向に昇降自在に支持されるとともに、上型の成形面よりも下端面を突出させて下型に向け付勢して設けられたクランパを半導体装置に当接して、封止領域の周囲を封止し、徐々に上型と下型を近づけて封止領域内にシリコーンゴム組成物を充填するとともに、上型と下型とを型締め位置で停止させ、封止領域内にシリコーンゴム組成物を充填させて半導体装置を封止することが好ましい。
【００１４】
図１は本方法に好適に用いられる圧縮成形機の主要構成部分を示している。２０は固定プラテン、３０は可動プラテンであり、各々プレス装置に連繋して支持されている。プレス装置は、電動プレス装置、油圧プレス装置のどちらも使用でき、プレス装置により可動プラテン３０が昇降駆動されて所要の樹脂封止がなされる。
【００１５】
２２は固定プラテン２０に固設した下型ベースであり、２３は下型ベース２２に固定した下型である。下型２３の上面には半導体装置１６を載置するセット部を設ける。本方法で用いる半導体装置１６は回路基板１２上に複数個の半導体チップ１０を縦横に等間隔で配置したものであってもよい。半導体装置１６は半導体チップ１０を上向きにして下型２３に載置される。２４は下型ベース２２に取り付けたヒータである。ヒータ２４により下型２３が加熱され、下型２３に載置された半導体装置１６が加温される。２６は上型と下型とのクランプ位置を規制する下クランプストッパであり、下型ベース２２に立設されている。
【００１６】
３２は可動プラテン３０に固設した上型ベース、３３は上型ベース３２に固定した上型ホルダ、３４は上型ホルダ３３に固定した上型である。本方法では回路基板１２に半導体チップ１０を実装した片面側を平板状に封止する。そのため、上型３４の成形面を封止領域にわたって平坦面に形成している。３６は上型３４および上型ホルダ３３の側面を囲む枠状に形成したクランパであり、上型ベース３２に昇降自在に支持するとともにスプリング３７により下型２３に向けて常時付勢して設ける。上型３４の成形面はクランパ３６の端面よりも後退した位置にあり、封止領域は型締め時にクランパ３６の内側面と上型３４の成形面によって包囲された領域となる。なお、クランパ３６を付勢する方法はスプリング３７による他にエアシリンダ等の他の付勢手段を利用してもよい。
【００１７】
３８は上型ベース３２に取り付けたヒータである。ヒータ３８により上型ホルダ３３、上型３４が加熱され、型締め時に半導体装置１６が加熱される。３９は上型ベース３２に立設した上クランプストッパである。上クランプストッパ３９と下クランプストッパ２６とは型締め時に端面が互いに当接するよう上型側と下型側に対向して配置される。プレス装置により可動プラテン３０が降下した際に、上クランプストッパ３９と下クランプストッパ２６とが当接した位置が型締め位置であり、この型締め位置によって封止領域のゴム厚が規定されることになる。
【００１８】
４０ａ、４０ｂは上型３４と下型２３の成形面を被覆する幅寸法に形成された長尺体の剥離性フィルムである。剥離性フィルム４０ａ、４０ｂは封止時にシリコーンゴム組成物が成形面にじかに接しないように封止領域を被覆する目的で設けるものである。剥離性フィルム４０ａ、４０ｂは封止領域での成形面の凹凸にならって変形できるよう柔軟でかつ一定の強度を有するとともに、金型温度に耐える耐熱性、封止ゴムおよび金型と容易に剥離できるフィルム材が好適に用いられる。このようなフィルムとしては、ポリテトラフルオロエチレン樹脂（ＰＴＦＥ）フィルム、エチレン−テトラフルオロエチレン共重合樹脂（ＥＴＦＥ）フィルム、テトラフルオロエチレン−ペルフルオロプロピレン共重合樹脂（ＦＥＰ）フィルム、ポリビニリデンフルオライド樹脂（ＰＢＤＦ）フィルム等のフッ素樹脂フィルム；ポリエチレンテレフタレート樹脂（ＰＥＴ）フィルム、ポリプロピレン樹脂（ＰＰ）フィルムが例示される。
【００１９】
本方法では、回路基板１２の片面側のみ封止する場合には、シリコーンゴムに接する剥離性フィルムは上型３４に供給する剥離性フィルム４０ａである。下型２３の金型面を覆うように剥離性フィルム４０ｂを供給するのは、剥離性フィルム４０ｂの圧縮性、弾性を利用して回路基板１２の厚さのばらつきを効果的に吸収できるようにし、これによってばり等を生じさせることなく確実に封止できるようにするためである。もちろん、上型３４側にのみ剥離性フィルム４０ａを供給して封止することも可能である。
【００２０】
４２ａ、４２ｂは剥離性フィルム４０ａ、４０ｂの供給ロールであり、４４ａ、４４ｂは剥離性フィルム４０ａ、４０ｂの巻取りロールである。図のように、供給ロール４２ａ、４２ｂと巻取りロール４４ａ、４４ｂは金型を挟んだ一方側と他方側に各々配置され、上型側の供給ロール４２ａと巻取りロール４４ａは可動プラテン３０に取り付けられ、下型側の供給ロール４２ｂと巻取りロール４４ｂは固定プラテン２０に取り付けられている。これによって、剥離性フィルム４０ａ、４０ｂは金型の一方側から他方側へ金型内を通過して搬送される。上型側の供給ロール４２ａと巻取りロール４４ａは可動プラテン３０とともに昇降する。４６はガイドローラ、４８は剥離性フィルム４０ａ、４０ｂの静電防止のための静電除去装置（イオナイザー）である。
【００２１】
上型３４側に供給する剥離性フィルム４０ａはエア吸着により金型面に吸着して支持する。クランパ３６にはクランパ３６の端面で開口するエア孔３６ａと、クランパ３６の内側面で開口するエア孔３６ｂとを設け、これらエア孔３６ａ、３６ｂを金型外のエア機構に連絡する。上型ホルダ３３にはクランパ３６の内側面との摺動面にＯリングを設け、エア孔３６ｂからエア吸引する際にエア漏れしないようにしている。上型３４の側面および上型ホルダ３３の側面とクランパ３６の内側面との間はエアを流通するエア流路となっており、エア孔３６ｂからエア吸引することにより、上型３４とクランパ３６とによって形成された封止領域の内面に剥離性フィルム４０ａがエア吸着されるようになる。なお、エア孔３６ａ、３６ｂに連絡するエア機構はエアの吸引作用の他にエアの圧送作用を備えることも可能である。エア機構からエア孔３６ａ、３６ｂにエアを圧送することによって剥離性フィルム４０ａを金型面から容易に剥離させることができる。
【００２２】
本方法では、上述した構成により、次に示す方法により半導体装置を封止することができる。図１で中心線ＣＬの左半部は、可動プラテン３０が上位置にある型開き状態を示す。この型開き状態で新しく金型面上に剥離性フィルム４０ａ、４０ｂを供給し、下型２３に半導体装置１６を載置する。半導体装置１６は下型２３の金型面を被覆する剥離性フィルム４０ｂの上で位置決めして載置される。
【００２３】
図１で中心線ＣＬの右半部はエア機構を作動させて剥離性フィルム４０ａを上型３４とクランパ３６の端面にエア吸着した状態である。剥離性フィルム４０ａを金型面に近接して搬送し、エア孔３６ａ、３６ｂからエア吸引することによってクランパ３６の端面に剥離性フィルム４０ａがエア吸着されるとともに、上型３４のゴム成形面とクランパ３６の内側面に沿って剥離性フィルム４０ａがエア吸着される。剥離性フィルム４０ａは十分な柔軟性と伸展性を有しているから上型３４とクランパ３６とによって形成される凹部形状にならってエア吸着される。なお、クランパ３６の端面に設けるエア孔３６ａは上型３４の周方向に所定間隔をあけて複数配置される。
【００２４】
剥離性フィルム４０ａを上型側の金型面にエア吸着する一方、下型２３に載置した半導体装置１６の回路基板１２上に封止用シリコーンゴム組成物５０を供給する。封止用シリコーンゴム組成物５０は封止領域の内容積に合わせて必要量だけ供給するもので、ディスペンサー等により定量吐出して供給することが好ましい。
【００２５】
図２は上型３４と下型２３とで半導体装置１６を狭持した状態を示す。同図で中心線ＣＬの左半部は上型３４を降下させてクランパ３６の端面が半導体装置１６の回路基板１２を押接している状態である。上型３４はクランプ位置までは完全に降り切っておらず、クランパ３６によって封止領域の周囲が閉止された状態で上型３４により封止用シリコーンゴム組成物５０が押されるようにして充填開始される。図２で中心線ＣＬの右半部は、上型３４が型締め位置まで降下した状態である。この型締め位置は、下クランプストッパ２６と上クランプストッパ３９の端面が当接した状態であり、型締め力によりスプリング３７の付勢力に抗してクランパ３６が上動し、樹脂封止領域が所定の厚さになる。
【００２６】
上型３４が型締め位置まで降下することによって、封止領域が所定の厚さにまで押し込められ、封止領域に完全に封止用シリコーンゴム組成物５０が充填されることになる。図２に示すように、中心線ＣＬの左半部では剥離性フィルム４０ａと上型３４のコーナー部に若干の隙間が形成されているが、上型３４が型締め位置まで降下することによって上型３４と剥離性フィルム４０ａとの隙間はなくなり、封止用シリコーンゴム組成物５０が完全に封止領域を充填している。
【００２７】
半導体装置１６の封止面については、剥離性フィルム４０ａを介して狭持することにより、クランパ３６によって封止領域の周囲部分が確実に閉止され、もれを生じさせずに封止することができる。回路基板１２の表面に回路パターンが形成されていて表面に僅かに段差が形成されているといったような場合でも剥離性フィルム４０ａを介して狭持することにより、段差部分が吸収され、型締め時に樹脂封止領域の外側に樹脂が流出することを防止することができる。また、回路基板１２の下面に配置される剥離性フィルム４０ｂも、厚さ方向の弾性により半導体装置の厚さのばらつきを吸収して、確実な封止を可能にすることができる。
【００２８】
型締めし、封止用シリコーンゴム組成物５０が加熱されて硬化した後、型開きしてシリコーンゴムで封止した半導体装置を取り出す。剥離性フィルム４０ａ、４０ｂを介して封止しているから、封止用シリコーンゴム組成物５０が成形面に付着することがなく、剥離性フィルム４０ａ、４０ｂが金型から簡単に剥離することから、型開き操作と半導体装置の取り出し操作はきわめて容易である。エア孔３６ａ、３６ｂからエアを吹き出して剥離性フィルム４０ａを金型面から分離するようにしてもよい。型開きして、供給ロール４２ａ、４２ｂと巻取りロール４４ａ、４４ｂを作動させ、剥離性フィルム４０ａ、４０ｂとともに封止した半導体装置を金型外に搬送する。
【００２９】
図３、図４、および図５は本方法により封止した半導体装置である。上型３４は成形面を平坦面に形成したものであるから成形部の上面は平坦面に形成されて得られる。図のように隣接する半導体チップ１０の中間位置で封止ゴムと回路基板とを切断することによって個片の半導体装置とすることもできる。この切断には、ダイシングソー、レーザー等を用いることができる。
【００３０】
また、本方法では、図６で示されるように、上型３４の成形面に、回路基板１２上に実装されている各々の半導体チップ１０の実装位置に対応したキャビティ凹部３４ａを設け、各キャビティ凹部３４ａで半導体チップ１０を独立させて樹脂封止することもできる。このような方法で得られるシリコーンゴムで封止した半導体装置を図７に示した。このような半導体装置についても、隣接する半導体チップ１０の中間位置で封止ゴムと回路基板とを切断することによって個片の半導体装置とすることもできる。この切断には、ダイシングソー、レーザー等を用いることができる。
【００３１】
本方法で用いる封止用シリコーンゴム組成物としては、圧縮成形によりシリコーンゴムを形成するものであれば、その硬化機構は限定されないが、例えば、ヒドロシリル化反応硬化型シリコーンゴム組成物、有機過酸化物硬化型シリコーンゴム組成物、ラジカル反応硬化型シリコーンゴム組成物が挙げられ、硬化の際に副生物を生じないことから、特に、ヒドロシリル化反応硬化型シリコーンゴム組成物であることが好ましい。このヒドロシリル化反応硬化型シリコーンゴム組成物としては、例えば、（Ａ）一分子中に少なくとも２個のアルケニル基を有するオルガノポリシロキサン、（Ｂ）一分子中に少なくとも２個のケイ素原子結合水素原子を有するオルガノハイドロジェンポリシロキサン、（Ｃ）白金系触媒、および（Ｄ）充填剤から少なくともなり、必要に応じて、顔料や反応抑制剤を含有するものが挙げられる。このようなシリコーンゴム組成物は一般に入手可能である。本方法において用いられる封止用シリコーンゴム組成物は、半導体チップやその結線部の保護剤という用途の他に、シリコーンゴムを半導体チップや回路基板の絶縁層、あるいは半導体チップや回路基板の緩衝層として利用することができる。
【００３２】
このシリコーンゴム組成物は、硬化して、複素弾性率が１ＧＰａ以下であるシリコーンゴムを形成するものが好ましく、特に、半導体チップに応力をかけにくいことから、複素弾性率が１００ＭＰａ以下であるシリコーンゴムを形成するものが好ましい。
【００３３】
本方法によりシリコーンゴムで封止した半導体装置としては、半導体チップを実装した回路基板、回路基板に電気的に接続する前の半導体チップ、あるいは個片の半導体半導体装置に切断前の半導体ウェハーが例示される。このような半導体装置としては、半導体チップとその配線基板および複数のリード線が半導体チップと配線基板とをワイヤーボンディングした半導体装置を図３、図４に示した。図３で示される半導体装置は、半導体チップ１０がダイボンド剤によって、ポリイミド樹脂製、エポキシ樹脂製、ＢＴレジン製、あるいはセラミック製の回路基板１２に搭載した後、金線あるいはアルミニウム線からなるボンディングワイヤ１１によって回路基板１２上にワイヤボンディグンされている。また、図４で示される半導体装置は、半導体チップが１０がハンダボールあるいは導電性バンプにより回路基板１２に電気的に接続されている。この半導体装置では、ハンダボールあるいは導電性バンプを補強する目的でアンダーフィル剤が封入されている。このアンダーフィル剤としては、硬化性エポキシ樹脂組成物、硬化性シリコーン組成物が用いられる。図３、図４で示される半導体装置では、シリコーンゴムで封止した後に、この半導体装置を他の回路基板に接合するために、半導体チップ１０が実装されている回路基板１２の下面に外部電極、例えばハンダボール５が形成されている。回路基板上に複数個の半導体チップが同時に封止された場合は、ソーイング若しくは打ち抜きによって個々の半導体装置に切断される。また、ウエハーレベルＣＳＰを図５に示した。
【００３４】
本方法において、上記のような圧縮成形機を用いて半導体装置をシリコーンゴムにより封止する際、シリコーンゴム組成物が直接金型面に接触すると、金型面にヌメリ感を有する物質が付着することがあるので、前記のような剥離性フィルムを介して圧縮成形することが好ましい。剥離性フィルムを使用することにより、連続的に樹脂封止することが可能となり、金型の清掃等の間隔を伸ばすことができるので、生産効率を高めることができる。
【００３５】
本方法において、圧縮成形の条件は限定されないが、回路基板や半導体チップへの応力を低減させることから、加熱温度は６０℃〜１５０℃の範囲内であることが好ましい。また、金型を予め加熱しておくことにより、圧縮成形のサイクルタイムを向上させることができる。さらに、用いるシリコーンゴム組成物の種類にもよるが、予め下型により余熱されている回路基板上にシリコーンゴム組成物を滴下することにより、シリコーンゴム組成物の広がり性をコントロールすることもできる。
【００３６】
次に、本発明の半導体装置を説明する。本発明の半導体装置は、上記の方法により製造されたことを特徴とする。このような半導体装置は、封止ゴムにボイドの混入がないので、外観不良や耐湿性の低下を招来することがない。また、本発明の半導体装置は、封止ゴムの厚さが精度良くコントロールされているので、電子機器の小型化、薄型化に対応することができる。また、本発明の半導体装置は、ボンディングワイヤーの断線や接触がなく、半導体チップや回路基板の反りが小さいので、信頼性が優れることから、より広範囲の分野で使用することができる。
【００３７】
【実施例】
本発明の半導体装置の製造方法および半導体装置を実施例、比較例により詳細に説明する。なお、半導体装置を次の通りに評価した。
［外観と充填性］ 目視により、シリコーンゴムあるいは硬化エポキシ樹脂で封止した半導体装置の表面を観察し、表面が全体的に平滑である場合を○、表面の一部が平滑でない場合を△、表面が全体的に平滑でない場合を×として示した。
［反り］ 半導体装置を個片に切断する前の、シリコーンゴムあるいは硬化エポキシ樹脂で封止した回路基板の長辺側を固定した時の他端長辺側の高さを測定し、これを反りとして示した。
【００３８】
また、実施例においてヒドロシリル化反応硬化型シリコーンゴム組成物として、表１に示す特性を有するシリコーンゴム組成物Ａ（東レ・ダウコーニング・シリコーン株式会社製のＴＸ−２２８７−２）およびシリコーンゴム組成物Ｂ（東レ・ダウコーニング・シリコーン株式会社製のＴＸ−２２８７−４）を用いた。なお、シリコーンゴム組成物の粘度は、ＢＳ型回転粘度計（株式会社トキメック製のビスコメーター モデルＢＳ、ローター：Ｎｏ．７、回転数：１０ｒｐｍ）により測定した、２５℃における値を示した。また、シリコーンゴムは、シリコーンゴム組成物を１４０℃で３０Ｋｇｆ／ｃｍ２の荷重を掛けて３分間圧縮成形した後、さらに１５０℃のオーブン中で１時間加熱処理することにより作製した。このシリコーンゴムの複素弾性率は、粘弾性測定機（せん断周波数：１Ｈｚ、歪み率：０．５％）により測定した、２５℃における値を示した。また、このシリコーンゴムの熱膨張率は、サーマルメカニカルアナライザー（ＴＭＡ）により測定した、５０〜１５０℃の温度範囲における値を示した。
【００３９】
【表１】
Figure 2004296555
【００４０】
［実施例１］
図３に示す半導体装置を作製した。すなわち、７０ｍｍ×１６０ｍｍサイズのポリイミド樹脂製回路基板１（厚さ７５μｍのポリイミド樹脂フィルムの片面に、厚さ１７μｍのエポキシ樹脂製接着剤層を介して厚さ１８μｍの銅箔が積層されており、この銅箔により回路パターンが形成され、この回路パターンのワイヤボンディングするための部分を除き、回路基板の表面は感光性ソルダーマスクにより被覆されている。）に厚さ３５μｍのエポキシ樹脂製ダイボンド剤層２を介して８ｍｍ×１４ｍｍサイズの半導体チップ３を接合した。次に、この半導体チップ３のバンプ（図示せず）と回路パターンとを電気的に接続するため４８本の金製ボンディングワイヤ４によりワイヤボンディングした。この回路基板には、合わせて５４個の半導体チップが１８個ずつ３ブロックに分けて実装されており、それぞれ回路パターンにワイヤーボンディングされている。
【００４１】
この半導体チップ３を実装したポリイミド樹脂製回路基板１上の所定の箇所に総量２０ｇのヒドロシリル化反応硬化型シリコーンゴム組成物Ａを室温で塗布した後、この回路基板を図１で示される圧縮成形機の下型に載置した。次に、この圧縮成型機の下型と上型（金型の汚染防止、シリコーンゴムの離型性向上のため、この上型の内側にはテトラフルオロエチレン樹脂製剥離性フィルムがエア吸引により密着している。）を合わせ、回路基板を狭持した状態で、１４０℃で３０ｋｇｆ／ｃｍ２の荷重をかけて３分間圧縮成形した。その後、樹脂封止した半導体装置を金型から取り出し、これを１５０℃のオーブンで１時間加熱処理した。この半導体装置は、半導体チップ表面上における厚さが４００μｍであるシリコーンゴムで封止されており、この封止ゴムの表面は平滑でボイドもなく、外観と充填性は○であった。また、回路基板の反りは０．０５ｍｍであった。
【００４２】
［実施例２］
図４に示す半導体装置を作製した。すなわち、４５ｍｍ×１７５ｍｍサイズのガラス繊維強化エポキシ樹脂製回路基板６（厚さ９０μｍのガラス繊維強化エポキシ樹脂フィルムの片面に、厚さ１８μｍのエポキシ樹脂製接着剤層を介して厚さ１８μｍの銅箔が積層されており、この銅箔により回路パターンが形成され、この回路パターンのワイヤボンディングするための部分を除き、回路基板の表面は感光性ソルダーマスクにより被覆されている。）のバンプ接続部分（図示せず）にハンダペーストが印刷され、次に６ｍｍ×６ｍｍの半導体チップ３のボンディングパッド部分とこのハンダペースト部分とをアライメントしてからリフロー炉に入れて、このハンダを加熱溶融して、半導体チップと回路パターンをハンダバンプ７によって電気的に接続した。次に、半導体チップ３と回路基板との間にエポキシ樹脂製アンダーフィル剤８を室温で注入した後、段階的に加熱し、最終的には１８０℃で３時間加熱することにより、このアンダーフィル剤を硬化した。この回路基板には１０８個の半導体チップが３６個ずつ３ブロックに分けて実装されている。なお、ハンダバンプの直径は３００μｍであり、その個数は半導体チップ１個について１１２個である。
【００４３】
この半導体チップ３を実装したガラス繊維強化エポキシ樹脂製回路基板６上の所定の箇所に総量１０ｇのヒドロシリル化反応硬化型シリコーンゴム組成物Ａを室温で塗布した後、この回路基板を図１で示される圧縮成形機の下型に載置した。次に、この圧縮成型機の下型と上型（金型の汚染防止、シリコーンゴムの離型性向上のため、この上型の内側にはテトラフルオロエチレン樹脂製剥離性フィルムがエア吸引により密着している。）を合わせ、回路基板を狭持した状態で、１２０℃で３０ｋｇｆ／ｃｍ２の荷重をかけて２分間圧縮成形した。その後、樹脂封止した半導体装置を金型から取り出し、これを１５０℃のオーブンで１時間加熱処理した。この半導体装置は、半導体チップ表面上における厚さが２３０μｍであるシリコーンゴムで封止されており、この封止ゴムの表面は平滑でボイドもなく、外観と充填性は○であった。また、回路基板の反りは０．０５ｍｍであった。
【００４４】
［実施例３］
図５に示す半導体装置を作製した。すなわち、直径８インチ、厚さ３００μｍのウエハーレベルＣＳＰにおいて、このウエハー表面に再配線層（図示せず）やバッファー層（図示せず）が形成された後、外部回路と接続するためのハンダボール１２を形成した。このウエハー表面にヒドロシリル化反応硬化型シリコーンゴム組成物Ｂを室温で２ｇ塗布した後、ウエハーを図１で示される圧縮成形機の下型に載置した。次に、この圧縮成型機の下型と上型（金型の汚染防止、シリコーンゴムの離型性向上のため、この上型の内側にはテトラフルオロエチレン樹脂製剥離性フィルムがエア吸引により密着している。）を合わせ、ウエハーを狭持した状態で、１２０℃で３０ｋｇｆ／ｃｍ２の荷重をかけて２分間圧縮成形した。その後、樹脂封止したウエハーを金型から取り出し、これを１５０℃のオーブンで１時間加熱処理した。この半導体装置は、ウエハー表面上における厚さが４００μｍであるシリコーンゴムで封止されており、この封止ゴムの表面は平滑でボイドもなく、外観と充填性は○であった。また、ウエハーの反りは０．２ｍｍであった。
【００４５】
［比較例１］
実施例１において、ヒドロシリル化反応硬化型シリコーンゴム組成物Ａの代わりに表２に示す特性を有する液状硬化性エポキシ樹脂組成物（日立化成工業株式会社製のＣＥＬ−Ｃ−７４００）を用いた以外は実施例１と同様にして半導体装置を作成した。なお、成形条件を、１７０℃で３０ｋｇｆ／ｃｍ２の荷重をかけて５分間圧縮成形した後、さらに１５０℃のオーブン中で１時間の加熱処理とした。この半導体装置は、半導体チップ表面上における厚さが２３０μｍである硬化エポキシ樹脂により封止されており、この封止エポキシ樹脂の表面は平滑でボイドもなく、外観と充填性は○であった。しかし、回路基板の反りは７ｍｍであった。
【００４６】
【表２】
Figure 2004296555
【００４７】
なお、硬化性エポキシ樹脂組成物の粘度は、ＢＳ型回転粘度計（株式会社トキメック製のビスコメーター モデルＢＳ、ローター：Ｎｏ．７、回転数：１０ｒｐｍ）により測定した、２５℃における値を示した。また、硬化エポキシ樹脂は、硬化性エポキシ樹脂組成物を１７０℃で３０Ｋｇｆ／ｃｍ２の荷重を掛けて５分間圧縮成形した後、さらに１５０℃のオーブン中で１時間加熱処理することにより作製した。この硬化エポキシ樹脂の複素弾性率は、粘弾性測定機（せん断周波数：１Ｈｚ、歪み率：０．５％）により測定した、２５℃における値を示した。また、この硬化エポキシ樹脂の熱膨張率は、サーマルメカニカルアナライザー（ＴＭＡ）により測定した、室温〜９０℃の温度範囲における値を示した。
【００４８】
［比較例２］
実施例３において、ヒドロシリル化反応硬化型シリコーンゴム組成物Ａの代わりに表２に示した特性を有する液状硬化性エポキシ樹脂組成物を用いた以外は実施例３と同様にして半導体装置を作成した。なお、成形条件を、１７０℃で３０ｋｇｆ／ｃｍ２の荷重をかけて５分間圧縮成形した後、さらに１５０℃のオーブン中で１時間の加熱処理とした。この半導体装置は、ウエハー表面上における厚さが４００μｍである硬化エポキシ樹脂により封止されており、この封止エポキシ樹脂の表面は平滑でボイドもなく、外観と充填性は○であった。しかし、ウエハーの反りは６ｍｍであった。
【００４９】
【発明の効果】
本発明の半導体装置の製造方法によれば、半導体装置を封止する際、ボイドの混入がなく、封止ゴムの厚さを精度良くコントロールすることができ、ボンディングワイヤーの断線や接触がなく、半導体チップや回路基板の反りが小さいという特徴がある。また、本発明の半導体装置は、上記のような特長を有する。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法で用いられる圧縮成形機の構成を示す説明図である。
【図２】本発明の半導体装置の製造方法で用いられる圧縮成形機により半導体装置を樹脂封止する状態を示す説明図である。
【図３】本発明の実施例１の半導体装置の断面図である。
【図４】本発明の実施例２の半導体装置の断面図である。
【図５】本発明の実施例３の半導体装置の断面図である。
【図６】本発明の半導体装置の製造方法で用いられる圧縮成形機の構成を示す説明図である。
【図７】本発明の実施例の半導体装置の斜視図である。
【符号の説明】
１０ 半導体チップ
１２ 回路基板
１６ 半導体装置
２０ 固定プラテン
２２ 下型ベース
２３ 下型
２４ ヒータ
２６ 下クランプストッパ
３０ 可動プラテン
３２ 上型ベース
３３ 上型ホルダ
３４ 上型
３４ａ キャビティ凹部
３６ クランパ
３６ａ、３６ｂ エア孔
３７ スプリング
３８ ヒータ
３９ 上クランプストッパ
４０ａ、４０ｂ 剥離性フィルム
４２ａ、４２ｂ 供給ロール
４４ａ、４４ｂ 巻取りロール
４６ ガイドローラ
４８ 静電除去装置
５０ 封止用シリコーンゴム組成物
７０ シリコーンゴムで封止した半導体装置
７２ 封止ゴム

Claims (10)

  1. 半導体装置を金型中に載置して、金型と半導体装置との間に供給した封止用シリコーンゴム組成物を圧縮成形することを特徴とする、シリコーンゴムで封止した半導体装置の製造方法。
  2. 下型に半導体装置を載置して、上型と半導体装置との間に封止用シリコーンゴム組成物を供給した後、上型と下型とで半導体装置を挟持して封止用シリコーンゴム組成物を圧縮成形することを特徴とする、請求項１記載の半導体装置の製造方法。
  3. シリコーンゴム組成物がヒドロシリル化反応硬化型シリコーンゴム組成物であることを特徴とする、請求項１記載の半導体装置の製造方法。
  4. シリコーンゴム組成物が硬化して複素弾性率１ＧＰａ以下のシリコーンゴムを形成するものであることを特徴とする、請求項１記載の半導体装置の製造方法。
  5. 少なくとも２つの半導体装置をシリコーンゴムで封止した後、個片の半導体装置に切断することを特徴とする、請求項１記載の半導体装置の製造方法。
  6. 半導体装置が回路基板上に半導体チップがボンディングワイヤにより電気的に接続されているものであることを特徴とする、請求項１記載の半導体装置の製造方法。
  7. 回路基板の半導体チップを搭載した面にシリコーンゴム組成物を供給して、半導体チップおよび該チップのボンディングワイヤーとの接続部をシリコーンゴムで封止したことを特徴とする、請求項６記載の半導体装置の製造方法。
  8. 金型の内面に剥離性フィルムが密着していることを特徴とする、請求項１記載の半導体装置の製造方法。
  9. 剥離性フィルムがエア吸引により金型の内面に密着していることを特徴とする、請求項８記載の半導体装置の製造方法。
  10. 請求項１乃至９のいずれか１項に記載の方法により製造された半導体装置。
JP2003083834A 2003-03-25 2003-03-25 半導体装置の製造方法および半導体装置 Expired - Lifetime JP4607429B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003083834A JP4607429B2 (ja) 2003-03-25 2003-03-25 半導体装置の製造方法および半導体装置
TW093107493A TWI328501B (en) 2003-03-25 2004-03-19 Semiconductor device and method of manufacturing thereof
CNB2004800079662A CN100378935C (zh) 2003-03-25 2004-03-25 半导体器件及其制造方法
PCT/JP2004/004228 WO2004086492A1 (en) 2003-03-25 2004-03-25 Semiconductor device and method of manufacturing thereof
EP04723369A EP1606835A1 (en) 2003-03-25 2004-03-25 Semiconductor device and method of manufacturing thereof
US10/550,839 US20070176317A1 (en) 2003-03-25 2004-03-25 Semiconductor device and method of manufacturing thereof
KR1020057017895A KR20050114695A (ko) 2003-03-25 2004-03-25 반도체 장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003083834A JP4607429B2 (ja) 2003-03-25 2003-03-25 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2004296555A true JP2004296555A (ja) 2004-10-21
JP4607429B2 JP4607429B2 (ja) 2011-01-05

Family

ID=33094974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003083834A Expired - Lifetime JP4607429B2 (ja) 2003-03-25 2003-03-25 半導体装置の製造方法および半導体装置

Country Status (7)

Country Link
US (1) US20070176317A1 (ja)
EP (1) EP1606835A1 (ja)
JP (1) JP4607429B2 (ja)
KR (1) KR20050114695A (ja)
CN (1) CN100378935C (ja)
TW (1) TWI328501B (ja)
WO (1) WO2004086492A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099823A1 (en) 2006-02-23 2007-09-07 Dow Corning Toray Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device produced thereby
JP2007307843A (ja) * 2006-05-20 2007-11-29 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
US8273815B2 (en) 2006-09-11 2012-09-25 Dow Corning Toray Company, Ltd. Curable silicone composition and electronic component
US8338527B2 (en) 2005-04-27 2012-12-25 Dow Corning Toray Company, Ltd. Curable silicone composition and electronic components
US8841772B2 (en) 2007-12-11 2014-09-23 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP7439521B2 (ja) 2020-01-10 2024-02-28 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031784B2 (ja) * 2004-07-28 2008-01-09 シャープ株式会社 発光モジュールおよびその製造方法
JP4676735B2 (ja) * 2004-09-22 2011-04-27 東レ・ダウコーニング株式会社 光半導体装置の製造方法および光半導体装置
TWI359069B (en) * 2004-11-02 2012-03-01 Apic Yamada Corp Resin molding equipment and resin molding method
JP2007095804A (ja) * 2005-09-27 2007-04-12 Towa Corp 電子部品の樹脂封止成形方法及び装置
JP4855026B2 (ja) * 2005-09-27 2012-01-18 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
JP4084844B2 (ja) * 2005-09-27 2008-04-30 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
DE102007035181B4 (de) * 2007-07-27 2011-11-10 Epcos Ag Verfahren zur Herstellung eines Moduls und Modul
US8409932B2 (en) * 2008-04-04 2013-04-02 Sony Chemical & Information Device Corporation Method for manufacturing semiconductor device
JP5557997B2 (ja) * 2008-11-19 2014-07-23 三菱重工業株式会社 繊維強化複合材の製造方法、及び繊維強化複合材の製造装置
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
JP5672652B2 (ja) * 2009-03-17 2015-02-18 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
TWI462168B (zh) * 2009-04-06 2014-11-21 Himax Tech Ltd 具有晶片封圈的積體電路與形成方法
WO2014100652A1 (en) 2012-12-21 2014-06-26 Dow Corning Corporation Layered polymer structures and methods
JP6494360B2 (ja) * 2015-03-25 2019-04-03 株式会社ディスコ 拡張装置
NL2016011B1 (en) * 2015-12-23 2017-07-03 Besi Netherlands Bv Press, actuator set and method for encapsulating electronic components with at least two individual controllable actuators.
JP6181807B1 (ja) 2016-04-27 2017-08-16 日機装株式会社 加圧装置および加圧方法
CN106217722A (zh) * 2016-08-04 2016-12-14 江门市鲁班尼光电科技有限公司 一种户外线上防水驱动模块的制作方法
WO2018226780A1 (en) * 2017-06-06 2018-12-13 West Pharmaceuticals Services, Inc. Elastomer articles having embedded electronics and method of manufacturing the same
US11724037B2 (en) 2017-06-06 2023-08-15 West Pharmaceutical Services, Inc. Elastomer articles having embedded electronics and methods of manufacturing the same
JP6296195B1 (ja) * 2017-07-21 2018-03-20 第一精工株式会社 樹脂封止用金型の調整方法及び樹脂封止用金型
JP6845822B2 (ja) * 2018-03-13 2021-03-24 Ｔｏｗａ株式会社 樹脂成形装置および樹脂成形品の製造方法
US10790232B2 (en) * 2018-09-15 2020-09-29 International Business Machines Corporation Controlling warp in semiconductor laminated substrates with conductive material layout and orientation
EP4032676A4 (en) * 2019-09-20 2023-09-06 Mitsui Chemicals, Inc. METHOD FOR PRODUCING AN OPTICAL ELEMENT AND OPTICAL ELEMENT
CN110696389B (zh) * 2019-11-20 2020-07-28 西安交通大学 一种纤维增强热固性复合材料预成型体固化方法
KR20220123030A (ko) 2019-12-27 2022-09-05 다우 도레이 캄파니 리미티드 적층체 및 이것으로 이루어진 전자 부품
US11817359B2 (en) * 2020-09-01 2023-11-14 International Business Machines Corporation Warp mitigation using pattern-matched metal layers in organic substrates
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211449A (ja) * 1990-03-29 1992-08-03 Sumitomo Chem Co Ltd 熱硬化性樹脂組成物およびそれを用いて得られる電子部品
JPH098179A (ja) * 1995-06-15 1997-01-10 Toshiba Corp 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物
JP2000277551A (ja) * 1999-03-26 2000-10-06 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法
JP2000327921A (ja) * 1999-03-12 2000-11-28 Dow Corning Toray Silicone Co Ltd 硬化性シリコーン組成物
JP2000334782A (ja) * 1999-05-27 2000-12-05 Nec Corp 半導体装置一部露出封入用金型及び封入方法
JP2002038016A (ja) * 2000-07-19 2002-02-06 Shin Etsu Chem Co Ltd 付加反応硬化型シリコーンゴム組成物及びその製造方法
EP1198005A1 (en) * 1999-03-26 2002-04-17 Hitachi, Ltd. Semiconductor module and method of mounting

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204384A (en) * 1991-01-23 1993-04-20 Dow Corning Toray Silicone Co., Ltd. One-part curable organosiloxane composition
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
JP2581532B2 (ja) * 1995-11-13 1997-02-12 株式会社日立製作所 半導体装置
JPH1177733A (ja) 1997-09-01 1999-03-23 Apic Yamada Kk 樹脂モールド方法及び樹脂モールド装置
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
US6124407A (en) * 1998-10-28 2000-09-26 Dow Corning Corporation Silicone composition, method for the preparation thereof, and silicone elastomer
US6492204B1 (en) * 1999-01-26 2002-12-10 Jp Ox Engineering Electronic devices having thermodynamic encapsulant portions predominating over thermostatic encapsulant portions
TW538482B (en) * 1999-04-26 2003-06-21 Shinetsu Chemical Co Semiconductor encapsulating epoxy resin composition and semiconductor device
JP3485513B2 (ja) * 2000-01-19 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JP4388654B2 (ja) * 2000-02-01 2009-12-24 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
JP4484329B2 (ja) * 2000-07-21 2010-06-16 アピックヤマダ株式会社 樹脂封止方法及び樹脂封止装置
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
JP3619773B2 (ja) 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6888259B2 (en) * 2001-06-07 2005-05-03 Denso Corporation Potted hybrid integrated circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211449A (ja) * 1990-03-29 1992-08-03 Sumitomo Chem Co Ltd 熱硬化性樹脂組成物およびそれを用いて得られる電子部品
JPH098179A (ja) * 1995-06-15 1997-01-10 Toshiba Corp 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物
JP2000327921A (ja) * 1999-03-12 2000-11-28 Dow Corning Toray Silicone Co Ltd 硬化性シリコーン組成物
JP2000277551A (ja) * 1999-03-26 2000-10-06 Apic Yamada Corp 樹脂封止装置及び樹脂封止方法
EP1198005A1 (en) * 1999-03-26 2002-04-17 Hitachi, Ltd. Semiconductor module and method of mounting
JP2000334782A (ja) * 1999-05-27 2000-12-05 Nec Corp 半導体装置一部露出封入用金型及び封入方法
JP2002038016A (ja) * 2000-07-19 2002-02-06 Shin Etsu Chem Co Ltd 付加反応硬化型シリコーンゴム組成物及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338527B2 (en) 2005-04-27 2012-12-25 Dow Corning Toray Company, Ltd. Curable silicone composition and electronic components
WO2007099823A1 (en) 2006-02-23 2007-09-07 Dow Corning Toray Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device produced thereby
US8802506B2 (en) 2006-02-23 2014-08-12 Dow Corning Toray Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device produced thereby
JP2007307843A (ja) * 2006-05-20 2007-11-29 Apic Yamada Corp 樹脂モールド方法および樹脂モールド装置
US8273815B2 (en) 2006-09-11 2012-09-25 Dow Corning Toray Company, Ltd. Curable silicone composition and electronic component
US8841772B2 (en) 2007-12-11 2014-09-23 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP7439521B2 (ja) 2020-01-10 2024-02-28 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Also Published As

Publication number Publication date
CN1765010A (zh) 2006-04-26
TW200502078A (en) 2005-01-16
EP1606835A1 (en) 2005-12-21
US20070176317A1 (en) 2007-08-02
JP4607429B2 (ja) 2011-01-05
CN100378935C (zh) 2008-04-02
KR20050114695A (ko) 2005-12-06
WO2004086492A1 (en) 2004-10-07
TWI328501B (en) 2010-08-11

Similar Documents

Publication Publication Date Title
JP4607429B2 (ja) 半導体装置の製造方法および半導体装置
JP5101788B2 (ja) 半導体装置の製造方法および半導体装置
KR101168861B1 (ko) 반도체 장치 및 이의 제조방법
US7520052B2 (en) Method of manufacturing a semiconductor device
JP5207591B2 (ja) 半導体装置の製造方法および半導体装置
JP6654994B2 (ja) 回路部品の製造方法
TWI295500B (ja)
CN109003907B (zh) 封装方法
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
TWI236740B (en) Chip package structure
JP4760876B2 (ja) 電子装置およびその製造方法
TWI332694B (en) Chip package structure and process for fabricating the same
JP3207286B2 (ja) 樹脂封止型半導体装置
JP2001176902A (ja) 樹脂封止方法
JP2003197680A (ja) 半導体装置の製造方法
JP3484633B2 (ja) 電子部品の製造方法
TW200423267A (en) Chip package structure and process for fabricating the same
TW200910542A (en) Semiconductor package by hot stamping displacing molding and its fabricating method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100203

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101007

R150 Certificate of patent or registration of utility model

Ref document number: 4607429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term