JP7150700B2 - 不均一ボールパターンパッケージ - Google Patents
不均一ボールパターンパッケージ Download PDFInfo
- Publication number
- JP7150700B2 JP7150700B2 JP2019505174A JP2019505174A JP7150700B2 JP 7150700 B2 JP7150700 B2 JP 7150700B2 JP 2019505174 A JP2019505174 A JP 2019505174A JP 2019505174 A JP2019505174 A JP 2019505174A JP 7150700 B2 JP7150700 B2 JP 7150700B2
- Authority
- JP
- Japan
- Prior art keywords
- pitch
- package
- array
- dimension
- conductive pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
- H01L2224/0901—Structure
- H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
- H01L2224/091—Disposition
- H01L2224/0912—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1712—Layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Measuring Leads Or Probes (AREA)
Description
本開示の例は、概して集積回路に関し、より特定的には、導電パッドの不均一パターンを用いた集積回路パッケージングに関する。
多くの集積回路および他の半導体デバイスでは、回路基板(例えば、プリント回路基板(PCB))にパッケージを表面実装するために、BGA(ball grid array)などのバンプの配列を利用する。C4(controlled collapse chip connection)バンプまたはマイクロバンプなどのさまざまな好適なパッケージピン構造(スタックドシリコンの用途で使用される)のいずれかを用いて、集積回路(IC)ダイ(または他のパッケージデバイス)上の経路と、パッケージが実装される回路基板との間で、電気信号を伝送することができる。しかしながら、従来のパッケージでは、以下で説明するように、特にICダイ(または他のデバイス)が収容されるパッケージが極めて小さい場合に、利用可能なリソースの一部しかパッケージピン構造にボンドアウト(bond out)することができない。
本開示の一例は、集積回路(IC)パッケージである。ICパッケージは、概して、集積回路ダイと、当該集積回路ダイに結合された導電パッドの配列とを備える。配列のうちの少なくとも1つの第1の領域において、導電パッドは、配列の第1の寸法においては第1のピッチで、配列の第2の寸法においては第2のピッチで配置されている。第2のピッチは第1のピッチとは異なる。
本開示の例は、複数の異なるピッチを用いて、集積回路(IC)パッケージ(および、当該ICパッケージに電気的に接続する回路基板の対応の導電パッド)の導電要素(例えば、はんだボール)を戦略的に配列するための技術および装置を提供する。本明細書で「不均一ボールピッチパターン」と称されるこのような戦略的な複数のピッチの利用によって、使い勝手を損なうことなく、シグナルインテグリティを損なうことなく、または、導電パッドの配列のブレークアウトを含む回路基板の設計を請け負う顧客にとって機械的保全性を損なうことなく、および、回路基板の層の総数または複雑さを増加させることなく、導電要素密度を増加させることができる。ICパッケージに不均一ボールピッチパターンを実装することによって、(例えば、ダイ投影の外側の)ボール総数を大幅に増加させることができる。それにより、同じパッケージサイズで、より多くのリソースをボンドアウトすることができる。さらに、可能な限り小型化したパッケージにおいてフルにボンドアウトすることによって、提供するダイパッケージの組み合わせの数を大幅に減少させることができる。
集積回路(IC)ダイは、典型的には、回路基板(例えば、プリント回路基板(PCB))に電気的に接続されるようにパッケージ内に配置される。パッケージは、腐食につながり得る潜在的な物理的損傷および湿気から集積回路ダイを保護する。
多くの異なる種類の集積回路(IC)ダイがパッケージ200にパッケージングされ得る。1つの好適な種類のICは、フィールドプログラマブルゲートアレイ(FPGA)などのプログラマブルICである。FPGAは、典型的にはプログラマブルタイルのアレイを含む。これらのプログラマブルタイルは、例えば、入出力ブロック(IOB)、構成可能論理ブロック(CLB)、専用ランダムアクセスメモリブロック(BRAM)、乗算器、デジタル信号処理ブロック(DSP)、プロセッサ、クロックマネージャ、遅延ロックループ(DLL)などを含み得る。別の種類のプログラマブルICは、複合プログラマブル論理デバイス、すなわちCPLDである。CPLDは、互いに接続されるとともにインターコネクトスイッチマトリクスによって入出力(I/O)リソースに接続される2つ以上の「機能ブロック」を含む。CPLDの各機能ブロックは、プログラマブル論理アレイ(PLA)デバイスおよびプログラマブルアレイ論理(PAL)デバイスで使用されるものと同様の2レベルのアンドオア構造を含む。他のプログラマブルICは、デバイス上の様々な要素をプログラム可能に相互接続する処理層(例えば金属層)を適用することによってプログラムされる。これらのプログラマブルICは、マスクプログラマブルデバイスとして知られている。「プログラマブルIC」という用語は、特定用途向け集積回路(ASIC)などの、部分的にのみプログラム可能であるデバイスも含み得る。
図3Aは、均一はんだボールピッチを有するICパッケージ300の例の底面図である。本明細書で使用される、パッケージ表面またはパッケージ表面のうちの特定の領域における「均一はんだボールピッチ」という用語は、概して、その表面または表面のうちの領域が2つの寸法において同じはんだボールピッチを有することを意味する。例えば、ICパッケージ300は、当該パッケージの平坦な底面のx寸法301およびy寸法303の両方において、はんだボール302間のピッチが同じ(例えば、1.0mm)である。この例では、ICパッケージ300の中央領域304は、ICダイ投影の下に位置し得る電源用および接地用のはんだボール(例えば、約200個のはんだボール)を有してもよい。一方、周縁領域306は、I/O用のはんだボール(例えば、約700個のはんだボール)を有してもよい。
図6は、本開示の例に係る、半導体ダイをパッケージングするための作業600の例の流れ図である。作業600は、例えばダイパッケージを作製するための装置によって行われてもよい。
いくつかの例によれば、第1の寸法は、パッケージの縁部に平行である。この場合、第2のピッチは第1のピッチよりも小さくてもよい。例えば、第1のピッチは1.0mmであってもよく、第2のピッチは0.8mmであってもよい。大きい方のピッチを使用するのはブレークアウト配線の収容のためであり、小さい方のピッチの使用が可能なのは、パッケージの縁部に平行な配線が無いからである。
本開示のさらに別の例は、集積回路パッケージに電気的に接続する回路基板である。回路基板は、概して、導電パッドの配列を備える。配列のうちの少なくとも1つの第1の領域において、導電パッドは、配列の第1の寸法においては第1のピッチで、配列の第2の寸法においては第2のピッチで配置されている。第2のピッチは、第1の領域における第1のピッチとは異なる。回路基板はさらに、導電パッドに結合された複数のビアおよび複数のトレースを備える。
上述のように、複数のピッチを戦略的に用いることによって、使い勝手を損なうことなくボール密度を増加させることができる。不均一ボールピッチによって、ダイ投影の外側のボール総数を大幅に増加させることができる。それにより、同じパッケージサイズで、より多くのリソース(例えば、GTリソース)をボンドアウトすることができる。さらに、可能な限り小型化したパッケージにおいてフルにボンドアウトすることによって、提供するダイパッケージの組み合わせの数を大幅に減少させることができる。以前は従来のパッケージに限界があったため、パッケージオプションが数多くあった(例えば、高I/O、高GT、バランスの取れたI/OおよびGTなど)。少ないパッケージですむことにより、開発時間および後工程のコスト(ロードボード、バーンインボード、およびキャラクタリゼーションボードなど)が節約され得る。
Claims (13)
- 集積回路パッケージであって、
集積回路ダイと、
前記集積回路ダイに結合された導電パッドの配列とを備え、
前記配列のうちの少なくとも1つの第1の領域において、前記導電パッドは、前記配列の第1の寸法においては第1のピッチで、前記配列の第2の寸法においては第2のピッチで配置されており、前記第2のピッチは前記第1のピッチとは異なっており、
前記第1の領域は、前記集積回路ダイの投影の外側であり、前記配列の隅領域において、前記導電パッドは、前記第1の寸法および前記第2の寸法の両方において第3のピッチで配置され、前記隅領域は、第2の信号の入力/出力に割り当てられる、集積回路パッケージ。 - 前記第1の寸法は前記パッケージの縁部に平行であり、
前記第2のピッチは前記第1のピッチよりも小さい、請求項1に記載のパッケージ。 - 前記第1のピッチは1.0mmであり、
前記第2のピッチは0.8mmである、請求項2に記載のパッケージ。 - 前記配列のうちの少なくとも第2の領域において、前記第1の寸法および前記第2の寸法の両方において、前記導電パッドは第4のピッチで配置されている、請求項1~3のいずれかに記載のパッケージ。
- 前記第4のピッチは、前記第1のピッチおよび前記第2のピッチとは異なる、請求項4に記載のパッケージ。
- 前記第4のピッチは前記第2のピッチよりも小さく、
前記第2のピッチは前記第1のピッチよりも小さい、請求項5に記載のパッケージ。 - 前記第2の領域は、前記集積回路ダイの投影内に位置する、請求項4~6のいずれかに記載のパッケージ。
- 前記第4のピッチは前記第2のピッチと等しく、
前記第2のピッチは前記第1のピッチよりも小さい、請求項4に記載のパッケージ。 - 前記第2の領域は前記配列の隅に位置する、請求項8に記載のパッケージ。
- 前記導電パッドは、はんだボールを含む、請求項1~9のいずれかに記載のパッケージ。
- 前記第1の領域における前記はんだボールの直径は、前記配列のうちの前記第1の領域とは異なる第2の領域におけるはんだボールの直径とは異なる、請求項10に記載のパッケージ。
- 集積回路パッケージに電気的に接続する回路基板であって、前記回路基板は、
導電パッドの配列を備え、前記配列のうちの少なくとも1つの第1の領域において、前記導電パッドは、前記配列の第1の寸法においては第1のピッチで、前記配列の第2の寸法においては第2のピッチで配置されており、前記第2のピッチは、前記第1の領域における前記第1のピッチとは異なっており、前記第1の領域は、前記集積回路パッケージの集積回路ダイの投影の外側に、第1の信号の入力/出力に割り当てられるように構成されており、前記配列の隅領域において、前記導電パッドは、前記第1の寸法および前記第2の寸法の両方において第3のピッチで配置され、前記隅領域は、第2の信号の入力/出力に割り当てられ、前記回路基板はさらに、
前記導電パッドに結合された複数のビアおよび複数のトレースを備える、回路基板。 - 半導体ダイをパッケージングする方法であって、
導電パッドの配列を生成するステップを含み、前記配列のうちの少なくとも1つの第1の領域において、前記導電パッドは、前記配列の第1の寸法においては第1のピッチで、前記配列の第2の寸法においては第2のピッチで配置され、前記第2のピッチは前記第1のピッチとは異なっており、前記第1の領域は第1の信号の入力/出力に割り当てられ、前記配列の隅領域において、前記導電パッドは、前記第1の寸法および前記第2の寸法の両方において、第3のピッチで配置され、前記隅領域は、第2の信号の入力/出力に割り当てられ、前記方法はさらに、
前記半導体ダイを前記導電パッドに電気的に結合するステップを含み、前記第1の領域は前記半導体ダイの投影の外側である、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/225,550 | 2016-08-01 | ||
US15/225,550 US10177107B2 (en) | 2016-08-01 | 2016-08-01 | Heterogeneous ball pattern package |
PCT/US2017/042649 WO2018026511A1 (en) | 2016-08-01 | 2017-07-18 | Heterogeneous ball pattern package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019527485A JP2019527485A (ja) | 2019-09-26 |
JP7150700B2 true JP7150700B2 (ja) | 2022-10-11 |
Family
ID=59506347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019505174A Active JP7150700B2 (ja) | 2016-08-01 | 2017-07-18 | 不均一ボールパターンパッケージ |
Country Status (7)
Country | Link |
---|---|
US (1) | US10177107B2 (ja) |
EP (1) | EP3472861B1 (ja) |
JP (1) | JP7150700B2 (ja) |
KR (1) | KR102396363B1 (ja) |
CN (1) | CN109791922A (ja) |
TW (1) | TWI749034B (ja) |
WO (1) | WO2018026511A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6889716B2 (ja) * | 2016-06-24 | 2021-06-18 | 矢崎総業株式会社 | 車両用回路体 |
US20180184524A1 (en) * | 2016-12-27 | 2018-06-28 | Innovium, Inc. | Mixed ball grid array pitch for integrated circuit package |
US10091873B1 (en) * | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
US11043484B1 (en) | 2019-03-22 | 2021-06-22 | Xilinx, Inc. | Method and apparatus of package enabled ESD protection |
US11508683B2 (en) * | 2019-06-17 | 2022-11-22 | Western Digital Technologies, Inc. | Semiconductor device with die bumps aligned with substrate balls |
KR20210054619A (ko) * | 2019-11-05 | 2021-05-14 | 삼성디스플레이 주식회사 | 접착 부재 및 이를 포함한 표시장치 |
US11658102B2 (en) * | 2020-01-22 | 2023-05-23 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
US11439010B2 (en) * | 2020-02-05 | 2022-09-06 | Nvidia Corporation | Via pattern for framebuffer interfaces |
US20210273036A1 (en) * | 2020-02-28 | 2021-09-02 | Intel Corporation | In-plane inductors in ic packages |
KR20220027338A (ko) | 2020-08-26 | 2022-03-08 | 삼성전자주식회사 | 반도체 장치 |
CN112861464B (zh) * | 2021-03-16 | 2022-08-16 | 上海壁仞智能科技有限公司 | 集成电路芯片的设计方法和集成电路芯片 |
CN114464585B (zh) * | 2022-04-12 | 2022-07-12 | 飞腾信息技术有限公司 | 一种半导体基板、半导体器件、集成电路***和电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164474A (ja) | 2000-10-02 | 2002-06-07 | Samsung Electronics Co Ltd | チップスケールパッケージ、回路基板、電子モジュール、及び、回路基板の設計方法 |
JP2004134648A (ja) | 2002-10-11 | 2004-04-30 | Seiko Epson Corp | 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器 |
JP2007012690A (ja) | 2005-06-28 | 2007-01-18 | Fujifilm Holdings Corp | ボールグリッドアレイパッケージの実装構造 |
US20080242121A1 (en) | 2007-03-30 | 2008-10-02 | Browning David W | Reduced socket size with pin locations arranged into groups with compressed pin pitch |
JP2013038302A (ja) | 2011-08-10 | 2013-02-21 | Panasonic Corp | 半導体装置 |
US20150123290A1 (en) | 2013-11-07 | 2015-05-07 | Sangwon Kim | Semiconductor packages having trench-shaped opening and methods for fabricating the same |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5729894A (en) * | 1992-07-21 | 1998-03-24 | Lsi Logic Corporation | Method of assembling ball bump grid array semiconductor packages |
US5436503A (en) * | 1992-11-18 | 1995-07-25 | Matsushita Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP3602968B2 (ja) * | 1998-08-18 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置およびその基板接続構造 |
JP2000312075A (ja) * | 1999-04-27 | 2000-11-07 | Nec Corp | プリント配線板への接続方法および構造 |
US6707140B1 (en) * | 2000-05-09 | 2004-03-16 | National Semiconductor Corporation | Arrayable, scaleable, and stackable molded package configuration |
JP4746770B2 (ja) * | 2001-06-19 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP3780996B2 (ja) * | 2002-10-11 | 2006-05-31 | セイコーエプソン株式会社 | 回路基板、バンプ付き半導体素子の実装構造、バンプ付き半導体素子の実装方法、電気光学装置、並びに電子機器 |
US6750552B1 (en) * | 2002-12-18 | 2004-06-15 | Netlogic Microsystems, Inc. | Integrated circuit package with solder bumps |
US7196908B2 (en) * | 2003-06-05 | 2007-03-27 | International Business Machines Corporation | Dual pitch contact pad footprint for flip-chip chips and modules |
US7132851B2 (en) | 2003-07-11 | 2006-11-07 | Xilinx, Inc. | Columnar floorplan |
CN1300844C (zh) * | 2003-10-10 | 2007-02-14 | 威盛电子股份有限公司 | 球栅阵列封装及其使用的印刷电路板 |
US7122906B2 (en) | 2004-01-29 | 2006-10-17 | Micron Technology, Inc. | Die-wafer package and method of fabricating same |
DE102004013681B3 (de) | 2004-03-18 | 2005-11-17 | Infineon Technologies Ag | Halbleitermodul mit einem Kopplungssubstrat und Verfahren zur Herstellung desselben |
JP4581768B2 (ja) | 2005-03-16 | 2010-11-17 | ソニー株式会社 | 半導体装置の製造方法 |
US7372169B2 (en) * | 2005-10-11 | 2008-05-13 | Via Technologies, Inc. | Arrangement of conductive pads on grid array package and on circuit board |
US7446398B2 (en) * | 2006-08-01 | 2008-11-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump pattern design for flip chip semiconductor package |
US7705619B2 (en) | 2007-06-06 | 2010-04-27 | Integrated Device Technology, Inc. | Small pitch ball grid array of a package assembly for use with conventional burn-in sockets |
US7923290B2 (en) | 2009-03-27 | 2011-04-12 | Stats Chippac Ltd. | Integrated circuit packaging system having dual sided connection and method of manufacture thereof |
US8227904B2 (en) | 2009-06-24 | 2012-07-24 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
US20110001230A1 (en) * | 2009-07-02 | 2011-01-06 | Conexant Systems, Inc. | Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging |
KR101665556B1 (ko) | 2009-11-19 | 2016-10-13 | 삼성전자 주식회사 | 멀티 피치 볼 랜드를 갖는 반도체 패키지 |
KR20120060960A (ko) * | 2010-09-20 | 2012-06-12 | 삼성전자주식회사 | 반도체 패키지, 전자 장치 및 이를 채택하는 전자 시스템 |
JP5581972B2 (ja) * | 2010-10-27 | 2014-09-03 | アイシン・エィ・ダブリュ株式会社 | 電子部品、及び電子装置 |
US20120159118A1 (en) * | 2010-12-16 | 2012-06-21 | Wong Shaw Fong | Lower IC Package Structure for Coupling with an Upper IC Package to Form a Package-On-Package (PoP) Assembly and PoP Assembly Including Such a Lower IC Package Structure |
EP2503594A1 (en) * | 2011-03-21 | 2012-09-26 | Dialog Semiconductor GmbH | Signal routing optimized IC package ball/pad layout |
KR20120110451A (ko) * | 2011-03-29 | 2012-10-10 | 삼성전자주식회사 | 반도체 패키지 |
JP6014907B2 (ja) | 2011-12-22 | 2016-10-26 | インテル・コーポレーション | ウィンドウインタポーザを有する3d集積回路パッケージ |
US8674505B2 (en) | 2012-01-05 | 2014-03-18 | Texas Instruments Incorporated | Integrated circuit packaging with ball grid array having differential pitch to enhance thermal performance |
JP2014183085A (ja) * | 2013-03-18 | 2014-09-29 | Dainippon Printing Co Ltd | マルチチップモジュール用基板、マルチチップモジュール用多層配線基板、マルチチップモジュール及びマルチチップ多層配線モジュール |
US9941240B2 (en) * | 2013-07-03 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor chip scale package and manufacturing method thereof |
US10038259B2 (en) | 2014-02-06 | 2018-07-31 | Xilinx, Inc. | Low insertion loss package pin structure and method |
CN104966708B (zh) * | 2015-07-01 | 2018-06-12 | 英特尔公司 | 半导体封装结构 |
-
2016
- 2016-08-01 US US15/225,550 patent/US10177107B2/en active Active
-
2017
- 2017-07-18 EP EP17746574.7A patent/EP3472861B1/en active Active
- 2017-07-18 CN CN201780061004.2A patent/CN109791922A/zh active Pending
- 2017-07-18 KR KR1020197006242A patent/KR102396363B1/ko active IP Right Grant
- 2017-07-18 WO PCT/US2017/042649 patent/WO2018026511A1/en active Search and Examination
- 2017-07-18 JP JP2019505174A patent/JP7150700B2/ja active Active
- 2017-07-24 TW TW106124781A patent/TWI749034B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164474A (ja) | 2000-10-02 | 2002-06-07 | Samsung Electronics Co Ltd | チップスケールパッケージ、回路基板、電子モジュール、及び、回路基板の設計方法 |
JP2004134648A (ja) | 2002-10-11 | 2004-04-30 | Seiko Epson Corp | 回路基板、ボール・グリッド・アレイの実装構造、及び電気光学装置、並びに電子機器 |
JP2007012690A (ja) | 2005-06-28 | 2007-01-18 | Fujifilm Holdings Corp | ボールグリッドアレイパッケージの実装構造 |
US20080242121A1 (en) | 2007-03-30 | 2008-10-02 | Browning David W | Reduced socket size with pin locations arranged into groups with compressed pin pitch |
JP2013038302A (ja) | 2011-08-10 | 2013-02-21 | Panasonic Corp | 半導体装置 |
US20150123290A1 (en) | 2013-11-07 | 2015-05-07 | Sangwon Kim | Semiconductor packages having trench-shaped opening and methods for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
TW201816966A (zh) | 2018-05-01 |
WO2018026511A1 (en) | 2018-02-08 |
WO2018026511A8 (en) | 2019-01-03 |
TWI749034B (zh) | 2021-12-11 |
KR102396363B1 (ko) | 2022-05-09 |
KR20190032580A (ko) | 2019-03-27 |
CN109791922A (zh) | 2019-05-21 |
EP3472861A1 (en) | 2019-04-24 |
US20180033753A1 (en) | 2018-02-01 |
US10177107B2 (en) | 2019-01-08 |
EP3472861B1 (en) | 2021-05-26 |
JP2019527485A (ja) | 2019-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7150700B2 (ja) | 不均一ボールパターンパッケージ | |
US10784121B2 (en) | Standalone interface for stacked silicon interconnect (SSI) technology integration | |
US20220149029A1 (en) | Embedded multi-die interconnect bridge with improved power delivery | |
CN110085570B (zh) | 可编程中介层电路*** | |
US8237274B1 (en) | Integrated circuit package with redundant micro-bumps | |
US8288849B2 (en) | Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint | |
KR102112896B1 (ko) | Ic 다이들 및 전압 튜너들을 갖는 반도체 패키지 | |
JP2014521221A (ja) | デスキューが施されたマルチダイパッケージ | |
US9911465B1 (en) | High bandwidth memory (HBM) bandwidth aggregation switch | |
CN109792245B (zh) | 堆叠列状集成电路 | |
KR20220002401A (ko) | 프로그래밍 가능 집적 회로를 갖는 다이 상에 스택된 메모리 다이를 포함하는 다중-칩 구조 | |
US9343418B2 (en) | Solder bump arrangements for large area analog circuitry | |
US7880265B1 (en) | Packaged integrated circuit | |
US9698123B2 (en) | Apparatus for stacked electronic circuitry and associated methods | |
US8493765B2 (en) | Semiconductor device and electronic device | |
US8395903B1 (en) | Interconnect pattern for semiconductor packaging | |
JP2009135204A (ja) | システムインパッケージ | |
EP2779226A1 (en) | Apparatus for electronic assembly with improved interconnect and associated methods | |
KR101222474B1 (ko) | 반도체 패키지 및 그 반도체 패키지 제조방법 | |
US9679871B1 (en) | Multi-access memory system and a method to manufacture the system | |
US9780040B1 (en) | Integrated circuit package substrates having a common die dependent region and methods for designing the same | |
Cognetti | The impact of semiconductor packaging technologies on system integration an overview |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211001 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220531 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220531 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220608 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7150700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |