CN1300844C - 球栅阵列封装及其使用的印刷电路板 - Google Patents
球栅阵列封装及其使用的印刷电路板 Download PDFInfo
- Publication number
- CN1300844C CN1300844C CNB2003101002909A CN200310100290A CN1300844C CN 1300844 C CN1300844 C CN 1300844C CN B2003101002909 A CNB2003101002909 A CN B2003101002909A CN 200310100290 A CN200310100290 A CN 200310100290A CN 1300844 C CN1300844 C CN 1300844C
- Authority
- CN
- China
- Prior art keywords
- signal
- power supply
- printed circuit
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title claims description 52
- 229910000679 solder Inorganic materials 0.000 claims abstract description 42
- 230000011664 signaling Effects 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 description 14
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种球栅阵列封装体及其使用的印刷电路板,包括一芯片放置于基板之上表面;多个电源/接地焊球设置于基板之下表面,并紧邻芯片的底部;多个信号焊球设置于基板的下表面,紧邻于电源/接地焊球,其中多个电源/接地焊球位于芯片与多个信号焊球之间。
Description
技术领域
本发明揭露一种球栅阵列封装(ball-grid-array package)基板的焊球(solder balls)排列架构,特别是有关于一种球栅阵列封装基板的电源/接地焊球与信号焊球的排列架构。
现有技术
为达到芯片尺寸的微型化与功能要求的不断提升,在一微型芯片上需作最佳的单元区域配置,而为达到工作的正确运行,芯片封装也为设计工程师所须注意的重点之一,如何能使芯片工作正常,且设计出较一般芯片更为微型化的封装结构,在不断的设计研发下,球栅阵列封装便为此提出一种解决的方法。
球栅阵列封装由球状金属焊球适当的设置于附有一层助焊剂的电路基板的连接焊盘上,当将电路基板加热至一定温度后,由于助焊剂之故,金属焊球溶化使电路基板与另一具有引线的电路线板连接,而不需作另外的外部引线处理;如此的封装方法,不仅在封装上更为便利,在设计上更可作多层的基板设计,以增加组件设计的空间。
目前,现有的球栅阵列封装中信号与电源的排列方式仍有其缺点,由于现有的球栅阵列封装在单元的配置上有其固定的方式,由于电源/接地焊球与信号焊球相互紧连设置于封装基板的外缘,因此,在工作执行时,由于两个区域紧邻设置之故,将导致信号相互干扰而使芯片运算发生问题,而且信号焊球的信号线必须绕过电源/接地焊球,使得信号线必须具有较大的转折,或者因为信号焊球与电源/接地焊球紧连设置,使得信号焊球必须经由在封装基板上钻洞连接至封装基板的第四层,以利于信号线的连接。
为避免因信号干扰所造成芯片工作的不正常,并提高电源区电源线外接的设置面积,乃提出本发明球栅阵列封装体及其使用的印刷电路板,由对电源区与信号区的设置位置重新的配置,解决现有技术所发生的问题。
发明内容
本发明提供一种球栅阵列封装的信号排列架构,由将芯片上的电源区与信号区作最佳的配置,以达到避免电源或高频所造成对芯片信号的干扰,导致工作不正常或误动作的发生,另外,由于电源与信号区域重置,使得电源的接脚获得更多的有效面积,在设计上更为容易。
本发明将球栅阵列封装体的电源区设置于芯片的周围,将封装体的信号区放置在***,以避免电源区因信号区的紧邻而造成电源平面的缩小。电源与信号的区域在完成重新配置的处理后,可使电源接脚所得到的有效面积更为扩大。
附图简单说明
图1A为本发明的球栅阵列封装基板的焊球排列的俯视示意图;
图1B显示本发明的球栅阵列封装基板的焊球排列的剖面示意图;
图2为本发明的印刷电路板的剖面示意图;以及
图3为本发明的印刷电路板的信号焊球拉线的俯视示意图。
符号说明
31封装基板 32芯片
33电源/接地焊球区 34信号焊球区
41、42、43绝缘层 50第一信号层
51电源信号层 52接地信号层
53第二信号层 56印刷电路板
330电源/接地焊球 331电源/接地接点
340信号焊球 341信号接点
342信号线 351导电栓塞
具体实施方式
有关本发明的详细内容及技术,配合附图说明如下:
本发明揭露一种球栅阵列封装体,在一封装基板的上表面乘载集成电路芯片,并使用封装技术来连接集成电路芯片与封装基板,而在封装基板的下表面设置多个电源/接地焊球与多个信号焊球,其中多个电源/接地焊球位于多个信号焊球与集成电路芯片底部之间,使得集成电路芯片的电源传输能够直接连接到电源/接地焊球,无须绕经信号焊球,再者,信号焊球能够直接连接乘载此球栅阵列封装体的印刷电路板,使得集成电路芯片与封装基板之间有面积更宽的电源平面,而印刷电路板与封装基板之间也有较宽的电源平面,以维持在三者之间信号传递的稳定度。
本发明揭露一种印刷电路板,在印刷电路板上具有一乘载球栅阵列封装体的区域,在此区域上排列电源/接地接点与信号接点,而电源/接地接点与信号接点分别对应于球栅阵列封装体的电源/接地焊球与信号焊球,其中电源/接地接点位于信号接点与球栅阵列封装体的集成电路芯片之间,使得球栅阵列封装体的电源/接地焊球直接连接印刷电路板的电源/接地接点,增加封装体与印刷电路板的电源平面面积。
请参阅图1A,此图显示封装基板31的下表面俯视图,芯片32放置在封装基板31的上表面,于图中以虚线来表示芯片32在封装基板31的上表面上的位置,而于封装基板31上设置电源/接地焊球区33与信号焊球区34;其中,基板31为球栅阵列封装基板,在封装基板31的电源/接地焊球区33设置多个电源/接地焊球330,用以传送芯片32的电源信号或接地信号,在封装基板31的信号焊球区34设置多个信号焊球340,用以传送芯片32的信号。芯片32与电源/接地焊球330与信号焊球340之间的连接,系在封装基板31的上表面,使用金属焊线的方式连接芯片32与封装基板31之间的焊垫,由于此部份不是本发明的重点,在此不加详述。
请继续参阅图1A,电源/接地焊球区33靠近芯片32的位置,信号焊球区34紧邻于电源/接地焊球区33,以剖面图来看,该电源/接地焊球区33位于芯片32与信号焊球区34之间。请参阅图1B,芯片32位于封装基板31的上表面,电源/接地焊球区33与信号焊球区34位于封装基板31的下表面,而电源/接地焊球330紧邻于芯片32所占的封装基板31的位置,而信号焊球340紧邻于电源/接地焊球330的位置。这样的焊球排列方式,使得芯片32的电源信号或接地信号能够直接连接到电源/接地焊球330,而芯片32到封装基板31能够有面积更宽的电源平面或是接地平面能够,使得芯片32至封装基板31之间有更稳定的信号传递。
请参阅图2,此图显示乘载图1A的封装基板31的印刷电路板56,为配合封装基板31的焊球排列设计,乘载封装基板31的印刷电路板56也必须在电源/接地区域与信号区域作对应性的设计。
请参阅图2,印刷电路板56由四层线路组成,第一层线路为第一信号层50,第二层线路为电源信号层51,第三层线路为接地信号层52,第四层线路为第二信号层53,其中于第二信号层53上分别设置电源/接地接点331与信号接点341。第一信号层50与电源信号层51之间有一绝缘层41,电源信号层51与接地信号层52之间有一绝缘层42,接地信号层52与第二信号层53之间有一绝缘层43,而绝缘层41、42、43系用以隔离四层线路的信号,以避免四层线路层的短路。当如图1A的封装基板31装设于印刷电路板56之上时,封装基板31放置于如图2的电源/接地接点331的右侧,而电源接地接点331对应封装基板的电源/接地焊球330,而信号接点341对应封装基板的信号焊球340,亦即电源/接地接点331位于紧邻封装基板31的区域,而信号接点341则紧邻电源/接地接点331,换言之,电源/接地接点331位于信号接点341与封装基板31之间。当印刷电路板56使用这样的接点排列,经由穿越印刷电路板的四层线路的导电栓塞351,来连接电源/接地接点331与其它线路层,用以传输电源信号或接地信号至封装基板31上的芯片。经由这样的设计,封装基板与印刷电路板之间的电源传输,无须绕过封装基板的信号焊球或者是印刷电路板的信号接点,使得封装基板与印刷电路板之间的电源平面或接地平面能够有更宽广的面积。
请同时参阅图1A与图2,封装基板31的电源/接地焊球330与信号焊球340分别连接至印刷电路板56的电源/接地接点331与信号接点341,以进行在封装基板31上的芯片32的电源信号、接地信号与一般信号的传输。
请继续参阅图2,经由电源/接地接点331排列在内圈而信号接点341排列在外圈的布局设计,印刷电路板56连接信号接点341的布线,无须经由电源/接地接点331,可以经由外圈而直接接线于信号接点341,而无须再利用金属栓塞将信号接点341连接至印刷电路板56的其它线路层,以增加印刷电路板与封装基板之间的信号稳定度。
请参阅图3,显示印刷电路板56的俯视图,在其上显示电源/接地接点331与信号接点341的排列位置,电源/接地接点331排列在内侧,信号接点341系排列在外侧,印刷电路板利用信号线342连接信号接点341,而且所有的信号线342无须绕经电源/接地接点331,亦即所有的信号接点341可以使用信号线342加以连接。因此,经由本发明的封装基板上的焊球排列,将电源/接地焊球排列在芯片与信号焊球之间,使得乘载此封装基板的印刷电路板,其信号接点与电源/接地接点以类似方式来排列,使得印刷电路的信号接点可以直接以信号线加以连接,无须使用金属栓塞或穿孔方式将信号接点连接至第一层信号层,才能拥有较充足的信号线绕线空间,因此,以本发明的设计,封装基板将电源/接地焊球完全排列在芯片的周围,而信号焊球排列在电源/接地焊球之外,使得在封装基板上的集成电路拥有较好的信号稳定度。
以上为本发明球栅阵列封装体及其使用的印刷电路板实施例的详细说明,由实施例的详细说明中可知本发明可有效地解决现有技术所产生由于电源信号干扰造成的影响,更可增加现有技术中芯片基板上层可能被信号区所占满而无法增加电源区的面积,提高设计的空间,使芯片的设计更为弹性与有效地运用。
以上所述仅为本发明的优选实施例而已,不能以其限定本发明所实施的范围。即凡依本发明权利要求的范围所作的等价变化与修饰,皆应仍属于本发明权利要求涵盖的范围内。
Claims (12)
1.一种球栅阵列封装体,其至少包含:
一芯片,放置于一基板的第一表面;
多个电源/接地焊球,设置于该基板的第二表面,并紧邻该芯片的底部;以及
多个信号焊球,设置于该基板的该第二表面,紧邻于该电源/接地焊球,其中该多个电源/接地焊球位于该芯片与该多个信号焊球之间。
2.如权利要求1所述的球栅阵列封装体,其中该多个电源/接地焊球位于一第一区域,该多个信号焊球位于一第二区域,该第一区域位于该第二区域与该芯片的底部之间。
3.如权利要求1所述的球栅阵列封装体,其中该球栅阵列封装体的该基板被乘载于一印刷电路板之上,该印刷电路板的多个电源/接地接点连接该多个电源/接地焊球,该印刷电路板的多个信号接点连接于该多个信号焊球。
4.如权利要求3所述的球栅阵列封装体,其中该多个电源/接地接点排列于该多个信号接点与该芯片之间。
5.如权利要求3所述的球栅阵列封装体,其中该印刷电路板由四层线路组合而成,由下而上分别为第一信号层、电源信号层、接地信号层与第二信号层,其中该多个电源/接地接点与该信号接点排列于该第二信号层之上。
6.如权利要求5所述的球栅阵列封装体,其中该多个信号接点直接连接于第二信号层的信号线,无须经由该印刷电路板的该第一信号层来加以绕线。
7.一种印刷电路板,至少包含:
一第一信号层;
一第一绝缘层,位于该第一信号层之上;
一电源信号层,位于该第一绝缘层之上;
一第二绝缘层,位于该电源信号层之上;
一接地信号层,位于该第二绝缘层之上;
一第三绝缘层,位于该接地信号层之上;以及
一第二信号层,位于该第三绝缘层之上,其中在该第一信号层上乘载一球栅阵列封装体,在该第一信号层具有多个电源/接地接点与多个信号接点,而该多个电源/接地接点位于该多个信号接点与该球栅阵列封装体的一集成电路芯片之间。
8.如权利要求7所述的印刷电路板,其中该多个电源/接地接点连接于该球栅阵列封装体的多个电源/接地焊球,该多个信号接点连接于该球栅阵列封装体的多个信号焊球。
9.如权利要求8所述的印刷电路板,其中该球栅阵列封装体的一芯片设置于一封装基板的第一表面,该多个电源/接地焊球与该多个信号焊球设置该封装基板的第二表面,而该多个电源/接地焊球位于该多个信号焊球与该芯片的底部之间。
10.如权利要求7所述的印刷电路板,其中该多个信号接点直接连接于该印刷电路板的信号线,以进行信号传输。
11.如权利要求7所述的印刷电路板,其中该多个电源/接地接点以金属栓塞或导电孔方式连接至该电源信号层、该接地信号层与该第一信号层。
12.如权利要求7所述的印刷电路板,其中该多个电源/接地接点连接至该球栅阵列封装体的电源/接地焊球,该多个信号接点连接至该球栅阵列封装体的信号焊球。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101002909A CN1300844C (zh) | 2003-10-10 | 2003-10-10 | 球栅阵列封装及其使用的印刷电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2003101002909A CN1300844C (zh) | 2003-10-10 | 2003-10-10 | 球栅阵列封装及其使用的印刷电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1529358A CN1529358A (zh) | 2004-09-15 |
CN1300844C true CN1300844C (zh) | 2007-02-14 |
Family
ID=34304009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101002909A Expired - Lifetime CN1300844C (zh) | 2003-10-10 | 2003-10-10 | 球栅阵列封装及其使用的印刷电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1300844C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100361298C (zh) * | 2005-08-10 | 2008-01-09 | 威盛电子股份有限公司 | 球栅阵列封装结构与其基板 |
US9204543B2 (en) * | 2013-12-03 | 2015-12-01 | Infineon Technologies Ag | Integrated IC package |
CN106331535A (zh) * | 2015-07-06 | 2017-01-11 | 上海瑞艾立光电技术有限公司 | 图像采集*** |
US10177107B2 (en) * | 2016-08-01 | 2019-01-08 | Xilinx, Inc. | Heterogeneous ball pattern package |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084777A (en) * | 1997-04-23 | 2000-07-04 | Texas Instruments Incorporated | Ball grid array package |
US6218731B1 (en) * | 1999-05-21 | 2001-04-17 | Siliconware Precision Industries Co., Ltd. | Tiny ball grid array package |
US6246015B1 (en) * | 1998-05-27 | 2001-06-12 | Anam Semiconductor, Inc. | Printed circuit board for ball grid array semiconductor packages |
CN1430267A (zh) * | 2003-01-15 | 2003-07-16 | 威盛电子股份有限公司 | 球格阵列封装体 |
-
2003
- 2003-10-10 CN CNB2003101002909A patent/CN1300844C/zh not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6084777A (en) * | 1997-04-23 | 2000-07-04 | Texas Instruments Incorporated | Ball grid array package |
US6246015B1 (en) * | 1998-05-27 | 2001-06-12 | Anam Semiconductor, Inc. | Printed circuit board for ball grid array semiconductor packages |
US6218731B1 (en) * | 1999-05-21 | 2001-04-17 | Siliconware Precision Industries Co., Ltd. | Tiny ball grid array package |
CN1430267A (zh) * | 2003-01-15 | 2003-07-16 | 威盛电子股份有限公司 | 球格阵列封装体 |
Also Published As
Publication number | Publication date |
---|---|
CN1529358A (zh) | 2004-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10134663B2 (en) | Semiconductor device | |
CN103782383B (zh) | 偏差补偿的多晶片封装 | |
KR100885924B1 (ko) | 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법 | |
US6369443B1 (en) | Semiconductor device with stacked vias | |
CN103811472A (zh) | 半导体封装件和制造半导体封装件的方法 | |
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP2001024150A (ja) | 半導体装置 | |
US8324028B2 (en) | Assembly comprising a support element and a chip, support element, method for shielding, and method for protecting | |
CN100573858C (zh) | 芯片封装体 | |
JP2001007249A (ja) | パッケージ基板及びこれを備えた半導体装置 | |
US6831233B2 (en) | Chip package with degassing holes | |
KR20100076501A (ko) | 적층형 반도체 패키지 | |
CN2613046Y (zh) | 芯片封装结构 | |
CN1300844C (zh) | 球栅阵列封装及其使用的印刷电路板 | |
KR102578797B1 (ko) | 반도체 패키지 | |
CN103943585B (zh) | 主板及其芯片封装模块和母板 | |
KR100533763B1 (ko) | 반도체패키지 | |
KR100513422B1 (ko) | 집적회로 모듈의 구조 | |
KR20140148273A (ko) | 반도체 패키지 및 그 제조 방법 | |
KR100776130B1 (ko) | 적층형 반도체 패키지 | |
CN215220719U (zh) | 一种双面封装结构 | |
US20220208624A1 (en) | Semiconductor package including dual stiffener | |
KR101169688B1 (ko) | 반도체 장치 및 적층 반도체 패키지 | |
US7939951B2 (en) | Mounting substrate and electronic apparatus | |
KR100325450B1 (ko) | 볼그리드어레이패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20070214 |
|
CX01 | Expiry of patent term |