JP2007012690A - ボールグリッドアレイパッケージの実装構造 - Google Patents

ボールグリッドアレイパッケージの実装構造 Download PDF

Info

Publication number
JP2007012690A
JP2007012690A JP2005188425A JP2005188425A JP2007012690A JP 2007012690 A JP2007012690 A JP 2007012690A JP 2005188425 A JP2005188425 A JP 2005188425A JP 2005188425 A JP2005188425 A JP 2005188425A JP 2007012690 A JP2007012690 A JP 2007012690A
Authority
JP
Japan
Prior art keywords
ball
land
lattice
lands
corners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005188425A
Other languages
English (en)
Inventor
Hiroshi Yamasako
洋 山迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fujifilm Holdings Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Holdings Corp filed Critical Fujifilm Holdings Corp
Priority to JP2005188425A priority Critical patent/JP2007012690A/ja
Publication of JP2007012690A publication Critical patent/JP2007012690A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 クラック剥離の発生を防止しつつ、ピン数の減少を最小限に抑える。
【解決手段】 BGA10のボール面に、半田ボールが接合されるボールランド20を格子状に形成する。ボールランド20を、最も外側の第1格子35を構成する第1ボールランド20aと、第1格子35に囲まれる第2格子36を構成する第2ボールランド20bとに分ける。第1ボールランド20aを、第1格子35の四隅を除く位置に第2ボールランドと同じピッチで形成する。第1格子35の四隅の両隣の第1ボールランド20aを、それぞれ第1格子35の四隅と逆方向にある第1ボールランド20aに向かう方向に対して半ピッチ分だけずれた位置に形成する。第1ボールランド20aが応力の集中する四隅部38外に形成されるので、温度サイクル試験時等に半田ボールとの半田接合部にクラック剥離が発生するのが防止され、ピン数の減少も最小限に抑えられる。
【選択図】 図3

Description

本発明は、格子状に形成されたボールランドを備えたボールグリッドアレイパッケージの実装構造に関するものである。
半導体素子を搭載する半導体パッケージとして、ボールグリッドアレイパッケージ(以下、BGAという)がよく知られている。BGAは、表面に半導体素子が搭載される素子搭載エリア、及び半導体素子と電気的に接続される配線パターンが形成され、裏面に半田ボールが半田接合されるボールランドが格子状に形成されているものが一般的である。
一方、BGAが実装されるマザーボード等の実装基板には、BGAのボールランドのパターンに対応した接合ランドが格子状に形成されている。そして、BGAを実装基板上の接合ランド形成エリア(実装エリア)に載置した後、BGAの外部接続端子となる半田ボールを接合ランドに半田接合させることで、BGAが実装基板に実装される。BGAは、QFP(クワッドフラットパッケージ)のように側面に外部接続端子を設ける必要がないので、実装基板に実装する際に実装エリアを小さくすることができる。つまり、BGAを用いることで高密度実装が可能になるので、実装基板の小型化が図れる。
近年、半導体素子の高機能化に伴いBGAの外部接続端子数(ピン数)が増加している。その結果、ボールランドの形成数が増加してランド間のピッチが狭くなり、ランドの面積も縮小されている。また、高密度実装化に伴い、動作時と非動作時の冷熱幅(温度差)が大きくなっている。その結果、BGAを実装基板に実装した状態で、温度サイクル試験、曲げ試験、落下試験などの信頼性評価試験を行う際に、半田ボールとボールランドや接合ランドとの半田接合部にクラック剥離が発生し易くなるので、各試験ごとの品質基準を満たすことが難しくなっている。
特に、冷温、高温、冷温・・・を繰り返す温度サイクル試験時には、BGAと実装基板との熱膨張性の差、及びBGAを構成する各部材間の熱膨張性の差などにより生じる応力が半田接合部に伝達されてクラック剥離などの疲労破壊が発生し易い。この応力はBGAの中心から遠い四隅部に最も集中するため、クラック剥離はBGAの四隅で特に発生し易い。
そこで、特許文献1に記載されているように、特に応力が集中する四隅のボールランドのランド径を他のボールランドよりも大きくすることで、四隅のボールランドと半田ボールとの半田接合部の接合強度を上げる方法がよく知られている。また、特許文献2に記載されているように、BGAの中心から同心円状にボールランドを形成する。そして、BGAの中心から遠ざかるのに従いボールランドのランド径を大きくしていくことで、特定の半田接合部に応力が集中するのを防止する方法も知られている。
特開平11−26637号公報(第4〜5頁、図1参照) 特開平11−354675号公報(第3〜4頁、図3参照)
ところで、前記特許文献1に記載されている方法では、四隅のボールランドと半田ボールとの半田接合部のみの接合強度を上げているが、実際のクラック剥離はBGAの四隅に限定されるものではなく四隅の近傍でも発生しているため、その発生を完全に無くすことはできない。また、各ボールランドのピッチを変えずに、四隅のボールランドの径を大きくしているので、四隅のボールランドに半田接合された半田ボールと、これらに隣接するボールランドに半田接合された半田ボールとの間でブリッジ(ショート)が発生するおそれがある。
また、前記特許文献1の方法では、実装基板の接合ランドの径の大きさについては全く触れられていない。そのため、接合ランドの径がボールランドの径よりもかなり小さい場合には、接合ランド側の半田接合部でクラック剥離が発生するおそれがある。逆に接合ランドの径がボールランドの径よりも大きいと、BGA側の半田接合部に応力が集中してクラック剥離が発生するおそれがある。
そこで、例えば図7に示したBGA50のように、応力の集中する四隅部51にボールランド52を形成しない方法がよく知られている。この場合には、図中●で示した四隅と四隅の両隣との計12箇所にボールランド52が形成できなくなる。その結果、四隅部を含む形成可能な最大ピン数を100ピンとしたときに、BGA50のピン数が88ピンに減少してしまう。
また、前記特許文献2記載の方法では、BGAの中心から遠ざかるのに従いボールランドのランド径を大きくしているので、ボールランドを形成可能な数が限られてしまう。その結果、必要なピン数を確保できないおそれがある。
本発明は上記問題を解決するためのものであり、温度サイクル試験等での応力集中によるクラック剥離の発生を防止しつつ、ピン数(ボールランド数)の減少を最小限に抑えられるようにしたボールグリッドアレイパッケージの実装構造を提供することを目的とする。
本発明は、一面に格子状に複数形成されたボールランドにそれぞれ半田ボールが半田接合されたボールグリッドアレイパッケージを、その前記半田接合された前記半田ボールを実装基板上の対応する略円形状の接合用ランドに半田接合して、前記実装基板に実装するボールグリッドアレイパッケージの実装構造において、前記ボールランドのランド径の大きさをd1とし、前記接合用ランドのランド径の大きさをd2としたときに、d1≧d2を満たすことを特徴とする。
さらに、0.9×d1≦d2を満たすことが好ましい。また、前記格子状に複数形成された前記ボールランドは、最も外側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(m+2)行×(n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成され、前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドは、前記第1格子の四隅を除く位置にピッチPで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドが、それぞれ隣接する前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成されていることが好ましい。さらに、前記第1ボールランドのランド径の大きさと、前記第2ボールランドのランド径の大きさとが同じであることが好ましい。
また、前記格子状に複数形成された前記ボールランドは、最も第1側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(2m+2)行×(2n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成され、前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドは、前記第1格子の四隅を除く位置にピッチ2Pで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドが、それぞれ隣接する前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成されていることが好ましい。さらに、前記第1ボールランドのランド径の大きさが、前記第2ボールランドのランド径の大きさよりも大きいことが好ましい。
本発明のボールグリッドアレイパッケージ(BGA)の実装構造は、一面に格子状に複数形成されたボールランドにそれぞれ半田ボールが半田接合されたBGAを、その前記半田接合された前記半田ボールを実装基板上の対応する略円形状の接合用ランドに半田接合して、前記実装基板に実装する際に、前記ボールランドのランド径の大きさd1が、前記接合用ランドのランド径の大きさd2以上になるようにしたので(d1≧d2)、BGA側の半田接合部に応力が集中して、クラック剥離が発生するのが防止される。
さらに、0.9×d1≦d2を満たすようにしたので、実装基板側の半田接合部に応力が集中して、クラック剥離が発生するのが防止される。
また、前記ボールランドを、最も外側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(m+2)行×(n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成し、前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドを、前記第1格子の四隅を除く位置にピッチPで形成するとともに、前記第1格子の四隅の両隣の前記第1ボールランドを、それぞれ前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成するようにしたので、前記ボールランドが応力の集中する前記BGAの四隅部外に形成される。その結果、クラック剥離が発生するのが防止される。また、ボールランド形成数(ピン数)の減少を最小限に抑えることができる。
さらに、前記第1ボールランドのランド径の大きさと、前記第2ボールランドのランド径の大きさとを同じ大きさにしたので、同様にしてピン数の減少を最小限に抑えることができる。
また、前記ボールランドを、最も第1側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(2m+2)行×(2n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成し、前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドを、前記第1格子の四隅を除く位置にピッチ2Pで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドを、それぞれ前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成するようにしたので、同様にクラック剥離が発生するのが防止される。
さらに、前記第1ボールランドのランド径の大きさが、前記第2ボールランドのランド径の大きさよりも大きくなるようにしたので、前記BGAの外周部全体の接合強度を高めることができる。
図1は、ボールグリッドアレイパッケージ(以下、単にBGAという)10が実装基板11に実装された状態を示した側面図である。BGA10は、パッケージ基板13と、半導体素子14と、モールド樹脂15と、半田ボール16とから構成される。
パッケージ基板13は、本実施形態ではリジットタイプのプリント配線板が用いられる。このパッケージ基板13は、ガラスクロスや樹脂等からなるコア基材17と、コア基材17の両面を覆うソルダーレジスト18とから構成されている。このコア基材17の一面(図中上面)には、図示は省略するが半導体素子14が搭載される素子搭載エリアを囲うように配線パターンが形成されている。素子搭載エリア、及び配線パターンに形成されたボンディングパッドは、ソルダーレジスト18に形成された開口(図示せず)から露呈している。
また、コア基材17の他面(図中下面)には、半田ボール16が半田接合される略円形状のボールランド20(図2参照)が形成され、このボールランド20も同様にソルダーレジスト18に形成された略円形状の開口18a(図2参照)から露呈している。なお、ボールランド20や、上述の配線パターン(図示せず)は、例えばコア基材17の両面に予め設けられた銅箔をエッチング処理して形成される。以下、半導体素子14が搭載される面を「半導体素子面」、ボールランド20が形成される面を「ボール面」と定義して説明を行う。
半導体素子14は、パッケージ基板13の半導体素子面の素子搭載エリア(図示せず)に、銀ペースト等で接着される。そして、半導体素子14が接着されたら、半導体素子14と、図示しない配線パターンのボンディングパッドとがボンディングワイヤ21を介して接続される。これにより、半導体素子14と配線パターン(図示せず)とが電気的に接続される。半導体素子面は、ボンディングワイヤ21が接続されたらモールド樹脂15で覆われて、ボンディングワイヤ21の接続部、及び半導体素子14が保護される。
ボールランド20は、パッケージ基板13のボール面に所定ピッチで格子状に複数形成されている(図3参照)。各ボールランド20は、コア基材17を貫通するように形成されたビアホール(図示せず)、半導体素子面側の配線パターン(図示せず)、ボンディングワイヤ21を介して半導体素子14と電気的に接続されている。各ボールランド20には、BGA10を実装基板11に実装する前に、図示しないボール搭載装置により半田ボール16が搭載される。搭載された半田ボール16は、IRリフロー処理等によってボールランド20に半田接合されて外部接続端子となる。
実装基板11は、パッケージ基板13と同様のリジットプリント配線板であり、コア基材25と、コア基材25の両面を覆うソルダーレジスト26とから構成されている。コア基材25のBGA搭載面(図中上面)には、BGA10が実装される実装エリア(図示せず)が形成されている。この実装エリア(図示せず)には、BGA10の各ボールランド20に半田接合された半田ボール16にそれぞれ対応する略円形状の接合ランド28が格子状に形成されている。そして、ソルダーレジスト26には、各接合ランド28を露呈させる開口26a(図2参照)が形成されている。
接合ランド28は、例えばボールランド20と同様に、コア基材25のBGA搭載面に設けられた銅箔をエッチング処理して形成される。そして、各接合ランド28は、BGA搭載面に形成された図示しない配線パターンを介して、他に実装された電子部品や電源と電気的に接続されている。
BGA10を実装基板11に実装する際には、BGA10を実装基板11のBGA搭載面に載置して、ボールランド20に半田接合された各半田ボール16をそれぞれ対応する接合ランド28に当接させる。次いで、BGA10及び実装基板11を例えばIRリフロー処理することで、半田ボール16が接合ランド28にも半田接合されて、BGA10の実装基板11への実装が完了する。
次に、温度サイクル試験等での応力集中による両ランド20,28と半田ボール16とのクラック剥離を防止しつつ、可能な限り外部接続端子であるボールランド20の数(以下、ピン数という)を確保可能な方法について説明する。上述したように温度サイクル試験時に応力は、BGA10の四隅部に集中する他に、両ランド20,28のランド径の差によりBGA10側の半田接合部30aまたは実装基板11側の半田接合部30bに集中する(図2参照)。
そこで、本発明では、半田接合部30a,30bのいずれか一方に応力が集中しないように両ランド20,28のランド径の差を調整する。また、応力の集中するBGA10の四隅部にボールランド20を形成することなく、可能な限りピン数を確保できるようにボールランド20の形成位置を調整する。
図2は、半田接合部30a,30bの断面の一つを拡大して表示した拡大図である。本実施形態のボールランド20は、その周縁部がソルダーレジスト18で覆われたSMD(Solder Mask Defined)構造である。従って、ボールランド20のランド径d1は、ボールランド20の直径よりも小さいソルダーレジスト18の開口18aの直径になる。なお、図示は省略するが、ボールランド20の直径が開口18aの直径よりも小さいNon−SMD構造の場合には、ランド径d1はボールランド20の直径になる。また、接合ランド28も同様にその周縁部がソルダーレジスト26で覆われており、そのランド径d2は、ソルダーレジスト26の開口26aの直径になる。
ランド径d1が大きいほどBGA10側の半田接合部30aの面積が増え、ランド径d2が大きいほど実装基板11側の半田接合部30bの面積が増える。従って、d1<<d2になると、BGA10側の半田接合部30aに応力が集中してクラック剥離が発生してしまう。また、逆にd1>>d2となると、上述したように実装基板11側の半田接合部30bに応力が集中してクラック剥離が発生してしまう。そのため、本発明では、下記式(1)に示すようにランド径d1がランド径d2とほぼ同じか、またはd2よりも+10%以内の範囲で大きくなるようにすることで、いずれか一方の半田接合部30a,30bへの応力の集中を緩和している。
(1)0.9×d1≦d2≦d1
上記式(1)を満たすように、ボールランド20のランド径d1と、接合ランド28のランド径d2とを調整することで、BGA10側の半田接合部30a及び実装基板11側の半田接合部30bのいずれか一方に応力が集中するのが防止される。
次に、応力の集中するBGA10の四隅部にボールランド20を形成することなく、ピン数の減少が最小限に抑えられるように、各ボールランド20の形成位置を調整する方法について図3及び図4を用いて説明する。ここで、図3はBGA10をボール面側から見た平面図であり、図4は図3の一部を拡大した拡大図である。なお、本実施形態のBGA10は、上述の図7で説明したBGA50と同様に四隅部を含む形成可能な最大ピン数が100ピンであるものとする。
図3及び図4に示すように、格子状に形成されたボールランド20を、最も外側の第1格子35を構成する第1ボールランド20aと、第1格子35に囲まれる8行×8列の第2格子36を構成する第2ボールランド20bとに分ける。この際に、第1ボールランド20aのランド径d1a と、第2ボールランド20bのランド径d1b とは共に同じ大きさ、例えば0.275mmである。また、使用される半田ボール16の径は、0.300mmである。
本実施形態では、両ボールランド20a,20bのうち第1ボールランド20aの形成位置を調整する。具体的には、第2ボールランド20bのピッチをPとしたときに、第1ボールランド20aを図中●で記した第1格子35の四隅を除く位置にピッチPで形成する。また、この時に本実施形態では、第1格子35の四隅の両隣の第1ボールランド20aを、それぞれ隣接する第1格子35の四隅と逆方向にある第1ボールランド20aに向かう方向に対してP’=P/2だけずれた位置に形成する。これにより、第1格子35の四隅の両隣の第1ボールランド20aが、応力の集中する四隅部38外に形成される。なお、本実施形態ではピッチPは、例えば1.0mmである。
第1ボールランド20aが全て四隅部38外に形成されているので、BGA10の四隅部38でクラック剥離が発生するのが防止される。また、上述の図7で説明したように、従来では最大ピン数100から88ピンに減少するのに対して、本実施時形態のBGA10では92ピンを確保することができる。つまり、ピン数の減少を最小限に抑えることができる。
以上のように本実施形態では、ボールランド20のランド径d1の大きさと、接合ランド28のランド径d2の大きさとを調整することで、BGA側の半田接合部30a及びBGA10側の半田接合部30aのいずれか一方への応力の集中を緩和することができる。また、第1ボールランド20の形成位置を調整することで、応力の集中するBGA10の四隅部38にボールランド20を形成することなく、ピン数の減少を最小限に抑えることができる。これにより、温度サイクル試験等での応力集中による両ランド20,28と半田ボール16とのクラック剥離を防止して、BGA10の半田接合信頼性を向上させることができる。また、従来よりもBGA10のピン数を多く確保することができる。
なお、上記実施形態では、第1格子35を構成する第1ボールランド20aのランド径d1a の大きさと、第2格子36を構成する第2ボールランド20bのランド径d1b の大きさとを同じにしているが、本発明はこれに限定されるものではない。応力の集中によるクラック剥離は、BGA10の四隅部38だけなく、最も外側の半田接合部30a,30b全てで発生する可能性がある。以下、図5及び図6を用いて、BGA10の外周部全体の接合強度を高めるようにした本発明の第2の実施形態のBGA40について説明を行う。
BGA40のボール面には、ボールランド42が格子状に形成されている。そして、上述のBGA10と同様に、ボールランド42を、最も外側の第1格子43を構成する第1ボールランド42aと、第1格子43に囲まれる8行×8列の第2格子44を構成する第2ボールランド42bとに分ける。
BGA40では、その外周部全体の接合強度を高くするために、第1ボールランド42aのランド径d3a の大きさが、第2ボールランド42bのランド径d3b の大きさよりも大きくなるようにしている。第1ボールランド42aのランド径d3a は例えば0.400mmであり、このランド42aに半田接合される半田ボール16の径はφ0.450mmである。また、第2ボールランド42bのランド径d3b は例えば0.275mmであり、このランド42bに半田接合される半田ボール16の径はφ0.300mmである。
ここで、図示は省略するが、第1ボールランド42aに対応する実装基板11の接合ランドのランド径は、ランド径d3a と同じかその−10%以内の範囲の大きさで形成されている。また、第2ボールランド42bに対応する実装基板11の接合ランドのランド径も、ランド径d3b と同じかその−10%以内の範囲の大きさで形成されている(図2参照)。
このBGA40でも、BGA10と同様に、第1ボールランド42aを図中●で記した第1格子43の四隅を除く位置に形成している。この際に、第1ボールランド42aのランド径d3a の大きさが、第2ボールランド42bのランド径d3b の大きさよりも大きく形成されている。そのため、BGA40では、各ボールランド42a,42bに半田接合された半田ボール16同士がブリッジ(ショート)しないように、第1ボールランド42aのピッチを第2ボールランド42bのピッチよりも大きくしている。
具体的には、第2ボールランド42bのピッチをPとしたときに、第1ボールランド20aを図中●で記した第1格子43の四隅を除く位置にピッチP’’=2Pで形成する。この時に、上述のBGA10と同様に第1格子43の四隅の両隣の第1ボールランド42aを、それぞれ隣接する第1格子43の四隅と逆方向にある第1ボールランド42aに向かう方向に対してP’=P/2だけずれた位置に形成する。これにより、第1格子43の四隅の両隣の第1ボールランド42aが、特に応力の集中する四隅部45外に形成される。なお、本実施形態では、ピッチP=1.0mm、P’=0.5mm、P’’=2.0mmである。
このように、BGA40では、第1ボールランド42aのランド径の大きさを大きくするとともに、第1ボールランド42aを特に応力の集中する四隅部45外に形成したので、BGA10と比較してピン数は減少するが、BGA40の外周部全体の接合強度を高めて、半田接合信頼性をBGA10よりも向上させることができる。
なお、上記実施形態では、BGA10として一つのコア基材17からなる2層構造のリジットタイプのプリント配線板を例に説明を行ったが、本発明はこれに限定されるものではなく、4層以上の多層のリジットタイプのプリント配線板を用いてもよい。また、実装基板11も同様に、4層以上の多層のリジットタイプのプリント配線板を用いてもよい。
また、上記実施形態では、BGA10や実装基板11としてリジットタイプのプリント配線板を用いているが、本発明はこれに限定されるものではなく、フレキシブルタイプのBGAや実装基板が使用される場合でも本発明を適用することができる。
なお、上記実施形態では、BGA10の第2格子35が8行×8列の第2ボールランド20bから構成されているが、(m+2)行×(n+2)列(m,nは任意の自然数)を満たせばその行数及び列数は特に限定はされない。また、同様にBGA40の第2格子44が8行×8列の第2ボールランド42bから構成されているが、(2m+2)行×(2n+2)列(m,nは任意の自然数)を満たせばその行数及び列数は特に限定はされない。
ボールグリッドアレイパッケージ(BGA)が実装基板に実装された状態を示した側面図である。 半田接合部の断面の一つを拡大して表示した拡大図である。 BGAをボール面側から見た平面図である。 図3の一部を拡大して表示した拡大図である。 第1ボールランドのランド径の大きさを第2ボールランドのランド径の大きさよりも大きくした第2の実施形態のBGAをボール面側から見た平面図である。 図4の一部を拡大して表示した拡大図である。 従来のBGAをボール面側から見た平面図である。
符号の説明
10 ボールグリッドアレイパッケージ(BGA)
11 実装基板
20 ボールランド
20a 第1ボールランド
20b 第2ボールランド
28 接合ランド
35 第1格子
36 第2格子
38 四隅部

Claims (6)

  1. 一面に格子状に複数形成されたボールランドにそれぞれ半田ボールが半田接合されたボールグリッドアレイパッケージを、その前記半田接合された前記半田ボールを実装基板上の対応する略円形状の接合用ランドに半田接合して、前記実装基板に実装するボールグリッドアレイパッケージの実装構造において、
    前記ボールランドのランド径の大きさをd1とし、前記接合用ランドのランド径の大きさをd2としたときに、d1≧d2を満たすことを特徴とするボールグリッドアレイパッケージの実装構造。
  2. 0.9×d1≦d2を満たすことを特徴とする請求項1記載のボールグリッドアレイパッケージの実装構造。
  3. 前記格子状に複数形成された前記ボールランドは、最も外側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(m+2)行×(n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成され、
    前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドは、前記第1格子の四隅を除く位置にピッチPで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドが、それぞれ隣接する前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成されていることを特徴とする請求項1または2記載のボールグリッドアレイパッケージの実装構造。
  4. 前記第1ボールランドのランド径の大きさと、前記第2ボールランドのランド径の大きさとが同じであることを特徴とする請求項3記載のボールグリッドアレイパッケージの実装構造。
  5. 前記格子状に複数形成された前記ボールランドは、最も第1側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(2m+2)行×(2n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成され、
    前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドは、前記第1格子の四隅を除く位置にピッチ2Pで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドが、それぞれ隣接する前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成されていることを特徴とする請求項1または2記載のボールグリッドアレイパッケージの実装構造。
  6. 前記第1ボールランドのランド径の大きさが、前記第2ボールランドのランド径の大きさよりも大きいことを特徴とする請求項5記載のボールグリッドアレイパッケージの実装構造。

JP2005188425A 2005-06-28 2005-06-28 ボールグリッドアレイパッケージの実装構造 Withdrawn JP2007012690A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005188425A JP2007012690A (ja) 2005-06-28 2005-06-28 ボールグリッドアレイパッケージの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005188425A JP2007012690A (ja) 2005-06-28 2005-06-28 ボールグリッドアレイパッケージの実装構造

Publications (1)

Publication Number Publication Date
JP2007012690A true JP2007012690A (ja) 2007-01-18

Family

ID=37750838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188425A Withdrawn JP2007012690A (ja) 2005-06-28 2005-06-28 ボールグリッドアレイパッケージの実装構造

Country Status (1)

Country Link
JP (1) JP2007012690A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283779B2 (en) 2008-05-26 2012-10-09 Elpida Memory, Inc. Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
US8310035B2 (en) 2009-11-10 2012-11-13 Renesas Electronics Corporation Semiconductor package and system
KR101337748B1 (ko) * 2011-11-08 2013-12-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 볼 강도 개선을 갖는 방법 및 반도체 장치
US9355947B2 (en) 2014-05-14 2016-05-31 Samsung Electronics Co., Ltd. Printed circuit board having traces and ball grid array package including the same
JP2019527485A (ja) * 2016-08-01 2019-09-26 ザイリンクス インコーポレイテッドXilinx Incorporated 不均一ボールパターンパッケージ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283779B2 (en) 2008-05-26 2012-10-09 Elpida Memory, Inc. Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
US8310035B2 (en) 2009-11-10 2012-11-13 Renesas Electronics Corporation Semiconductor package and system
US8723301B2 (en) 2009-11-10 2014-05-13 Renesas Electronics Corporation Semiconductor package and system
KR101337748B1 (ko) * 2011-11-08 2013-12-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 볼 강도 개선을 갖는 방법 및 반도체 장치
US8871629B2 (en) 2011-11-08 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of and semiconductor devices with ball strength improvement
US9437567B2 (en) 2011-11-08 2016-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with ball strength improvement
US9978704B2 (en) 2011-11-08 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with ball strength improvement
US9355947B2 (en) 2014-05-14 2016-05-31 Samsung Electronics Co., Ltd. Printed circuit board having traces and ball grid array package including the same
JP2019527485A (ja) * 2016-08-01 2019-09-26 ザイリンクス インコーポレイテッドXilinx Incorporated 不均一ボールパターンパッケージ
JP7150700B2 (ja) 2016-08-01 2022-10-11 ザイリンクス インコーポレイテッド 不均一ボールパターンパッケージ

Similar Documents

Publication Publication Date Title
US4435740A (en) Electric circuit packaging member
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2007048976A (ja) プリント回路板、およびプリント回路板を備えた電子機器
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP2006013455A (ja) 多層プリント配線板及び多層プリント回路板
JP2005101031A (ja) 半導体集積回路装置、及び電子機器
JP2007012690A (ja) ボールグリッドアレイパッケージの実装構造
JP2006294976A (ja) 半導体装置およびその製造方法
JP2005129663A (ja) 多層配線基板
US8787033B2 (en) Electronic component and electronic device
JP2008147498A (ja) 多層配線板及び半導体装置パッケージ
US20110019379A1 (en) Printed wiring board, semiconductor device, and method for manufacturing printed wiring board
JP2007158024A (ja) Bga型半導体装置及びその製造方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP2008141036A (ja) プリント基板およびその製造方法
JP2002231761A (ja) 電子部品実装体および電子部品
JP4654971B2 (ja) 積層型半導体装置
JP2006216842A (ja) メモリカードおよびプリント配線板
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2009076812A (ja) 半導体装置の製造方法
JP2011066122A (ja) 回路基板
JP2010153751A (ja) 半導体パッケージ
JP4913650B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090204