JP2000312075A - プリント配線板への接続方法および構造 - Google Patents

プリント配線板への接続方法および構造

Info

Publication number
JP2000312075A
JP2000312075A JP11119026A JP11902699A JP2000312075A JP 2000312075 A JP2000312075 A JP 2000312075A JP 11119026 A JP11119026 A JP 11119026A JP 11902699 A JP11902699 A JP 11902699A JP 2000312075 A JP2000312075 A JP 2000312075A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
pad
connection
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11119026A
Other languages
English (en)
Inventor
Junya Sakurai
純也 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11119026A priority Critical patent/JP2000312075A/ja
Priority to CA002305977A priority patent/CA2305977A1/en
Priority to KR1020000021592A priority patent/KR20000071795A/ko
Priority to EP00108979A priority patent/EP1049162A3/en
Publication of JP2000312075A publication Critical patent/JP2000312075A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 貫通スルーホールまたはＢＶＨを必要としな
いプリント配線板への接続構造を提供する。 【解決手段】 プリント配線板１０は、パッド上の絶縁
体が除去されて内層のパッドを露出させる、はんだボー
ルのサイズに対応した深さの凹部を有し、半導体パッケ
ージ２２は、プリント配線板に搭載されたときに、表層
のパッドに、および凹部を経て内層のパッドに直接に接
続されるはんだボールを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、多層構造のプリ
ント配線板への半導体パッケージの接続方法および構
造、特に、貫通 スルーホールおよびＢＶＨを介さずに
はんだボールまたはピンをプリント配線板に直接接続す
る方法および構造に関する。この発明は、さらに、この
ような方法および構造に適した半導体パッケージと、多
層構造のプリント配線板およびその製造方法とに関す
る。
【０００２】
【従来の技術】ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）を用いたパッケージの改良については、種々のもの
が開示されているが、例えば、特開平９−８１６６号公
報には、半導体ブリッジなどの不良の発生を低減するた
めに、異なるサイズのパッドを格子状に配置したＢＧＡ
パッケージが開示され、また特開平９−１９９５４０号
公報には、バンプの疲労破壊を防止するために、小形バ
ンプと大形バンプとを用いたＢＧＡパッケージが開示さ
れている。
【０００３】従来のＢＧＡパッケージを搭載する多層構
造のプリント配線板においては、内側の列のパッドより
配線を引き出すために、貫通スルーホールまたはＢＶＨ
（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）を用いて内層に配線
していた。
【０００４】図８および図９は、貫通スルーホールを用
いた場合の多層構造のプリント配線板の構造を示す。図
８(Ａ）は１層目の上面図を、（Ｂ）は２層目の上面図
を、（Ｃ）は３層目の上面図を示す。図９は、図８
（Ａ）のＸ−Ｘ線断面を示す。
【０００５】図８（Ａ）に示すように、１層目の一番外
側の列のパッド６０は、プリント配線板６１の外側に向
かって配線６２を引き出すことができる。しかし、内側
の列のパッド６４は貫通スルーホール６６の１層目のラ
ンド６８に接続され、図８（Ｂ）に示すように、貫通ス
ルーホール６６の２層目のランド７２から配線７２に接
続される。
【０００６】また、図８（Ａ）のさらに内側の列のパッ
ド７４は、貫通スルーホール７６の１層目のランド７８
に接続され、図８（Ｃ）に示すように、貫通スルーホー
ル７６の３層目のランド８０から配線８２に接続され
る。
【０００７】次に、ＢＶＨを用いた場合の多層構造のプ
リント配線板の構造を説明する。図１０は、ＢＶＨを用
いた３層構造のプリント配線板８５の断面を示す。図示
のＢＶＨ８６，８８は、各層のランドを接続するが、貫
通することのないホールである。このようなＢＶＨは、
装置を小型化する場合に好適である。各層のランドから
配線が引き出されるのは、貫通スルーホールの場合と同
様である。
【０００８】
【発明が解決しようとする課題】上記従来の技術では、
貫通スルーホールおよびＢＶＨのいずれの場合において
も、パッドの配列ピッチが小さくなってくると、パッド
間、あるいはランド間に配線を通しにくくなるという問
題がある。この問題を解決するためには、パッドあるい
はランドのサイズを小さくすることが考えられるが、こ
れには限界がある。
【０００９】また、貫通スルーホールの場合にはホール
が貫通しているので、ある層での配線を考えた場合、貫
通スルーホールがある部分には配線ができず、このため
貫通スルーホールを迂回して配線を引き回さなければな
らないという問題がある。この問題は、ＢＶＨを用いる
場合には解決できるが、ＢＶＨを用いる多層構造のプリ
ント配線板は、貫通スルーホールを用いたプリント配線
板の製造に比べて製造工数が多いという固有の問題があ
る。さらには、ＢＶＨを用いる場合には、内層への引き
出し層数の増加とともに、段数（ホールの形成工程の数
に相当）が増し、価格も上がるという問題がある。
【００１０】この発明の目的は、上記のような問題を解
決したプリント配線板への接続方法および構造を提供す
ることにある。
【００１１】この発明の他の目的は、上記接続構造を実
現するのに適した半導体パッケージおよび多層構造のプ
リント配線板を提供することにある。
【００１２】本発明のさらに他の目的は、上記多層構造
のプリント配線板の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】この発明の一態様は、プ
リント配線板への接続方法である。この態様によれば、
多層構造のプリント配線板の内層にあるパッドに電気的
接続を行う方法において、パッド上の絶縁体を除去して
凹部を形成して、パッドを露出させる工程と、凹部を経
て、パッドに接続部材を直接に接続する工程とを含んで
いる。この場合、パッドへの接続部材の接続は、はんだ
接続により行われる。また、接続部材は、はんだボール
またはピンとするのが好適である。
【００１４】また、この発明の他の態様は、プリント配
線板への接続構造である。この態様によれば、多層構造
のプリント配線板の内層にあるパッドに電気的接続を行
う構造において、パッドを露出している凹部と、凹部を
経て、パッドに直接に接続された接続部材とを備えてい
る。この場合、接続部材は、はんだボールまたはピンと
するのが好適である。
【００１５】さらに、この発明の他の態様は、半導体パ
ッケージである。この態様によれば、サイズの異なる接
続部材が複数個配列されている。
【００１６】さらに、この発明の他の態様は、多層構造
のプリント配線板である。この態様によれば、露出した
内層パッドを有している。
【００１７】さらに、この発明の他の態様によれば、半
導体パッケージの製造方法である。この態様によれば、
パッド上の絶縁体を除去して、パッドを露出させる。
【００１８】以上の発明によれば、接続部材が多層構造
のプリント配線板の内層のパッドに直接に接続されるの
で、プリント配線板に配線のための貫通スルーホールや
ＢＶＨを設けることが不要となり、配線が容易となる。
【００１９】特に、プリント配線板に接続する半導体パ
ッケージがはんだボールやピンが配列された形態のもの
では、配列位置が配列の中心に向かうに従って、はんだ
ボールの直径を大きくする、あるいはピンの長さを長く
することによって、内層における配線が容易となる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を、実
施例に基づき説明する。
【００２１】
【第１の実施例】図１は、この発明の第１の実施例に係
るＢＧＡ接続による多層構造のプリント配線板を示す図
であり、（Ａ）は上面図、（Ｂ）は（Ａ）におけるＸ−
Ｘ線断面図、（Ｃ）は（Ａ）におけるＹ−Ｙ線断面図で
ある。
【００２２】多層構造のプリント配線板１０は、図１
（Ｂ），（Ｃ）に示すように、内層に配置されたパッド
に対して、フライスによる機械的な座ぐり加工や、レー
ザによる熱的気化による座ぐり加工によって、凹部を形
成し、内層のパッドを露出させたものである。図では、
プリント配線板１０の表層にあるパッドを１２Ａで、浅
い方の内層にあるパッドを１２Ｂで、深い方の内層にあ
るパッドを１２Ｃで示してある。上述した座ぐり加工に
より設けられたパッド１２Ｂ上の凹部を１４Ｂで、パッ
ド１２Ｃ上に設けられた凹部を１４Ｃで示している。な
お、これら凹部１４Ｂ，１４Ｃは、円柱状凹部とし、共
に直径は同じであるとする。そして、この直径は、後述
するＢＧＡパッケージに設けられるはんだボールの最大
直径のものより大きくなるように選ばれる。
【００２３】さらに、パッド１２Ａ，１２Ｂ，１２Ｃ
は、図１（Ａ）の上面図で見た場合、円形の同一サイズ
であり、格子状に等ピッチで配列されている。
【００２４】以上のような内層のパッドに至る凹部を形
成する座ぐり加工の後に、図１（Ｃ）に示されるよう
に、凹部の間に、プリント配線板１０を形成する絶縁体
の壁部１６が残される。
【００２５】図２は、図１のプリント配線板１０に接続
されるＢＧＡパッケージ２２を示す図であり、（Ａ）は
ＢＧＡパッケージの下面図であり、（Ｂ）は（Ａ）にお
けるＺ−Ｚ線断面図である。
【００２６】ＢＧＡは、パッケージに等ピッチで格子状
に配列された同一サイズの円形パッド２４上に、図２に
示すようにはんだボールを配置したものである。なお、
パッド２４の配列は、プリント配線板１のパッド１２
Ａ，１２Ｂ，１２Ｃの配列と１対１に対応している。
【００２７】ＢＧＡの四辺の最外列に配置されたはんだ
ボール２０Ａ、四辺中間列に配置されたはんだボール２
０Ｂ、四辺最内列に配置されたはんだボール２０Ｃは、
それぞれ直径が異なっており、最外列から最内列に向か
うにしたがって大きくなっている。はんだボールの直径
は、次のように選定される。すなわち、図１（Ｂ）にお
いて、パッド１２Ａの上面とパッド１２Ｂの上面との間
の距離をＡ、パッド１２Ｂの上面とパッド１２Ｃの上面
との間の距離をＢとすると、図２（Ｂ）に示すように、
はんだボール２０Ａの頂部とはんだボール２０ＢＣの頂
部との間の距離をＣ、はんだボール２０Ｂの頂部とはん
だボール２０Ｃの頂部との間の距離をＤとした場合、Ａ
＝Ｃ，Ｂ＝Ｄが成り立つようにする。
【００２８】一例として、パッド１２Ａ，１２Ｂ，１２
Ｃの厚さを、０．０１８ｍｍ、Ａ＝０．１ｍｍ、Ｂ＝
０．１ｍｍであり、はんだボール２０Ａの直径を０．４
ｍｍ、はんだボール２０Ｂの直径を０．５ｍｍ、はんだ
ボール２０Ｃの直径を０．６ｍｍとすると、Ｃ＝０．１
ｍｍ、Ｄ＝０．１ｍｍである。
【００２９】図１に示したプリント配線板１０に、図２
に示したＢＧＡパッケージ２２を接続する場合に、プリ
ント配線板１０のパッド１２Ａ，１２Ｂ，１２Ｃにクリ
ームはんだを塗布し、図２に示すＢＧＡパッケージ２２
をはんだボールの頂部が対応するパッド１２Ａ，１２
Ｂ，１２Ｃに直接に接触するようにして搭載し、リフロ
ー等による加熱によって、はんだ接続を行う。図３は、
接続された状態を示す断面図である。ＢＧＡパッケージ
２２のはんだボール２０Ａは、プリント配線板１０のパ
ッド１２Ａに接続され、はんだボール２０Ｂは凹部１４
Ｂに挿入されてパッド１２Ｂに接続され、はんだボール
２０Ｃは凹部１４Ｃに挿入されてパッド１２Ｃに接続さ
れる。
【００３０】
【第２の実施例】この実施例は、第１の実施例の変形例
である。第１の実施例では、プリント配線板１０のパッ
ドおよびＢＧＡパッケージのパッドは、それぞれ、同一
サイズで等ピッチで格子状に配列されている。しかし、
はんだボールの大きさは、外側の列になるほど小さくな
っているので、はんだボールは外側の列にいくほど、よ
り小さいピッチで配列できる。
【００３１】図４は、外側の列にいくほど、より小さい
ピッチで配列したＢＧＡを示す。図２と同様に、この最
外列のはんだボールを２０Ａで、中間列のはんだボール
を２０Ｂで、最内列のはんだボールを２０Ｃで示してい
る。この場合、はんだボールを接続するパッドは、外側
の列ほどサイズを小さくする必要がある。図４では、図
面をわかりやすくするため、パッドの図示は省略してあ
る。この実施例によれば、第１の実施例に比べてより高
密度の配線が可能となる。
【００３２】
【第３の実施例】この実施例では、第１の実施例のはん
だボールに代えてピンを用いる。多層構造のプリント配
線板は、図１に示したものと同じである。このプリント
配線板に接続すべきピンパッケージ３０を図５に示す。
（Ａ）はピンパッケージの下面図であり、（Ｂ）は
（Ａ）におけるＺ−Ｚ線断面図である。
【００３３】ピンは、図５に示すように、格子状に配置
されたパッド３２上に、外側から内側に向かって、長さ
が長いピンをはんだ接続したものである。ピンパッケー
ジ３０の四辺の最外列には、最も短いピン３４Ａが接続
され、四辺中間列には中間の長さのピン３４Ｂが接続さ
れ、四辺最内列には、最も長いピン３４Ｃが接続されて
いる。これらピンの長さは、後述するように、図１のプ
リント配線板１０に図５のピンパッケージ３０を接続す
る場合に、ピン３４Ａ，３４Ｂ，３４Ｃの先端部がプリ
ント配線板１０のパッド１２Ａ，１２Ｂ，１２Ｃに接す
るように選ばれる。
【００３４】図７に、１本のピン３４がパッド３２には
んだ付けされた状態を示す。ピン３４の基部は、はんだ
フィレット３６が形成されている。
【００３５】図１に示したプリント配線板１０に、図５
に示したピンパッケージ３０を接続する場合に、プリン
ト配線板１０のパッド１２Ａ，１２Ｂ，１２Ｃにクリー
ムはんだを塗布し、図５に示すピンパッケー３０を搭載
し、リフロー等による加熱によって、はんだ接続を行
う。図６は、接続された状態を示す断面図である。ピン
パッケージ３０のピン３４Ａは、プリント配線板１０の
パッド１２Ａに直接に接続され、ピン３４Ｂはパッド１
２Ｂに直接に接続され、ピン３４Ｃはパッド１２に直接
に接続される。
【００３６】
【発明の効果】この発明によれば、以下のような効果が
得られる。 １．プリント配線板の配線および製造上の効果 プリント配線板の内層に設けられたパッドにはんだボー
ルまたはピンを直接接続することによって、配線引き出
しのための貫通スルーホールおよびＢＶＨが不要とな
る。貫通スルーホールが不要となることで、配線領域が
増えるとともに、ＢＧＡまたはピンからの配線引き出し
が容易となる。また、ＢＶＨでは段数の増加に伴いホー
ルの作製工程が、増加するのに対して、この発明では、
座ぐり加工の一工程で済む。 ２．電気特性上の効果 貫通スルーホールおよびＢＶＨを介さずにＢＧＡまたは
ピンをプリント配線板に直接接続することによって、電
気的なロスが低減できアース特性が良くなることや、電
気的な不連続点がないことによってインピーダンス整合
がとりやすい等の効果がある。 ３．はんだ接続時の効果 プリント配線板の各パッド毎に座ぐり加工を行うことに
よって、パッド周囲に壁状の絶縁体が残される。この絶
縁体は、ＢＧＡのはんだ接続時に、隣接するパッド間の
はんだブリッジを防止する効果を持つ。
【図面の簡単な説明】
【図１】この発明の一実施の形態に係る多層構造のプリ
ント配線板を示す図である。
【図２】図１のプリント配線板に接続されるＢＧＡパッ
ケージを示す図である。
【図３】プリント配線板とＢＧＡパッケージとの接続を
示す図である。
【図４】第２の実施例として外側の列にいくほど、より
小さいピッチで配列したＢＧＡを示す図である。
【図５】第３の実施例におけるピンパッケージを示す図
である。
【図６】プリント配線板とピンパッケージとの接続を示
す図である。
【図７】１本のピンがパッドにはんだ付けされた状態を
示す図である。
【図８】貫通スルーホールを用いた場合の多層構造のプ
リント配線板の各層の上面を示す図である。
【図９】貫通スルーホールを用いた場合の多層構造のプ
リント配線板の断面図を示す図である。
【図１０】ＢＶＨを用いた多層構造のプリント配線板の
断面を示す図である。
【符号の説明】 １０ プリント配線板 １２Ａ，１２Ｂ，１２Ｃ パッド １４Ａ，１４Ｂ，１４Ｃ 凹部 １６ 壁部 ２０Ａ，２０Ｂ，２０Ｃ はんだボール ２２ ＢＧＡパッケージ ２４，３２ パッド ３０ ピンパッケージ ３４Ａ，３４Ｂ，３４Ｃ ピン

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】多層構造のプリント配線板の内層にあるパ
    ッドに電気的接続を行う方法において、 前記パッド上の絶縁体を除去して凹部を形成して、前記
    パッドを露出させる工程と、 前記凹部を経て、前記パッドに接続部材を直接に接続す
    る工程と、を含むことを特徴とするプリント配線板への
    接続方法。
  2. 【請求項２】前記凹部の形成は、機械的な座ぐり加工に
    より行うことを特徴とする請求項１記載のプリント配線
    板への接続方法。
  3. 【請求項３】前記凹部の形成は、レーザによる熱的気化
    により行うことを特徴とする請求項１記載のプリント配
    線板への接続方法。
  4. 【請求項４】前記パッドへの前記接続部材の接続は、は
    んだ接続により行うことを特徴とする請求項１，２また
    は３に記載のプリント配線板への接続方法。
  5. 【請求項５】前記接続部材は、はんだボールまたはピン
    であることを特徴とする請求項１〜４のいずれかに記載
    のプリント配線板への接続方法。
  6. 【請求項６】内層にパッドを有する多層構造のプリント
    配線板に、接続部材が配列された形態の半導体パッケー
    ジを接続する方法において、 前記パッド上の絶縁体を除去して、前記接続部材のサイ
    ズに対応した深さの凹部を形成して、前記パッドを露出
    させる工程と、 前記半導体パッケージを前記プリント配線板に搭載し
    て、前記凹部を経て、前記パッドに前記接続部材を直接
    に接続する工程と、 を含むことを特徴とするプリント配線板への接続方法。
  7. 【請求項７】表層および内層にパッドを有する多層構造
    のプリント配線板に、接続部材が配列された形態の半導
    体パッケージを接続する方法において、 前記内層のパッド上の絶縁体を除去して、前記接続部材
    のサイズに対応した深さの凹部を形成して、前記内層の
    パッドを露出させる工程と、 前記半導体パッケージを前記プリント配線板に搭載し
    て、前記表層のパッドに、および前記凹部を経て前記内
    層のパッドに前記接続部材を直接に接続する工程と、を
    含むことを特徴とするプリント配線板への接続方法。
  8. 【請求項８】前記凹部の形成は、機械的な座ぐり加工に
    より行うことを特徴とする請求項６または７記載のプリ
    ント配線板への接続方法。
  9. 【請求項９】前記凹部の形成は、レーザによる熱的気化
    により行うことを特徴とする請求項６または７記載のプ
    リント配線板への接続方法。
  10. 【請求項１０】前記パッドへの前記接続部材の接続は、
    はんだ接続により行うことを特徴とする請求項６〜９の
    いずれかに記載のプリント配線板への接続方法。
  11. 【請求項１１】前記接続部材は、はんだボールまたはピ
    ンであることを特徴とする請求項６〜１０のいずれかに
    記載のプリント配線板への接続方法。
  12. 【請求項１２】前記はんだボールの直径を、はんだボー
    ルの配列位置が配列の中心に向かうに従って、大きくす
    ることを特徴とする請求項１１記載のプリント配線板へ
    の接続方法。
  13. 【請求項１３】前記ピンの長さを、ピンの配列位置が配
    列の中心に向かうに従って、長くすることを特徴とする
    請求項１１記載のプリント配線板への接続方法。
  14. 【請求項１４】多層構造のプリント配線板の内層にある
    パッドに電気的接続を行う構造において、 前記パッドを露出している凹部と、 前記凹部を経て、前記パッドに直接に接続された接続部
    材と、を備えることを特徴とするプリント配線板への接
    続構造。
  15. 【請求項１５】前記接続部材は、はんだボールまたはピ
    ンであることを特徴とする請求項１４記載のプリント配
    線板への接続構造。
  16. 【請求項１６】内層にパッドを有する多層構造のプリン
    ト配線板に、半導体パッケージを接続する構造におい
    て、 前記プリント配線板は、前記パッドを露出させる、前記
    接続部材のサイズに対応した深さの凹部を有し、 前記半導体パッケージは、前記プリント配線板に搭載さ
    れたときに、前記凹部を経て、前記パッドに直接に接続
    される配列された接続部材を有する、ことを特徴とする
    プリント配線板への接続構造。
  17. 【請求項１７】表層および内層にパッドを有する多層構
    造のプリント配線板に、半導体パッケージを接続する構
    造において、 前記プリント配線板は、前記内層のパッドを露出させ
    る、前記接続部材のサイズに対応した深さの凹部を有
    し、 前記半導体パッケージは、前記プリント配線板に搭載さ
    れたときに、前記表層のパッドに、および前記凹部を経
    て前記内層のパッドに直接に接続される配列された接続
    部材を有する、ことを特徴とするプリント配線板への接
    続構造。
  18. 【請求項１８】前記接続部材は、はんだボールまたはピ
    ンであることを特徴とする請求項１６または１７記載の
    プリント配線板への接続構造。
  19. 【請求項１９】前記はんだボールまたはピンが同心状に
    配列されている場合には、外側列から内側列に向かっ
    て、列におけるはんだボールまたはピンの配列ピッチが
    大きくなっていることを特徴とする請求項１８記載のプ
    リント配線板への接続構造。
  20. 【請求項２０】前記はんだボールの直径は、はんだボー
    ルの配列位置が配列の中心に向かうに従って、大きくな
    っていることを特徴とする請求項１８または１９記載の
    プリント配線板への接続構造。
  21. 【請求項２１】前記ピンの長さは、ピンの配列位置が配
    列の中心に向かうに従って、長くなっていることを特徴
    とする請求項１８または１９記載のプリント配線板への
    接続構造。
  22. 【請求項２２】サイズの異なる接続部材が複数個配列さ
    れたことを特徴とする半導体パッケージ。
  23. 【請求項２３】前記接続部材は、はんだボールまたはピ
    ンであることを特徴とする請求項２２記載の半導体パッ
    ケージ。
  24. 【請求項２４】前記はんだボールまたはピンが同心状に
    配列されている場合には、外側列から内側列に向かっ
    て、列におけるはんだボールまたはピンの配列ピッチが
    大きくなっていることを特徴とする請求項２３記載の半
    導体パッケージ。
  25. 【請求項２５】前記はんだボールの直径は、はんだボー
    ルの配列位置が配列の中心に向かうに従って、大きくな
    っていることを特徴とする請求項２３または２４記載の
    半導体パッケージ。
  26. 【請求項２６】前記ピンの長さは、ピンの配列位置が配
    列の中心に向かうに従って、長くなっていることを特徴
    とする請求項２３または２４記載の半導体パッケージ。
  27. 【請求項２７】露出した内層パッドを有することを特徴
    とする多層構造のプリント配線板。
  28. 【請求項２８】請求項２７に記載の多層構造のプリント
    配線板を製造する方法において、 前記パッド上の絶縁体を除去して前記パッドを露出させ
    ることを特徴とする多層構造のプリント配線板の製造方
    法。
  29. 【請求項２９】前記絶縁体の除去は、機械的な座ぐり加
    工により行うことを特徴とする請求項２８記載の多層構
    造のプリント配線板の製造方法。
  30. 【請求項３０】前記絶縁体の除去は、レーザによる熱的
    気化により行うことを特徴とする請求項２８記載のプリ
    ント配線板の製造方法。
JP11119026A 1999-04-27 1999-04-27 プリント配線板への接続方法および構造 Pending JP2000312075A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11119026A JP2000312075A (ja) 1999-04-27 1999-04-27 プリント配線板への接続方法および構造
CA002305977A CA2305977A1 (en) 1999-04-27 2000-04-18 Connection method and structure to printed circuit board
KR1020000021592A KR20000071795A (ko) 1999-04-27 2000-04-24 인쇄회로기판으로의 접속방법 및 접속구조
EP00108979A EP1049162A3 (en) 1999-04-27 2000-04-27 Interconnection structure of a multilayer circuit board for electrical connection to a semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11119026A JP2000312075A (ja) 1999-04-27 1999-04-27 プリント配線板への接続方法および構造

Publications (1)

Publication Number Publication Date
JP2000312075A true JP2000312075A (ja) 2000-11-07

Family

ID=14751156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11119026A Pending JP2000312075A (ja) 1999-04-27 1999-04-27 プリント配線板への接続方法および構造

Country Status (4)

Country Link
EP (1) EP1049162A3 (ja)
JP (1) JP2000312075A (ja)
KR (1) KR20000071795A (ja)
CA (1) CA2305977A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120738A (ja) * 2004-10-19 2006-05-11 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
KR101044154B1 (ko) * 2008-12-19 2011-06-24 삼성전기주식회사 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
US9966341B1 (en) 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
CN112638034A (zh) * 2019-09-24 2021-04-09 启碁科技股份有限公司 电子装置及其主机板以及封装***模块

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221043B1 (en) 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
US6936502B2 (en) * 2003-05-14 2005-08-30 Nortel Networks Limited Package modification for channel-routed circuit boards
KR100607812B1 (ko) * 2004-12-22 2006-08-02 주식회사 팬택 다층 ｆｐｃｂ의 납땜부 구조 및 이를 포함하는이동통신단말기
KR101544508B1 (ko) 2008-11-25 2015-08-17 삼성전자주식회사 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지
US9159670B2 (en) * 2013-08-29 2015-10-13 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
US10177107B2 (en) * 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
CN110248467B (zh) * 2019-06-12 2021-08-13 惠州市盈帆实业有限公司 一种复合电路板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04264758A (ja) * 1991-02-20 1992-09-21 Nec Corp 半導体チップキャリア
US5712192A (en) * 1994-04-26 1998-01-27 International Business Machines Corporation Process for connecting an electrical device to a circuit substrate
JPH1022643A (ja) * 1996-07-01 1998-01-23 Nippon Avionics Co Ltd キャビティ付きプリント配線板と、その製造方法および製造装置
US5863812A (en) * 1996-09-19 1999-01-26 Vlsi Technology, Inc. Process for manufacturing a multi layer bumped semiconductor device
JPH10189656A (ja) * 1996-12-25 1998-07-21 Toshiba Corp 回路モジュールおよびこの回路モジュールに用いる回路基板、ならびに回路モジュールを搭載した電子機器
US5858254A (en) * 1997-01-28 1999-01-12 International Business Machines Corporation Multilayered circuitized substrate and method of fabrication
JP3580087B2 (ja) * 1997-06-11 2004-10-20 株式会社デンソー バンプによる電子部品の実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120738A (ja) * 2004-10-19 2006-05-11 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
KR101044154B1 (ko) * 2008-12-19 2011-06-24 삼성전기주식회사 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
US9966341B1 (en) 2016-10-31 2018-05-08 Infineon Technologies Americas Corp. Input/output pins for chip-embedded substrate
CN112638034A (zh) * 2019-09-24 2021-04-09 启碁科技股份有限公司 电子装置及其主机板以及封装***模块
CN112638034B (zh) * 2019-09-24 2022-05-27 启碁科技股份有限公司 电子装置及其主机板以及封装***模块

Also Published As

Publication number Publication date
EP1049162A3 (en) 2001-06-27
CA2305977A1 (en) 2000-10-27
EP1049162A2 (en) 2000-11-02
KR20000071795A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
US7253526B2 (en) Semiconductor packaging substrate and method of producing the same
JP2000261117A (ja) プリント基板上及びキャリヤ上の機械式レーザ構造
JP2001320171A (ja) 多層配線基板及び半導体装置
JP3577421B2 (ja) 半導体装置用パッケージ
US6630631B1 (en) Apparatus and method for interconnection between a component and a printed circuit board
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP2000312075A (ja) プリント配線板への接続方法および構造
JP3606769B2 (ja) 半導体装置
JP5257177B2 (ja) プリント配線基板の改造方法および改造済プリント配線基板
JP2001230513A (ja) プリント基板及びその製造方法
US11212912B1 (en) Printed circuit board mesh routing to reduce solder ball joint failure during reflow
US6896173B2 (en) Method of fabricating circuit substrate
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP2007027341A (ja) プリント配線板および電子部品実装構造
JPH11163489A (ja) 電子部品の実装構造
TWI830632B (zh) 固態硬碟及固態硬碟的電路板
JP4491338B2 (ja) 半導体装置用基板および半導体装置
JP3008887U (ja) Ｉｃピッチ変換基板
JPH0750476A (ja) 多層印刷配線板
JP2869590B2 (ja) 回路部品搭載用中間基板及びその製造法
JP2001144207A (ja) 多層配線基板及び半導体装置
JP2001326463A (ja) プリント配線板及びその製造方法
JPH0779080A (ja) 多層回路配線基板及びそれを用いた回路修正方法
JPH08241935A (ja) 多層回路基板
JPH10214917A (ja) 半導体装置及び半導体装置の製造方法並びに配線基板