JP7058962B2 - 誘電膜の形成方法及び半導体装置の製造方法 - Google Patents
誘電膜の形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7058962B2 JP7058962B2 JP2017180106A JP2017180106A JP7058962B2 JP 7058962 B2 JP7058962 B2 JP 7058962B2 JP 2017180106 A JP2017180106 A JP 2017180106A JP 2017180106 A JP2017180106 A JP 2017180106A JP 7058962 B2 JP7058962 B2 JP 7058962B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- dielectric film
- silicon nitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 115
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 88
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 88
- 239000007789 gas Substances 0.000 claims description 52
- QMMPBNFUSOIFDC-UHFFFAOYSA-N ctk0b2378 Chemical compound Cl[Si](Cl)(Cl)N[Si](Cl)(Cl)Cl QMMPBNFUSOIFDC-UHFFFAOYSA-N 0.000 claims description 48
- 239000012686 silicon precursor Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000231 atomic layer deposition Methods 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 238000010926 purge Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 3
- 239000010408 film Substances 0.000 description 236
- 239000010410 layer Substances 0.000 description 45
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 30
- 125000006850 spacer group Chemical group 0.000 description 24
- 230000000052 comparative effect Effects 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 239000000126 substance Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 239000012528 membrane Substances 0.000 description 14
- 239000002243 precursor Substances 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- -1 silicon nitrides Chemical class 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010041 TiAlC Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- XWCMFHPRATWWFO-UHFFFAOYSA-N [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] XWCMFHPRATWWFO-UHFFFAOYSA-N 0.000 description 1
- DNZDJJVUSGXCAF-UHFFFAOYSA-N [SiH4].C(C)(C)(C)N.C(C)(C)(C)N Chemical compound [SiH4].C(C)(C)(C)N.C(C)(C)(C)N DNZDJJVUSGXCAF-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005227 gel permeation chromatography Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
- H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
特に、半導体装置の製造に用いられる薄膜は、例えば、シリコン窒化膜などを基板上にステップカバレッジ(step coverage)を有するように形成することが非常に難しくなってきている。
また、本発明の他の目的は、WERが相対的に減少したALD法を用いてシリコン窒化膜を形成することにより工程効率を向上させた、半導体装置の製造方法を提供することにある。
図1は、本発明の一実施形態に係るシリコン窒化膜の形成方法を説明するためのタイミング図である。
ALD(Atomic Layer Deposition)法は、シリコン前駆体を含む第1ガスを供給する第1段階と、反応していない第1ガスを第1パージガスを用いて除去する第2段階と、窒化ガスを含む第2ガスを供給して原子層レベルのシリコン窒化膜を形成する第3段階と、反応していない第2ガスを第2パージガスを用いて除去する第4段階とを含む。
この場合、基板上に形成された構造体の幅に対する高さの比であるアスペクト比は、10以上であり得る。
但し、本発明の技術的思想はこれに制限されるものではない。
すると、対象体上にシリコン前駆体が吸着する。
ここで、シリコン前駆体は、C、N成分を含む有機系シリコン前駆体とは異なり、C、N成分を含まない化合物であり得る。
但し、本発明の技術的思想はこれに制限されるものではない。すなわち、他の幾つかの実施形態において、シリコン前駆体はC成分を含むことができる。
ここで、WERは、DHF(Diluted HF)、すなわち、脱イオン水(DI water)を用いて希釈されたフッ酸(HF)に対するエッチング率を意味する。
これにより、HCDZをシリコン前駆体として用いて生成されたシリコン窒化膜は、相対的に小さい厚さで、HCDSをシリコン前駆体として用いて生成されたシリコン窒化膜と同じ膜質特性を持つことができる。
その結果、本発明の技術的思想に基づくHCDZをシリコン前駆体として用いてシリコン窒化膜を形成する場合は、既存のHCDSをシリコン前駆体として用いてシリコン窒化膜を形成する場合よりも工程時間が相対的に減少するので、工程効率を向上させることができる。
すると、対象体上に吸着したシリコン前駆体が原子層レベルで薄く形成される。
その後、チャンバー内へ窒素成分を含む窒化ガスを供給してシリコン窒化膜を形成する。
ここで、窒化ガスは、窒素(N2)、アンモニア(NH3)及び一酸化窒素(NO)の内の少なくとも一つを含むことができる。
但し、本発明の技術的思想はこれに制限されるものではない。
その後、1サイクルのシリコン窒化膜形成工程が完成し、対象体上に原子層レベルのシリコン窒化膜が形成される。
その後、上記の工程を繰り返し行うことにより、対象体上に適切な厚さのシリコン窒化膜を形成することができる。
ここで、熱処理は、例えば、他のCVD(Chemical Vapor Deposition)窒化膜と同じ蒸着温度で850℃~1050℃で行って膜質を向上させることができる。
但し、本発明の技術的思想はこれに制限されるものではない。
これにより形成されたシリコン窒化膜は、CVD法などによって形成されたシリコン窒化膜に比べて膜質が向上できる。
本発明の技術的思想に基づいて形成されたシリコン窒化膜は、ステップカバレッジが良いので、段差のある構造体、又はアスペクト比(aspect ratio)の大きい構造体上にボイドなくコンフォーマルに形成できる。
以下、図2及び図3を参照して、本発明の実施形態に係るシリコン窒化膜の形成に関連する実験例を説明する。
下記のような実験例及び比較例に対して実験を行った。
実験例では、HCDZを使用するALD法を用いてシリコン窒化膜を形成した。
これに対し、比較例では、HCDSを使用するALD法を用いてシリコン窒化膜を形成した。
図2を参照すると、実験例に基づいて工程温度400℃、450℃及び500℃それぞれでHCDZを用いてシリコン窒化膜を形成し、比較例に基づいて工程温度400℃、450℃及び500℃それぞれでHCDSを用いてシリコン窒化膜を形成した。
また、グラフa1、a2及びa3は、比較例に基づいて工程温度400℃、450℃及び500℃それぞれでHCDSを用いてシリコン窒化膜を形成するときのWERを示す。
図2に示す「WER」は、脱イオン水(DI water)を用いて200:1の比率で希釈されたフッ酸(HF)に対するエッチング率を意味する。
また、グラフa2及びb2を参照すると、450℃でシリコン窒化膜を形成する場合には、比較例に基づいてHCDSを用いる方よりも、実験例に基づいてHCDZを用いる方が低いWERを示すことが分かる。
また、グラフa3及びb3を参照すると、500℃でシリコン窒化膜を形成する場合には、比較例に基づいてHCDSを用いる方よりも、実験例に基づいてHCDZを用いる方が低いWERを示すことが分かる。
しかし、500℃でHCDZを用いる場合には、WERは4.5nm/min未満であり、図2に示すように、略4.2nm/min程度のWERを有することが分かる。
その結果、実験例に基づいてHCDZを用いてシリコン窒化膜を形成する場合には、4.5nm/min未満のWERを有することが分かる。
また、HCDSを用いる方とは異なり、HCDZを用いることにより相対的にWERが減少し、これにより、相対的に小さい厚さで、HCDSをシリコン前駆体として用いて生成されたシリコン窒化膜と同じ膜質特性を持つことができる。
下記のような実験例及び比較例に対して実験を行った。
実験例では、HCDZを使用するALD法を用いてシリコン窒化膜を形成した。
これに対し、比較例では、HCDSを使用するALD法を用いてシリコン窒化膜を形成した。
図3を参照すると、実験例に基づいて工程温度400℃、450℃及び500℃それぞれでHCDZを用いてシリコン窒化膜を形成し、比較例に基づいて工程温度400℃、450℃及び500℃それぞれでHCDSを用いてシリコン窒化膜を形成した。
また、グラフa4、a5及びa6は、比較例に基づいて工程温度400℃、450℃及び500℃それぞれでHCDSを用いてシリコン窒化膜を形成するときのGPCを示す。
また、グラフa5及びb5を参照すると、450℃でシリコン窒化膜を形成する場合には、比較例に基づいてHCDSを用いる方よりも、実験例に基づいてHCDZを用いる方が低いGPCを示すことが分かる。
但し、グラフa6及びb6を参照すると、500℃でシリコン窒化膜を形成する場合には、比較例に基づいてHCDSを用いる方と、実験例に基づいてHCDZを用いる方とが実質的に同一のGPCを示すことが分かる。
すなわち、HCDSを用いる方とは異なり、HCDZを用いることにより、同じ工程時間の間に、膜質特性に優れたシリコン窒化膜を形成することができることが分かる。
言い換えれば、HCDSを用いることとは異なり、HCDZを用いることにより、同じ膜質特性を有するシリコン窒化膜を形成するための工程時間が相対的に減少して工程効率が向上できることが分かる。
図4~図6は、本発明の一実施形態に係る半導体装置の製造方法を説明するための図であり、具体的には、図4~図6は、フラッシュメモリ装置の製造方法に関連する工程中間段階を示す断面図である。
トンネル絶縁膜130は、電荷のトンネリングに対するエネルギーバンドギャップを提供し、例えば、シリコン酸化物、シリコン窒化物又は高誘電率物質(high-k material)を含むことができる。
ここで、高誘電率物質は、ハフニウム酸化物、アルミニウム酸化物、ハフニウムアルミニウム酸化物、ジルコニウム酸化物などの金属酸化物などを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
例えば、トンネル絶縁膜130は、誘電定数(dielectric constatnt)だけでなく、エネルギーバンドギャップ(energy bandgap)性質を考慮して、様々な物質で形成できる。
このような電荷貯蔵膜は、例えば、フラッシュメモリ装置がフローティングゲート型である場合には、ポリシリコン膜のような導電性物質で形成でき、フラッシュメモリ装置が電荷トラップ型である場合には、シリコン窒化物、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、ハフニウム窒化酸化物、ハフニウムシリコン酸化物、タングステンドープドアルミニウム酸化物、ナノドットなどで形成できる。
しかし、本発明の技術的思想はこれに制限されるものではなく、トンネル絶縁膜130及び電荷貯蔵膜140を形成することは様々な他の方法によって実施し得ることを、本発明の属する技術分野における当業者であれば理解することができるであろう。
ここで、誘電膜構造体150は、フラッシュメモリ装置がフローティングゲート型である場合にはゲート間誘電膜であり、フラッシュメモリ装置が電荷トラップ型である場合にはブロッキング誘電膜であり得る。
まず、チャンバー内に、電荷貯蔵膜140が形成された段差(あるいは凹凸)を有する半導体基板110を配置する。
その後、シリコン酸化物を含む第1誘電膜151を形成する。
次いで、適正の温度及び圧力を調節した後、シリコンソース前駆体を含む第1ガスをチャンバー内へ供給する。
すると、第1誘電膜151上にシリコン前駆体が吸着する。
ここで、シリコンソース前駆体は、上述したように、例えば、HCDZを用いる。
上記の工程を繰り返し行うことにより、第1誘電膜151上に適正厚さのシリコン窒化膜からなる第2誘電膜152を形成する。
続いて、第2誘電膜152上に、シリコン酸化物を含む第3誘電膜153を形成する。
また、第1~第3誘電膜(151、152、153)をインサイチュにて形成するので、工程時間が減るなど、工程を簡単にすることができる。
次いで、誘電膜構造体150上にコントロールゲート160を形成する。
コントロールゲート160は、例えば、ポリシリコンで形成されるか、或いは金属電極物質、例えばTaN、TiN、WN及びWを含むグループから選択された一つ又はその組み合わせで形成できる。
図7~図9は、本発明の他の実施形態に係る半導体装置の製造方法を説明するための図であり、具体的には、図7は、DRAMセル領域のレイアウト図であり、図8、9は、DRAMセルの半導体装置の製造方法に関連する工程中間段階を示す断面図である。
基板の活性領域210を、ゲート230が水平方向に通り過ぎ、GBL(global bit line)240が垂直方向に通り過ぎる。
基板の活性領域210以外の部分は、素子分離領域220である。
半導体基板の活性領域210上に、ビットラインとなるGBL240を形成する。
続いて、GBL240を形成した後、GBL240の側壁に、シリコン酸化物を含む第1誘電膜251を形成する。
この場合、第1誘電膜251はスペーサーの機能を行うことができる。
次いで、第1誘電膜251上に、シリコン窒化物を含む第2誘電膜252を形成する。
この場合、第2誘電膜252は、上述した本発明に基づくALD法を用いて形成する。
すると、第1誘電膜251上にシリコン前駆体が吸着する。
ここで、シリコンソース前駆体は、上述したように、例えばHCDZを用いる。
続いて、上述したように、第1パージガス、第2ガス及び第2パージガスを順次供給して、第1誘電膜251上に、シリコン窒化物を含む原子層レベルの第2誘電膜252を形成する。
この場合、第2ガスとシリコン前駆体との反応は、熱(Thermal)及びプラズマ(Plasma)で励起させて反応させることができる。
上記の工程を繰り返し行うことにより、第1誘電膜251上に、適正厚さのシリコン窒化膜からなる第2誘電膜252を形成する。
セル領域には、不純物層の形成が不要であるため、セル領域を覆う感光液パターン(図示せず)を形成する。
感光液パターン(図示せず)を除去し、第3誘電膜253を除去した後、第2誘電膜252を異方性エッチングして窒化膜スペーサーを作り、基板の活性領域210と接する第2誘電膜252を除去する。
図10~図13は、本発明のさらに他の実施形態に係る半導体装置の製造方法を説明するための図であり、具体的には、図10~図13は、積層ナノシートトランジスタ構造を有する半導体装置の製造方法に関連する工程中間段階を示す断面図である。
積層構造体320のうち、基板310と接する犠牲層321は、例えばウェハーボンディング(wafer bonding)方式などによって、基板310に接合された層であり得るが、本発明の技術的思想はこれらに限定されるものではない。
犠牲層321と半導体層322は、例えば、エピタキシャル成長(epitaxial growth)方法を用いて形成できるが、本発明の技術的思想はこれに制限されるものではない。
積層構造体320の最上層は、例えば、犠牲層321であり得るが、本発明の技術的思想はこれに制限されるものではない。
犠牲層321と半導体層322は、互いに異なるエッチング選択比を有する物質を含むことができる。
犠牲層321は、例えば、SiGe又はGeのうちのいずれかを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
半導体層322は、例えば、Si又はIII-V族化合物半導体のうちのいずれかを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
第1マスクパターン(図11の符号341)は、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸化窒化膜の内の少なくとも一つを含む物質で形成できる。
第1マスクパターン341がシリコン窒化膜を含む場合には、第1マスクパターン341は、上述した本発明の技術的思想に基づくALD法を用いて形成できる。
すると、積層構造体320上にシリコン前駆体が吸着する。
ここで、シリコンソース前駆体は、上述したように、例えばHCDZを用いる。
続いて、上述したように、第1パージガス、第2ガス及び第2パージガスを順次供給して、積層構造体320上に、シリコン窒化物を含む原子層レベルの第1マスクパターン341を形成する。
上記の工程を繰り返し行うことにより、積層構造体320上に、適正厚さのシリコン窒化膜からなる第1マスクパターン341を形成する。
例えば、積層構造体320を基板310の上面が露出するまでエッチングすることにより、半導体パターン構造体330を形成する。
半導体パターン構造体330は、第1方向Xに長く延長する。
また、半導体パターン構造体330は、基板310上に交互に積層された複数の犠牲層及び複数の半導体層を含む。
また、積層構造体320をエッチングするとき、基板310の一部もエッチングしてアクティブ領域ARを形成することができる。
また、基板310と第1マスクパターン341を覆うように層間絶縁膜を形成した後、第1マスクパターン341の上面が露出するまで平坦化工程を行うことにより、図11の層間絶縁膜351を形成する。
続いて、半導体パターン構造体330上に位置する第1のマスクパターン341を除去する。
第2マスクパターン342は、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸化窒化膜の内の少なくとも一つを含む物質で形成できる。
第2マスクパターン342がシリコン窒化膜を含む場合、第2マスクパターン342は、上述した本発明の技術的思想に基づくALD法を用いて形成できる。
これにより、犠牲ゲート360は、半導体パターン構造体330上に形成される。
また、ゲート絶縁膜353は、それぞれ絶縁膜352の側壁及び上面とフィールド絶縁膜354の上面に沿って形成する。
ここで、絶縁膜352は、例えば、酸化膜であってもよく、より具体的には、SiO2を含むことができるが、本発明の技術的思想はこれに制限されるものではない。
ゲート絶縁膜353は、シリコン酸化膜であってもよく、犠牲ゲート360は、ポリシリコン又はアモルファスシリコンの内のいずれかであり得るが、本発明の技術的思想はこれに制限されるものではない。
具体的には、犠牲ゲート360と半導体パターン構造体330を覆うスペーサー膜を基板310上に形成する。
スペーサー膜がシリコン窒化物を含む場合、スペーサー膜は、上述した本発明の技術的思想に基づくALD法を用いて形成できる。
具体的には、スペーサー膜を形成することは、適正の温度及び圧力を調節した後、シリコンソース前駆体を含む第1ガスをチャンバー内に供給する。
すると、犠牲ゲート360と半導体パターン構造体330上にシリコン前駆体が吸着する。ここで、シリコンソース前駆体は、上述したように、例えばHCDZを用いることができる。
上記の工程を繰り返し行うことにより、犠牲ゲート360と半導体パターン構造体330上に、適正厚さのシリコン窒化膜からなるスペーサー膜を形成する。
続いて、スペーサー膜にエッチバック(etch-back)して、犠牲ゲート360の側壁にゲートスペーサ370とダミーゲートスペーサ380を形成する。
図14及び図15は、本発明のまたさらに実施形態に係る半導体装置の製造方法を説明するための図であり、具体的には、図14及び図15は、コンタクト内にスペーサーが形成された半導体装置の製造方法に関連する工程中間段階を示す断面図である。
ここで、第1ゲートパターンと第2ゲートパターンは実質的に同一の構成を含む。
第1及び第2ゲートパターンそれぞれは、ゲートスペーサ450、絶縁膜パターン420、ゲート電極パターン430、及びキャッピングパターン440を含む。
絶縁膜パターン420は、インターフェース膜421とゲート絶縁膜422を含むことができる。
インターフェース膜421は、誘電率9以下の低誘電物質層、例えば、シリコン酸化膜(kは約4)又はシリコン酸窒化膜(酸素原子及び窒素原子の含有量に応じて、kは約4~8)を含むことができる。
インターフェース膜421は、例えば、化学的酸化方法、紫外線酸化(UV oxidation)方法、又はデュアルプラズマ酸化(Dual Plasma oxidation)方法などを用いて形成できる。
但し、インターフェース膜421が存在しない場合に、ゲート絶縁膜422は基板410上に形成できる。
ゲート絶縁膜422は、高誘電率(high-k)を有する物質を含むことができる。
例えば、ゲート絶縁膜422が、HfO2である場合、ゲート絶縁膜422は約50Å以下(約5Å~50Å)の厚さに形成できるが、本発明の技術的思想はこれに制限されるものではない。
仕事関数調節膜431は、ゲート絶縁膜422上に形成する。
仕事関数調節膜431は、ゲート絶縁膜422と接触して形成する。
仕事関数調節膜431は、仕事関数の調節のために使用される。
仕事関数調節膜431は、例えば、メタル窒化物を含むことができる。
仕事関数調節膜431は、半導体装置のタイプに応じて異なる物質を含むことができる。
また、n型仕事関数調節膜は、例えば、Ti、Ag、Al、TiAl、TiAlN、TiAlC、TaC、TaCN、TaSiN、Mn、Zr及びこれらの組み合わせのうち少なくとも一つを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
また、p型仕事関数調節膜は、例えば、TiNからなる単一膜、又はTiN下部膜とTaN上部膜からなる二重膜などから構成できるが、本発明の技術的思想はこれに制限されるものではない。
ゲートメタル432は、図に示す如く、仕事関数調節膜431と接触して形成する。
すなわち、ゲートメタル432は、仕事関数調節膜431によって生成された空間を埋めるように形成する。
ゲートメタル432は、導電性を有する物質、例えば、W又はAlを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
キャッピングパターン440は、図に示す如く、ゲートメタル432と接触して形成する。
キャッピングパターン440は、例えば、シリコン酸化物(SiN)、シリコン酸窒化物(SiON)、シリコン酸化物(SiO2)、シリコン炭窒化物(SiCN)、シリコン炭化酸窒化物(SiOCN)及びこれらの組み合わせの内の少なくとも一つを含むことができる。
層間絶縁膜460は、例えば、低誘電率物質、酸化膜、窒化膜及び酸窒化膜の内の少なくとも一つを含むことができる。
続いて、第1ゲートパターンと第2ゲートパターンとの間の基板410を露出させるように層間絶縁膜460内にトレンチTを形成する。
層間絶縁膜460内にトレンチTを形成することは、例えば、ドライエッチング工程、ウェットエッチング工程、又はこれらの組み合わせで層間絶縁膜460の一部を除去して実現することができる。
スペーサー物質470がシリコン窒化膜を含む場合には、スペーサー物質470は、上述した本発明の技術的思想に基づくALD法を用いて形成できる。
具体的には、トレンチT内の側壁にスペーサー物質470を形成することは、適正の温度及び圧力を調節した後、シリコンソース前駆体を含む第1ガスをチャンバー内に供給する。
すると、トレンチT上にシリコン前駆体が吸着する。ここで、シリコンソース前駆体は、上述したように、例えばHCDZを用いる。
上述の工程を繰り返し行うことにより、トレンチT上に、適正厚さのシリコン窒化膜からなるコンタクトスペーサーを形成する。
図16で説明する半導体装置の製造方法の一部は、図1を参照して説明したのと同一である。
対象物は、段差(あるいは凹凸)を有する構造物が形成された基板であり得る。
構造物には開口、例えばトレンチなどが定義できる。
開口は、少なくとも10のアスペクト比を有することができる。
但し、本発明の技術的思想はこれに制限されるものではない。
すなわち、他の実施形態において、構造物は開口を含まなくてもよい。
ALD装置は、反応チャンバー内の温度及び圧力などの工程条件を調節するように制御する。
この場合、前駆体は、シリコン前駆体、例えば、HCDZ(hexachlorodisilazane)を含む。
続いて、パージガスを用いて、誘電膜の表面に吸着していないシリコン前駆体を含むガスを除去する(ステップS30)。
これにより、対象物の表面に、シリコンを含む窒化物層が原子層レベルで形成され、その後、反応していない窒素ガスをパージガスを用いて除去する(ステップS50)。
次いで、所望の厚さに誘電膜が形成されたか否かの判断が行われる(ステップS60)。
誘電膜が所望の厚さに形成されていない場合(いいえ)には、上述した工程段階(ステップS20、ステップS30、ステップS40、ステップS50)のサイクルが再び行われる。
誘電膜が所望の厚さに形成された場合(はい)には、対象物を反応チャンバーから取り出す、及び/又は、誘電膜上に他の層を形成する。
これにより、段差(あるいは凹凸)を有する構造体、又はアスペクト比(aspect ratio))の大きい構造体上にシリコン窒化膜をボイドなくコンフォーマルに形成することができる。
その結果、本発明の技術的思想に基づくHCDZをシリコン前駆体として用いてシリコン窒化膜を形成する場合、従来のシリコン前駆体を用いてシリコン窒化膜を形成する場合よりも工程時間が相対的に減少するので、工程効率を向上させることができる。
すなわち、ALD法を用いて、シリコン窒化物を含む誘電膜をコンフォーマルに形成する他の誘電膜の形成方法及び半導体装置の製造方法に、本発明の技術的思想に基づくALD法が使用できる。
120 素子分離膜
130 トンネル絶縁膜
140 電荷貯蔵膜
150 誘電膜構造体
151、251 第1誘電膜
152、252 第2誘電膜
153、253 第3誘電膜
160 コントロールゲート
210 基板の活性領域
220 素子分離領域
230 ゲート
240 GBL(global bit line)
320 積層構造体
321 犠牲層
322 半導体層
330 半導体パターン構造体
331、332、333 (第1~第3)犠牲層
334、335 (第1、第2)半導体層
341 第1マスクパターン
342 第2マスクパターン
351、460 層間絶縁膜
352 絶縁膜
353 ゲート絶縁膜
354 フィールド絶縁膜
360 犠牲ゲート
370、450 ゲートスペーサ
380 ダミーゲートスペーサ
420 絶縁膜パターン
421 インターフェース膜
422 ゲート絶縁膜
430 ゲート電極パターン
431 仕事関数調節膜
432 ゲートメタル
440 キャッピングパターン
470 スペーサー物質
AR アクティブ領域
Claims (8)
- チャンバー内に基板を提供する段階と、
前記基板上にALD(Atomic Layer Deposition)法を用いてシリコン窒化膜を形成するする段階と、を有し、
前記シリコン窒化膜を形成する段階は、
前記チャンバー内へ、HCDZ(Hexachlorodisilazane)を含むシリコン前駆体を含む第1ガス、及び窒素成分を含む第2ガスを提供することを含み、
前記シリコン窒化膜を形成する段階は、前記基板上にゲートを形成する段階と、
前記ゲートの側壁に前記シリコン窒化膜を形成する段階と、を含むことを特徴とする誘電膜の形成方法。 - 基板上に段差が形成された構造体を形成する段階と、
前記構造体上にALD(Atomic Layer Deposition)法を用いて誘電膜構造体を形成する段階と、をさらに有し、
前記誘電膜構造体を形成する段階は、シリコン窒化物を含む第1誘電膜を形成する段階を含み、
前記第1誘電膜を形成する段階は、一つのチャンバー内で、インサイチュ(in-situ)にて、HCDZ(Hexachlorodisilazane)を含むシリコン前駆体を含む第1ガスを提供する段階を含むことを特徴とする半導体装置の製造方法。 - 前記第1誘電膜を形成する段階は、前記チャンバー内に、HCDZ(Hexachlorodisilazane)を含む前記第1ガスを提供する段階と、
前記チャンバー内に第1パージガスを提供して未反応の前記第1ガスを除去する段階と、
前記チャンバー内に、窒素ガスを含む第2ガスを提供する段階と、
前記チャンバー内に第2パージガスを提供して未反応の前記第2ガスを除去する段階と、を含むことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記誘電膜構造体を形成する段階は、前記基板と前記第1誘電膜との間に、シリコン酸化物を含む第2誘電膜を形成する段階をさらに含むことを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記誘電膜構造体を形成する段階は、前記基板上にGBL(global bit line)を形成する段階と、
前記GBL上に前記第2誘電膜を形成する段階と、
前記第2誘電膜上に前記第1誘電膜を形成する段階と、をさらに含むことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記誘電膜構造体を形成する段階は、前記基板上に電荷貯蔵膜を形成する段階と、
前記電荷貯蔵膜上に前記第2誘電膜を形成する段階と、
前記第2誘電膜上に前記第1誘電膜を形成する段階と、をさらに含むことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記第1誘電膜を形成する段階は、前記基板上に第1ゲートパターン及び第2ゲートパターンを形成する段階と、
前記第1ゲートパターン及び前記第2ゲートパターンを包む絶縁膜パターンを形成する段階と、
前記第1ゲートパターンと前記第2ゲートパターンとの間の前記絶縁膜パターン内にトレンチを形成する段階と、
前記トレンチ内の側壁に前記第1誘電膜を形成する段階と、を含むことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記第1誘電膜をマスク層として前記構造体をエッチングする段階をさらに有することを特徴とする請求項2に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2016-0124464 | 2016-09-28 | ||
KR1020160124464A KR20180034798A (ko) | 2016-09-28 | 2016-09-28 | 유전막 형성 방법 및 반도체 장치의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056561A JP2018056561A (ja) | 2018-04-05 |
JP7058962B2 true JP7058962B2 (ja) | 2022-04-25 |
Family
ID=61686587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017180106A Active JP7058962B2 (ja) | 2016-09-28 | 2017-09-20 | 誘電膜の形成方法及び半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9991112B2 (ja) |
JP (1) | JP7058962B2 (ja) |
KR (1) | KR20180034798A (ja) |
CN (1) | CN107871654B (ja) |
TW (1) | TWI716609B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6794533B2 (ja) * | 2016-09-28 | 2020-12-02 | ダウ シリコーンズ コーポレーション | クロロジシラザン |
JP6857503B2 (ja) * | 2017-02-01 | 2021-04-14 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
US10147875B1 (en) * | 2017-08-31 | 2018-12-04 | Micron Technology, Inc. | Semiconductor devices and electronic systems having memory structures |
CN109659361B (zh) * | 2017-10-12 | 2022-03-04 | 电力集成公司 | 用于异质结器件的栅极堆叠体 |
US10720526B2 (en) * | 2018-06-29 | 2020-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress modulation for dielectric layers |
JP7089967B2 (ja) * | 2018-07-17 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR102473659B1 (ko) | 2018-08-08 | 2022-12-02 | 삼성전자주식회사 | 반도체 소자 |
TWI750577B (zh) * | 2019-02-01 | 2021-12-21 | 美商慧盛材料美國責任有限公司 | 用於含矽膜的組合物及使用其的方法 |
US10833191B2 (en) | 2019-03-05 | 2020-11-10 | International Business Machines Corporation | Integrating nanosheet transistors, on-chip embedded memory, and extended-gate transistors on the same substrate |
CN110400832A (zh) * | 2019-06-12 | 2019-11-01 | 北海惠科光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
CN112242299A (zh) * | 2019-07-18 | 2021-01-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US11664656B2 (en) | 2020-03-18 | 2023-05-30 | Mavagail Technology, LLC | ESD protection for integrated circuit devices |
CN113496952B (zh) * | 2020-04-08 | 2023-06-09 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
WO2023195691A1 (ko) * | 2022-04-08 | 2023-10-12 | (주)디엔에프 | 실라잔 화합물을 포함하는 실리콘 함유 봉지막용 조성물 및 이를 이용하는 실리콘 함유 봉지막의 제조방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014838A (ja) | 2009-07-06 | 2011-01-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013077805A (ja) | 2011-09-16 | 2013-04-25 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
JP2013516083A (ja) | 2009-12-30 | 2013-05-09 | インテル コーポレイション | 自己整合コンタクト |
JP2013187223A (ja) | 2012-03-06 | 2013-09-19 | Elpida Memory Inc | 半導体装置 |
JP2014011357A (ja) | 2012-06-29 | 2014-01-20 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
JP2016063232A (ja) | 2014-09-17 | 2016-04-25 | エーエスエム アイピー ホールディング ビー.ブイ. | SiNの堆積 |
JP2017191909A (ja) | 2016-04-15 | 2017-10-19 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、およびプログラム |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4540803A (en) * | 1983-11-28 | 1985-09-10 | Dow Corning Corporation | Hydrosilazane polymers from [R3 Si]2 NH and HSiCl3 |
US4868014A (en) | 1986-01-14 | 1989-09-19 | Canon Kabushiki Kaisha | Method for forming thin film multi-layer structure member |
DE4107108A1 (de) * | 1991-03-06 | 1992-09-10 | Bayer Ag | Siliciumbornitridkeramik und vorlaeuferverbindungen, verfahren zu deren herstellung sowie deren verwendung |
DE4241287A1 (de) * | 1992-12-08 | 1994-06-09 | Bayer Ag | Siliciumaluminiumnitridkeramik und Vorläuferverbindungen, Verfahren zu ihrer Herstellung sowie deren Verwendung |
JP2641385B2 (ja) * | 1993-09-24 | 1997-08-13 | アプライド マテリアルズ インコーポレイテッド | 膜形成方法 |
US5424095A (en) * | 1994-03-07 | 1995-06-13 | Eniricerche S.P.A. | Ceramic vapor deposited coating using a steam-containing carrier gas and non-alkoxy silane precursors |
US5436083A (en) * | 1994-04-01 | 1995-07-25 | Dow Corning Corporation | Protective electronic coatings using filled polysilazanes |
JP4403824B2 (ja) * | 2003-05-26 | 2010-01-27 | 東京エレクトロン株式会社 | シリコン窒化膜の成膜方法 |
JP4259247B2 (ja) * | 2003-09-17 | 2009-04-30 | 東京エレクトロン株式会社 | 成膜方法 |
JP2005210076A (ja) * | 2003-12-25 | 2005-08-04 | Semiconductor Leading Edge Technologies Inc | 窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法 |
US20060198958A1 (en) * | 2004-04-08 | 2006-09-07 | Christian Dussarrat | Methods for producing silicon nitride films by vapor-phase growth |
JP4669679B2 (ja) * | 2004-07-29 | 2011-04-13 | 東京エレクトロン株式会社 | 窒化珪素膜の製造方法及び半導体装置の製造方法 |
US20060084283A1 (en) * | 2004-10-20 | 2006-04-20 | Paranjpe Ajit P | Low temperature sin deposition methods |
US20080026149A1 (en) | 2006-05-31 | 2008-01-31 | Asm America, Inc. | Methods and systems for selectively depositing si-containing films using chloropolysilanes |
US7939447B2 (en) | 2007-10-26 | 2011-05-10 | Asm America, Inc. | Inhibitors for selective deposition of silicon containing films |
US7772097B2 (en) | 2007-11-05 | 2010-08-10 | Asm America, Inc. | Methods of selectively depositing silicon-containing films |
US20120108079A1 (en) * | 2010-10-29 | 2012-05-03 | Applied Materials, Inc. | Atomic Layer Deposition Film With Tunable Refractive Index And Absorption Coefficient And Methods Of Making |
KR20140085461A (ko) | 2011-09-27 | 2014-07-07 | 레르 리키드 쏘시에떼 아노님 뿌르 레?드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 | 니켈 비스 디아자부타디엔 전구체, 그들의 합성, 및 니켈 함유 필름 침착을 위한 그들의 용도 |
US9337018B2 (en) | 2012-06-01 | 2016-05-10 | Air Products And Chemicals, Inc. | Methods for depositing films with organoaminodisilane precursors |
US9824881B2 (en) * | 2013-03-14 | 2017-11-21 | Asm Ip Holding B.V. | Si precursors for deposition of SiN at low temperatures |
US20140273530A1 (en) * | 2013-03-15 | 2014-09-18 | Victor Nguyen | Post-Deposition Treatment Methods For Silicon Nitride |
US9245740B2 (en) * | 2013-06-07 | 2016-01-26 | Dnf Co., Ltd. | Amino-silyl amine compound, method for preparing the same and silicon-containing thin-film using the same |
-
2016
- 2016-09-28 KR KR1020160124464A patent/KR20180034798A/ko active IP Right Grant
-
2017
- 2017-06-26 TW TW106121237A patent/TWI716609B/zh active
- 2017-06-30 US US15/639,672 patent/US9991112B2/en active Active
- 2017-08-29 CN CN201710757944.7A patent/CN107871654B/zh active Active
- 2017-09-20 JP JP2017180106A patent/JP7058962B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014838A (ja) | 2009-07-06 | 2011-01-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013516083A (ja) | 2009-12-30 | 2013-05-09 | インテル コーポレイション | 自己整合コンタクト |
JP2013077805A (ja) | 2011-09-16 | 2013-04-25 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
JP2013187223A (ja) | 2012-03-06 | 2013-09-19 | Elpida Memory Inc | 半導体装置 |
JP2014011357A (ja) | 2012-06-29 | 2014-01-20 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
JP2016063232A (ja) | 2014-09-17 | 2016-04-25 | エーエスエム アイピー ホールディング ビー.ブイ. | SiNの堆積 |
JP2017191909A (ja) | 2016-04-15 | 2017-10-19 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2018056561A (ja) | 2018-04-05 |
US20180090313A1 (en) | 2018-03-29 |
CN107871654B (zh) | 2023-08-29 |
CN107871654A (zh) | 2018-04-03 |
TW201824357A (zh) | 2018-07-01 |
TWI716609B (zh) | 2021-01-21 |
KR20180034798A (ko) | 2018-04-05 |
US9991112B2 (en) | 2018-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7058962B2 (ja) | 誘電膜の形成方法及び半導体装置の製造方法 | |
JP7112631B2 (ja) | 半導体装置の製造方法 | |
US11764280B2 (en) | Method for fabricating metal gate devices and resulting structures | |
TWI754823B (zh) | 半導體裝置及其形成方法 | |
US8435877B2 (en) | Methods of manufacturing semiconductor devices | |
JP6328607B2 (ja) | ロジックcmosフローへのono統合の方法 | |
US20200075745A1 (en) | Cap Layer and Anneal for Gapfill Improvement | |
TWI694524B (zh) | 半導體結構及其形成方法 | |
TWI615949B (zh) | 三維記憶體元件及其製造方法 | |
TWI555065B (zh) | 非揮發性記憶體的製造方法 | |
KR102557598B1 (ko) | 나노시트 전계 효과 트랜지스터 디바이스 및 형성 방법 | |
TWI813200B (zh) | 積體電路結構及其形成方法 | |
US20240071767A1 (en) | Volume-less Fluorine Incorporation Method | |
US20240170563A1 (en) | Dielectric Layer for Nanosheet Protection and Method of Forming the Same | |
US20220102494A1 (en) | Gate Oxide of Nanostructure Transistor with Increased Corner Thickness | |
TW202422708A (zh) | 半導體裝置及其形成方法 | |
TW202425071A (zh) | 半導體裝置的製造方法 | |
TW202336839A (zh) | 積體電路結構與其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7058962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |