JP7028254B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP7028254B2
JP7028254B2 JP2019554303A JP2019554303A JP7028254B2 JP 7028254 B2 JP7028254 B2 JP 7028254B2 JP 2019554303 A JP2019554303 A JP 2019554303A JP 2019554303 A JP2019554303 A JP 2019554303A JP 7028254 B2 JP7028254 B2 JP 7028254B2
Authority
JP
Japan
Prior art keywords
component
shield
shield member
wiring board
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019554303A
Other languages
English (en)
Other versions
JPWO2019098316A1 (ja
Inventor
喜人 大坪
洋介 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019098316A1 publication Critical patent/JPWO2019098316A1/ja
Application granted granted Critical
Publication of JP7028254B2 publication Critical patent/JP7028254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、部品間にシールドを備える高周波モジュールに関する。
携帯端末装置などに搭載される高周波モジュールには、外部からのノイズが実装部品に影響するのを防止するために、実装部品を封止する樹脂層の表面にシールド膜を形成するものがある。また、複数の部品が実装される場合は、部品自体から輻射されるノイズの相互干渉を防止するために、部品間にシールドを設けるものもある。例えば、図１４に示すように、特許文献１に記載の高周波モジュール１００は、配線基板１０１の上面に複数の部品１０２ａ，１０２ｂが実装され、各部品１０２ａ，１０２ｂが封止樹脂層１０３により封止される。また、封止樹脂層１０３の表面は、シールド層１０４で被覆され、各部品１０２ａ，１０２ｂに対する外部からの不要なノイズを遮蔽している。また、部品１０２ａ，１０２ｂとの間には、シールド層１０４に加えてシールド部１０５が設けられ、両部品間のノイズの相互干渉を防止している。
特開２０１６－７２４１１号公報（段落００６０～００６２、図１３等参照）
従来の高周波モジュール１００は、封止樹脂層１０３にレーザ加工で溝を形成し、該溝に導電性樹脂を充填することにより、実装部品間にシールド部１０５を形成する。この場合、溝を形成する際のレーザ照射により配線基板にダメージが生じるおそれがある。また、レーザによる衝撃から実装部品を保護するために、溝から離れた位置に部品を配置しなければならないためサイズが大きくなってしまう、という問題がある。さらに、溝に導電性樹脂を充填しようとすると、例えば、溝の断面をテーパ状に形成するなどの工夫が要求される場合があり、部品配置等の設計自由度が制限されるという問題も生じ得る。
本発明は、上記した課題に鑑みてなされたものであり、部品間にシールド部材を備える高周波モジュールにおいて、配線基板へのダメージを防止しつつ、部品の配置等の設計自由度の向上を図ることを目的とする。
上記した目的を達成するために、本発明の高周波モジュールは、配線基板と、前記配線基板の主面に実装された第１部品および第２部品と、前記第１部品と前記第２部品との間に配置された第１部位があるシールド部材とを備え、前記シールド部材は、前記第１部位に金属ピンを有し、前記金属ピンは、一端から他端に亘るまで、長さ方向が前記配線基板の前記主面と略平行になるように配置されていることを特徴としている。
この構成によれば、部品間にシールドを金属ピンで形成することができるため、封止樹脂層の溝にシールドを形成する従来の高周波モジュールのように、部品間にシールドを形成する際に配線基板にダメージが生じるおそれがない。また、シールド部材の近くに第１部品および第２部品を配置できないという制約もなくなるため、設計自由度が向上する。さらに、金属ピンは、導電性ペーストよりも導電率が高いため、部品間のシールド特性を向上させることができる。また、金属ピンは、長さ方向が配線基板の前記主面と略平行になるように配置されるため、配線基板と金属ピンとの接続が容易となる。
また、前記金属ピンが複数有り、前記複数の金属ピンの中には、前記配線基板の前記主面に対して垂直な方向から見たときに重ねて配置されるものがあってもよい。
この構成によれば、横置きされた金属ピンを配線基板の主面に対して垂直な方向に積み上げることにより第１部品と第２部品との間のシールドを形成することができる。
また、前記シールド部材は、前記垂直な方向から見たときに前記第１部品と重なる位置であって、前記第１部品から離れて配置された第２部位がさらにあり、前記第２部位に、前記第１部位の前記金属ピンとは異なる他の金属ピンが複数配置されていてもよい。
この構成によれば、第１部品と第２部品との間のシールドのみならず、第１部品の上側のシールドもシールド部材で行うことができ、第１部品に対するシールド性能がさらに向上させることができる。
また、前記シールド部材は、前記第１部品を囲むように配置されていてもよい。
この構成によれば、第１部品がシールド部材に囲まれるため、第１部品に対するシールド特性がさらに向上する。
また、前記シールド部材は、前記第１部位を形成する第１シールド部材と、前記第２部位を形成する第２シールド部材とで構成されていてもよい。
この構成によれば、第１部品がシールド部材に囲まれるため、第１部品に対するシールド特性が向上する。また、シールド部材を第１シールド部材と、第２シールド部材とに分けることで、第１部品を囲むシールド部材が容易に作製することができる。
また、前記シールド部材は、箱型をなし、前記第１部品に被さる位置に配置されるようにしてもよい。
この構成によれば、第１部品かシールド部材で囲まれるため、第1部品に対するシールド特性が向上する。
また、前記配線基板の前記主面に当接する当接面と、前記当接面に対向する対向面と、前記当接面および前記対向面の端縁同士を接続する側面とを有し、前記第１部品および前記第２部品を封止する封止樹脂層と、少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆するシールド膜とをさらに備え、前記第１部位に配置された前記複数の金属ピンのうち、前記配線基板の前記主面に対して垂直な方向で前記配線基板の前記主面から最も離れた位置に配置されたものが、前記封止樹脂層の前記対向面から露出して前記シールド膜に接続されるようにしてもよい。
この構成によれば、シールド膜と配線基板との電気的な接続を、シールド部材を介して行うことができる。この場合、例えば、配線基板の側面にグランド電極の端部を露出させてシールド膜と接続させる構成と比較して、接続抵抗を容易に下げることができるため、シールド膜のシールド特性が向上する。
また、前記配線基板の前記主面に当接する当接面と、前記当接面に対向する対向面と、前記当接面および前記対向面の端縁同士を接続する側面とを有し、前記第１部品および前記第２部品を封止する封止樹脂層と、少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆するシールド膜とをさらに備え、前記第１部位に配置された前記複数の金属ピンは、いずれも端部が前記封止樹脂層の前記側面に露出して前記シールド膜に接続されるようにしてもよい。
この構成によれば、シールド部材の接地を、シールド膜を介して行うことができる。この場合、配線基板にシールド部材と接続するための電極を設ける必要がなく、配線基板の設計自由度が向上する。
また、前記配線基板の前記主面に当接する当接面と、前記当接面に対向する対向面と、前記当接面および前記対向面の端縁同士を接続する側面とを有し、前記第１部品および前記第２部品のうちの一方を封止する封止樹脂層と、少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆するシールド膜とをさらに備えていてもよい。
この構成によれば、封止樹脂層が第１部品および第２部品の一方しか封止しない場合において、シールド部材により、第１部品と第２部品との間のシールド特性が向上する。また、金属ピンを有するシールド部材により側面を被覆するので、側面のシールドを強化することができる。
また、前記シールド部材は、前記複数の金属ピンが樹脂で覆われて板状に形成されていてもよい。
この構成によれば、配線基板上に複数の金属ピンを一度に実装できるため効率的である。また、横置きされた複数の金属ピンを積み上げることも容易となる。
本発明によれば、部品間に設けられたシールドを金属ピンで形成することができるため、封止樹脂層の溝に部品間のシールドを形成する従来の高周波モジュールのように、部品間のシールドを形成する際に配線基板にダメージが生じるおそれがない。また、部品間のシールド部材の近くに第１部品および第２部品を配置できないという制約もなくなるため、設計自由度が向上する。さらに、金属ピンは、導電性ペーストよりも導電率が高いため、部品間のシールド特性を向上させることができる。また、金属ピンは、長さ方向が前記配線基板の前記主面と略平行になるように配置されるため、配線基板と金属ピンとの接続が容易となる。
本発明の第１実施形態にかかる高周波モジュールの断面図である。 図１の高周波モジュールの封止樹脂層とシールド膜とを除いた状態の平面図である。 図１のシールド部材を説明するための図である。 図１の高周波モジュールの変形例を示す図である。 本発明の第２実施形態にかかる高周波モジュールの断面図である。 図５の高周波モジュールの封止樹脂層とシールド膜とを除いた状態の平面図である。 本発明の第３実施形態にかかる高周波モジュールの断面図である。 図７の高周波モジュールの封止樹脂層とシールド膜とを除いた状態の平面図である。 図７のシールド部材の変形例を示す図である。 本発明の第４実施形態にかかる高周波モジュールの断面図である。 図１０の高周波モジュールの封止樹脂層とシールド膜とを除いた状態の平面図である。 図１０のシールド部材の展開図である。 本発明の第５実施形態にかかる高周波モジュールの断面図である。 従来の高周波モジュールの断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる高周波モジュール１ａについて、図１～図３を参照して説明する。なお、図１は図２のＡ－Ａ矢視断面図、図２は高周波モジュール１ａの封止樹脂層およびシールド膜６を除いた状態の平面図、図３はシールド部材５を説明するための図である。
この実施形態にかかる高周波モジュール１ａは、図１および図２に示すように、多層配線基板２（本発明の「配線基板」に相当）と、該多層配線基板２の上面２０ａに実装された複数の部品３ａ，３ｂと、多層配線基板２の上面２０ａに積層された封止樹脂層４と、封止樹脂層４の表面を被覆するシールド膜６と、多層配線基板２の上面２０ａに実装されたシールド部材５とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載される。
多層配線基板２は、例えば、低温同時焼成セラミック、高温同時焼成セラミックやガラスエポキシ樹脂などで形成された複数の絶縁層２ａ～２ｄが積層されて成る。多層配線基板２の上面２０ａ（本発明の「配線基板の主面」に相当）には、部品３ａ，３ｂやシールド部材５の実装用の実装電極７が形成される。多層配線基板２の下面２０ｂには、外部接続用の複数の外部電極８が形成される。
また、隣接する絶縁層２ａ～２ｄ間それぞれに、各種の内部配線電極９が形成されるとともに、多層配線基板２の内部には、異なる絶縁層２ａ～２ｄに形成された内部配線電極９同士を接続するための複数のビア導体１０が形成される。シールド部材５に接続される実装電極７は、多層配線基板２に形成されたグランド電極（内部配線電極９）に接続されており、これにより、シールド部材５が接地されている。
実装電極７、外部電極８および内部配線電極９は、いずれもＣｕやＡｇ、Ａｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体１０は、ＡｇやＣｕ等の金属で形成されている。なお、各実装電極７、各外部電極８には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。
部品３ａ，３ｂは、IＣやＰＡ（パワーアンプ）などの半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品で構成され、半田接合などの一般的な表面実装技術により多層配線基板２に実装される。
封止樹脂層４は、エポキシ樹脂等の封止樹脂として一般的に採用される樹脂で形成され、各部品３ａ，３ｂおよびシールド部材５を封止する。また、封止樹脂層４は、多層配線基板２に当接する下面４ｂ（本発明の「封止樹脂層の当接面」に相当）と、該下面４ｂに対向する上面４ａ（本発明の「封止樹脂層の対向面」に相当）と、側面４ｃとを有する。
シールド部材５は、部品３ａと部品３ｂとの間をシールドするものであり、複数の金属ピン５ａと樹脂成形部５ｂ（図３参照）とで構成されている。図２に示すように、シールド部材５は、多層配線基板２の上面２０ａに対して垂直な方向から見たときにＬ字状をなし、シールド膜６とシールド部材５とで部品３ａを囲むように配置される。具体的には、図３（ａ）に示すように、シールド部材５は、２枚の平板で形成されており、両平板の端部が接してＬ字を形成するように配置される。そして、平板それぞれの一方主面が、部品３ａに対向するように立った状態で多層配線基板２の上面２０ａに実装されることにより、シールド部材５が形成される。
これらの平板は、それぞれ複数の金属ピン５ａと樹脂成形部５ｂとで構成されている。このとき、一の平板を構成する各金属ピン５ａは、いずれも略同じ長さで直線状に形成される。さらに、各金属ピン５ａは、長さ方向が多層配線基板２の上面２０ａに平行な方向に配置されるとともに、実装された状態で多層配線基板２の上面２０ａに対して垂直な方向から見たときに全ての金属ピン５ａが重なるように配置される。すなわち、各金属ピン５ａは、横置きの状態で多層配線基板２の上面２０ａから封止樹脂層４の上面４ａに向けて積み上げられた状態で樹脂成形部５ｂに固定される。また、各平板の下端面からは金属ピン５ａ（最も多層配線基板２に近い金属ピン５ａ）が露出し、半田等により多層配線基板２の実装電極７に接続される。また、各平板の上端面からも金属ピン５ａ（最も多層配線基板２から遠い金属ピン５ａ）が露出し、シールド膜６に接続される。なお、樹脂成形部５ｂは、熱可塑性樹脂または熱硬化性樹脂で形成することができる。
また、図３（ａ）に示すように、シールド部材５がなすＬ字の両端の端面５ｃそれぞれは、各金属ピン５ａの端面が露出している。さらに、当該端面５ｃそれぞれは、封止樹脂層４の側面４ｃから露出し、金属ピン５ａの端面とシールド膜６とが接続される。これらの平板は、例えば、各金属ピン５ａを配列させた状態で樹脂埋めを行い、端部を切断するなどして形成される。
なお、シールド部材５は、２枚の平板に分かれている必要はなく、例えば、図３（ｂ）に示すように、１枚で形成されていてもよい。この場合、各金属ピン５ａをＬ字状に折り曲げ、樹脂成形部５ｂで一体化すればよい。
また、図３（ｃ）に示すように、シールド部材５の端面５ｃに、金属めっきを施したり、金属板を張り付けたりするなどして、当該面全体に導体面５ｄを形成してもよい。このようにすると、シールド部材５を実装するための実装電極７をグランド電極に接続させるだけで、全ての金属ピン５ａの接地が可能になる。また、この場合、シールド膜６を多層配線基板２の側面２０ｃから露出したグランド電極に接続させずに、シールド部材５を介して接地することができる。
各金属ピン５ａは、Ｃｕ、Ａｕ、Ａｇ、ＡｌやＣｕ系の合金など、配線電極として一般的に採用される金属材料からなる線材をせん断加工して所定の長さに形成するなどして形成することができる。なお、使用信号の周波数をλとした場合に、各金属ピン５ａの間隔は、いずれも１／４λ以下であることが好ましい。このようにすると、シールド部材５によるシールド特性が向上する。
シールド膜６は、封止樹脂層４の表面（上面４ａ、側面４ｃ）と多層配線基板２の側面２０ｃとを被覆する。また、封止樹脂層４の上面４ａにおいて、シールド部材５の上端面に露出した金属ピン５ａとシールド膜６とが接触している。シールド膜６は、多層配線基板２の側面２０ｃに露出したグランド電極（図示省略）に接続される。
シールド膜６は、封止樹脂層４の上面４ａに積層された密着膜と、密着膜に積層された導電膜と、導電膜に積層された保護膜とを有する多層構造で形成することができる。ここで、密着膜は、導電膜と封止樹脂層４との密着強度を高めるために設けられたものであり、例えば、ＳＵＳなどの金属で形成することができる。導電膜は、シールド膜６の実質的なシールド機能を担う層であり、例えば、Ｃｕ、Ａｇ、Ａｌのうちのいずれかの金属で形成することができる。保護膜は、導電膜が腐食したり、傷が付いたりするのを防止するために設けられたものであり、例えば、ＳＵＳで形成することができる。なお、シールド膜６は、接地されたシールド部材５に接触していることから、シールド部材５が接地されている場合は、必ずしも多層配線基板２の側面２０ｃにグランド電極を露出させて、該グランド電極に接続させなくてもよい。
したがって、上記した実施形態によれば、シールド部材５を金属ピン５ａと樹脂成形部５ｂとで形成することができるため、封止樹脂層の溝にシールドを形成する従来の高周波モジュールのように、部品間にシールドを形成する際に配線基板にダメージが生じるおそれがない。また、従来のように封止樹脂層にレーザ加工で溝を形成する必要がなくなるため、シールド部材５の近くに部品３ａ，３ｂを配置できないという制約もなくなり、設計自由度が向上する。さらに、各金属ピン５ａは、導電性ペーストよりも導電率が高いため、シールド部材５のシールド特性を向上させることができる。また、各金属ピン５ａは、長さ方向が多層配線基板２の上面２０ａと略平行になるように配置されるため、多層配線基板２と金属ピン５ａとの接続が容易となる。
また、シールド膜６と多層配線基板２のグランド電極（内部配線電極９）との電気的な接続を、シールド部材５を介して行うことが可能となる。この場合、例えば、多層配線基板の側面にグランド電極の端部を露出させてシールド膜と接続させる構成と比較して、接続抵抗を容易に下げることができ、シールド膜６のシールド特性が向上する。
また、シールド部材５を、複数の金属ピン５ａと樹脂成形部５ｂとで形成することにより、各金属ピン５ａが配列された状態を容易に維持することができる。つまり、横置きされた各金属ピン５ａが積み上げられた状態で、多層配線基板２に実装することが容易になる。
（高周波モジュール１ａの変形例）
上記した実施形態では、シールド部材５の封止樹脂層４の厚み方向の端部（上端部）が封止樹脂層４の上面４ａから露出するように形成したが、例えば、図４（ａ）に示すように、シールド部材５の封止樹脂層４の厚み方向の高さが、封止樹脂層４の厚みよりも小さく、封止樹脂層４内に埋設される構成であってもよい。この場合、シールド部材５の各金属ピン５ａは、シールド膜６に接触して接地されるため、シールド部材５をシールドとして機能させることができる。この場合、金属ピンは一本であってもよい。また、金属ピンは直線形状でなく、多少曲がっていてもよい。
また、図４（ｂ）に示すように、多層配線基板２のシールド部材５用の実装電極７を設けずに、シールド部材５を接着剤等で多層配線基板２に固定してもよい。このようにしても、シールド部材５の各金属ピン５ａは、シールド膜６に接触して接地されるため、シールド部材５をシールドとして機能させることができる。また、多層配線基板２のシールド部材５用の実装電極７を設けない分、多層配線基板２の配線の設計自由度が向上する。
＜第２実施形態＞
本発明の第２実施形態にかかる高周波モジュール１ｂについて、図５～図６を参照して説明する。なお、図５は高周波モジュール１ｂの断面図であって、図６のＢ－Ｂ矢視断面図、図６は高周波モジュール１ｂの封止樹脂層４およびシールド膜６を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｂが、図１～図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図５～図６に示すように、部品の配置構成と、シールド部材の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、多層配線基板２の略中央に配置された部品３ｃを囲むようにシールド部材５０が配置される。シールド部材５０は、例えば、第１実施形態の図３（ｂ）に示すシールド部材５と同様のものを２つ用意し、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、これらの組み合わせが矩形環状になるように実装する（図６参照）。部品３ｃは、当該矩形環状の内側に実装される。さらに、シールド部材５０は、封止樹脂層４の厚み方向の高さが、封止樹脂層４の厚みよりも小さく形成し、封止樹脂層４内に埋設される（図５参照）。なお、シールド部材５０の上端が封止樹脂層４の上面４aから露出してシールド膜６に接続されるようにしてもよい。
この構成によれば、多層配線基板２の略中央に配置された部品３ｃをシールドする構成において、第１実施形態と同様の効果を得ることができる。
＜第３実施形態＞
本発明の第３実施形態にかかる高周波モジュール１ｃについて、図７～図８を参照して説明する。なお、図７は高周波モジュール１ｃの断面図であって、図８のＣ－Ｃ矢視断面図、図８は高周波モジュール１ｃの封止樹脂層４およびシールド膜６を除いた状態の平面図である。
この実施形態にかかる高周波モジュール１ｃが、図１～図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図７～図８に示すように、シールド部材の構成が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、図８において、部品３ａと、この部品３ａの上側に配置された部品３ｂとの間のシールドとして機能する第１シールド部材５１ａと、部品３ａと、この部品３ａの右側に配置された部品３ｂとの間のシールドとして機能する第２シールド部材５１ｂとが設けられる。
第１シールド部材５１ａは、第１実施形態の図３（ａ）に示すシールド部材５の１つの平板と同じ構造を有する。そして、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、多層配線基板２の長辺（または、部品３ａの長辺）と平行であって、部品３ａの上側に配置される。また、第１シールド部材５１ａの一方の端面（図３の端面５ｃに相当）は、封止樹脂層４の側面４ｃに露出して、当該端面に露出した各金属ピン５ａの端面がシールド膜６に接触する。
第２シールド部材５１ｂは、部品３ａと、この部品３ａの右側の部品３ｂとの間に配置される第１部分５１ｂ１と、部品３ａの上側を覆う第２部分５１ｂ２とを有する。第１部分５１ｂ１の各金属ピン５ａは、長さ方向が部品３ａの短辺と平行であって、多層配線基板２の上面２０ａに対して垂直な方向に１列に積み上げられている（図７参照）。
第２部分５１ｂ２は、第１部分５１ｂ１の上端部から多層配線基板２の上面２０ａと平行な方向に延在する部分である。ここで、第２部分５１ｂ２の各金属ピン５ａは、多層配線基板２の上面２０ａに対して垂直な方向から見たときに、部品３ａに重なる位置に配置されるとともに、多層配線基板２の上面２０ａと平行な方向に配列される（図７参照）。
また、この実施形態では、第１部分５１ｂ１と第２部分５１ｂ２の各金属ピン５ａは、略同じ長さである。また、第１部分５１ｂ１の各金属ピン５ａは、それぞれの長さ方向が平行となるように配置される。第２部分５１ｂ２の各金属ピン５ａも、それぞれの長さ方向が平行となるように配置される。また、第２シールド部材５１ｂの一方端面は、封止樹脂層４の側面４ｃから露出し、シールド膜６に接触する。なお、第２シールド部材５１ｂは、例えば、各金属ピン５ａが平行に所定間隔で配列された板状部材を形成し、第１部分５１ｂ１と第２部分５１ｂ２との境界位置で折り曲げることで形成できる。このとき、金属ピン５ａの長さ方向と平行に折れ線を設けるとよい。
また、第１シールド部材５１ａおよび第２シールド部材５１ｂは、いずれも封止樹脂層４の厚み方向の高さが、封止樹脂層４の厚みよりも小さく形成されており、封止樹脂層４内に埋設される。なお、第１シールド部材５１ａおよび第２シールド部材５１ｂそれぞれは、上端部が封止樹脂層４の上面４ａから露出してシールド膜６に接触するようにしてもよい。
この構成によれば、第２シールド部材５１ｂの第２部分５１ｂ２により、部品３ａの上側も覆われるため、第１実施形態の効果に加えて、部品３ａに対するシールド特性がさらに向上する。また、第１シールド部材５１ａと第２シールド部材５１ｂとに分けることで、部品３ａを囲むシールド部材を容易に作製することができる。
（第２シールド部材５１ｂの変形例）
第２シールド部材５１ｂの形状は適宜変更可能である。例えば、図９に示すように、第２シールド部材５１ｂは、第１部分５１ｂ１および第２部分５１ｂ２に加えて、第２部分５１ｂ２の端部（第１部分５１ｂ１と接続される端部と反対側の端部）から多層配線基板２の上面２０ａに向けて延在する第３部分５１ｂ３をさらに有していてもよい。
シールド膜６は、封止樹脂層４の上面４ａを被覆する部分の膜厚よりも、封止樹脂層４の側面４ｃを被覆する部分の膜厚の方が薄くなる。そのため、シールド膜６は、封止樹脂層４の上面４ａを被覆する部分と比較して、封止樹脂層４の側面４ｃを被覆する部分の方がシールド特性が劣る。そこで、本例のように第３部分５１ｂ３を形成することで、封止樹脂層４の側面４ｃからのノイズを遮蔽する機能を向上させることができる。
＜第４実施形態＞
本発明の第４実施形態にかかる高周波モジュール１ｄについて、図１０～図１２を参照して説明する。なお、図１０は高周波モジュール１ｄの断面図であって、図１１のＤ－Ｄ矢視断面図、図１１は高周波モジュール１ｄの封止樹脂層４およびシールド膜６を除いた状態の平面図、図１２はシールド部材５２の展開図である。
この実施形態にかかる高周波モジュール１ｄが、図５～図６を参照して説明した第２実施形態の高周波モジュール１ｂと異なるところは、図１０～図１１に示すように、シールド部材の構成が異なることである。その他の構成は、第２実施形態の高周波モジュール１ｂと同じであるため、同一符号を付すことにより説明を省略する。
この場合、シールド部材５２は、箱型に形成されて、中央の部品３ｃに被さる位置に実装される。また、シールド部材５２の封止樹脂層４の厚み方向の高さは、封止樹脂層４の厚みよりも小さく、シールド部材５２が封止樹脂層４内に埋設される。
シールド部材５２の作製方法としては、例えば、所定間隔で平行に配置された複数の金属ピン５ａを、樹脂成形部５ｂで固定して平板状に形成する。このとき、樹脂成形部５ｂを完全硬化させずにＢステージの状態とする。次に、平板状に形成された金属ピン５ａと樹脂成形部５ｂの合成物を、図１２に示すように、直交する２つの短冊が合成されたような形状に切断する。これを、図１２に示す一点鎖線の位置で折り曲げ、最後に樹脂成形部５ｂを完全硬化させる方法がある。
この構成によれば、部品３ｃの上側もシールド部材５２に覆われるため、部品３ｃに対するシールド機能がさらに向上する。
＜第５実施形態＞
本発明の第５実施形態にかかる高周波モジュール１ｅについて、図１３を参照して説明する。なお、図１３は高周波モジュール１ｅの断面図である。
この実施形態にかかる高周波モジュール１ｅが、図１～図３を参照して説明した第１実施形態の高周波モジュール１ａと異なるところは、図１３に示すように、封止樹脂層４の封止領域が異なることと、シールド膜６の被覆領域が異なることである。その他の構成は、第１実施形態の高周波モジュール１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、多層配線基板２の上面２０ａのうち、シールド部材５を境界として、部品３ａの実装エリアと、部品３ｂの実装エリアとに分け、部品３ａの実装エリアは封止樹脂層４で封止せず、部品３ｂの実装エリアを封止樹脂層４で封止する。
シールド膜６は、封止樹脂層４の上面４ａを被覆するとともに、封止樹脂層４の側面４ｃのうち、シールド部材５が配置される部分は被覆せず、その他の領域を被覆する。
シールド膜６をスパッタ法などで成膜した場合、封止樹脂層４の側面４ｃを被覆する部分の膜厚は、上面４ａを被覆する部分の膜厚よりも薄くなる。したがって、封止樹脂層４の側面４ｃは、上面４ａよりもシールド特性が劣る。したがって、この実施形態でシールド部材５を設けない場合は、部品３ａと他の部品３ｂとの間のシールド機能が低下するおそれがある。そこで、この実施形態のように、シールド膜６に代えてシールド部材５を配置することで、部品３ａと他の部品３ｂとの間のシールド機能が低下するのを防止できる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態や変形例の構成を組合わせてもよい。
また、上記した第１、第２、第４、第５実施形態では、シールド部材５，５０，５２用の実装電極７は、シールド部材５，５０，５２が多層配線基板２の上面２０ａに接する領域の全てに設けるようにしたが、シールド部材５，５０，５２用の実装電極７をシールド部材５，５０，５２が多層配線基板２の上面２０ａに接する領域の一部にのみ設けるようにしてもよい。このようにすると、多層配線基板２の上面２０ａの配線の設計自由度が向上する。
また、第４実施形態では、シールド部材５２が１つの部品３ｃのみを覆う構成について説明したが、複数の部品をまとめて覆うようにするなど、所定のエリアをシールドするものとして、シールド部材５２を利用してもよい。
また、上記した各実施形態では、シールド部材５，５０，５１ａ，５１ｂ，５２が、複数の金属ピン５ａを有する場合について説明したが、１本の金属ピンを横置きで実装（長さ方向が多層配線基板２の上面２０ａに平行となる向きで実装）するだけでシールルド部材を形成してもよい。
また、上記した各実施形態において、シールド膜６がなくてもよい。この場合、シールド部材５，５０，５１ａ，５１ｂ，５２が、多層配線基板２のグランド電極（内部配線電極９）に接続されるようにすればよい。
また、本発明は、部品間のシールドを備える種々の高周波モジュールに広く適用することができる。
１ａ～１ｅ 高周波モジュール
２ 多層配線基板（配線基板）
３ａ～３ｄ 部品
４ 封止樹脂層
５，５０，５１ａ，５１ｂ，５２ シールド部材
５ａ 金属ピン
５ｂ 樹脂成形部
６ シールド膜

Claims (10)

  1. 配線基板と、
    前記配線基板の主面に実装された第１部品および第２部品と、
    前記第１部品と前記第２部品との間に配置された第１部位があるシールド部材とを備え、
    前記シールド部材は、前記第１部位に金属ピンを有し、
    前記金属ピンは、一端から他端に亘るまで、長さ方向が前記配線基板の前記主面と略平行になるように配置されていることを特徴とする高周波モジュール。
  2. 前記金属ピンが複数有り、
    前記複数の金属ピンの中には、前記配線基板の前記主面に対して垂直な方向から見たときに重ねて配置されるものがあることを特徴とする請求項１に記載の高周波モジュール。
  3. 前記シールド部材は、前記垂直な方向から見たときに前記第１部品と重なる位置であって、前記第１部品から離れて配置された第２部位がさらにあり、
    前記第２部位に、前記第１部位の前記金属ピンとは異なる他の金属ピンが複数配置されていることを特徴とする請求項１または請求項２に記載の高周波モジュール。
  4. 前記シールド部材は、前記第１部品を囲むように配置されていることを特徴とする請求項１ないし３のいずれか１項に記載の高周波モジュール。
  5. 前記シールド部材は、前記第１部位を形成する第１シールド部材と、前記第２部位を形成する第２シールド部材とで構成されていることを特徴とする請求項３に記載の高周波モジュール。
  6. 前記シールド部材は、箱型をなし、前記第１部品に被さる位置に配置されることを特徴とする請求項１ないし３のいずれか１項に記載の高周波モジュール。
  7. 前記配線基板の前記主面に当接する当接面と、前記当接面に対向する対向面と、前記当接面および前記対向面の端縁同士を接続する側面とを有し、前記第１部品および前記第２部品を封止する封止樹脂層と、
    少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆するシールド膜とをさらに備え、
    前記第１部位に配置された前記複数の金属ピンのうち、前記配線基板の前記主面に対して垂直な方向で前記配線基板の前記主面から最も離れた位置に配置されたものが、前記封止樹脂層の前記対向面から露出して前記シールド膜に接続されることを特徴とする請求項２に記載の高周波モジュール。
  8. 前記配線基板の前記主面に当接する当接面と、前記当接面に対向する対向面と、前記当接面および前記対向面の端縁同士を接続する側面とを有し、前記第１部品および前記第２部品を封止する封止樹脂層と、
    少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆するシールド膜とをさらに備え、
    前記第１部位に配置された前記複数の金属ピンは、いずれも端部が前記封止樹脂層の前記側面に露出して前記シールド膜に接続されることを特徴とする請求項２に記載の高周波モジュール。
  9. 前記配線基板の前記主面に当接する当接面と、前記当接面に対向する対向面と、前記当接面および前記対向面の端縁同士を接続する側面とを有し、前記第１部品および前記第２部品のうちの一方を封止する封止樹脂層と、
    少なくとも前記封止樹脂層の前記対向面と前記側面とを被覆するシールド膜とをさらに備えることを特徴とする請求項２ないし６のいずれか１項に記載の高周波モジュール。
  10. 前記シールド部材は、前記複数の金属ピンが樹脂で覆われて板状に形成されていることを特徴とする請求項２に記載の高周波モジュール。
JP2019554303A 2017-11-20 2018-11-16 高周波モジュール Active JP7028254B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017222458 2017-11-20
JP2017222458 2017-11-20
PCT/JP2018/042419 WO2019098316A1 (ja) 2017-11-20 2018-11-16 高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2019098316A1 JPWO2019098316A1 (ja) 2020-11-19
JP7028254B2 true JP7028254B2 (ja) 2022-03-02

Family

ID=66540215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019554303A Active JP7028254B2 (ja) 2017-11-20 2018-11-16 高周波モジュール

Country Status (4)

Country Link
US (1) US11602089B2 (ja)
JP (1) JP7028254B2 (ja)
CN (1) CN111357395B (ja)
WO (1) WO2019098316A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6784342B2 (ja) * 2018-05-01 2020-11-11 株式会社村田製作所 電子デバイスおよびそれを搭載した指紋認証装置
WO2021131774A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
WO2021131775A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
US11658102B2 (en) * 2020-01-22 2023-05-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN111710653A (zh) * 2020-06-09 2020-09-25 格物感知（深圳）科技有限公司 一种多芯片混合封装抗发热、磁场的方法
WO2021256299A1 (ja) * 2020-06-16 2021-12-23 株式会社村田製作所 モジュール
US11450626B2 (en) * 2020-08-25 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
WO2022130733A1 (ja) * 2020-12-14 2022-06-23 株式会社村田製作所 高周波モジュール及び通信装置
CN112234047B (zh) * 2020-12-14 2021-02-26 甬矽电子(宁波)股份有限公司 分层电磁屏蔽封装结构和封装结构制作方法
WO2022138386A1 (ja) * 2020-12-25 2022-06-30 株式会社村田製作所 高周波モジュールおよび通信装置
CN114242654B (zh) * 2022-02-23 2022-05-13 威海嘉瑞光电科技股份有限公司 一种无引线磁性封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294979A (ja) 1999-04-02 2000-10-20 Sharp Corp 光通信用半導体デバイス
JP5102689B2 (ja) 2008-04-23 2012-12-19 株式会社エヌ・ティ・ティ・ドコモ 仮想ネットワークシステム、仮想ネットワーク構築方法
JP2013138147A (ja) 2011-12-28 2013-07-11 Fujitsu Component Ltd 電子装置
JP6265898B2 (ja) 2012-08-16 2018-01-24 シチズン時計株式会社 収差補正光学ユニット及びレーザー顕微鏡

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265898U (ja) * 1985-10-16 1987-04-23
JPH05102689A (ja) * 1991-10-04 1993-04-23 Matsushita Electric Ind Co Ltd 高周波回路ユニツト
JP2001044305A (ja) * 1999-07-29 2001-02-16 Mitsui High Tec Inc 半導体装置
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
JP2005317935A (ja) * 2004-03-30 2005-11-10 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
TWI393239B (zh) * 2009-10-16 2013-04-11 Advanced Semiconductor Eng 具有內屏蔽體之封裝結構及其製造方法
JP5229276B2 (ja) * 2010-06-11 2013-07-03 株式会社村田製作所 回路モジュール
TWI540698B (zh) * 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
JP5767268B2 (ja) * 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
JP5622906B1 (ja) * 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
JP2015072935A (ja) * 2013-09-03 2015-04-16 太陽誘電株式会社 回路モジュール及びその製造方法
JP6387278B2 (ja) 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
KR102340828B1 (ko) * 2014-10-23 2021-12-17 삼성전자주식회사 인쇄회로기판 어셈블리 제조 방법
WO2016092695A1 (ja) 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
KR20160111262A (ko) * 2015-03-16 2016-09-26 삼성전자주식회사 반도체 패키지 및 반도체 패키지 기판
JP3216100U (ja) * 2015-03-26 2018-05-17 アップル インコーポレイテッド Ｓｉｐモジュール用の垂直シールド及びインタコネクト
CN107535081B (zh) 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
US10784208B2 (en) * 2015-09-10 2020-09-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR102504098B1 (ko) * 2015-10-14 2023-02-28 삼성전자주식회사 공기 조화기
KR20170097345A (ko) * 2016-02-18 2017-08-28 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
WO2017184654A1 (en) * 2016-04-19 2017-10-26 Skyworks Solutions, Inc. Selective shielding of radio frequency modules
US10134686B2 (en) * 2016-09-30 2018-11-20 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
TWI612638B (zh) * 2017-01-25 2018-01-21 矽品精密工業股份有限公司 電子封裝件及其製法
US10410972B2 (en) * 2017-02-23 2019-09-10 Qorvo Us, Inc. Integrated module with electromagnetic shielding
CN110392923A (zh) 2017-03-08 2019-10-29 株式会社村田制作所 高频模块
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10629542B2 (en) * 2018-04-05 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Electronic device module
KR20200001102A (ko) * 2018-06-26 2020-01-06 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294979A (ja) 1999-04-02 2000-10-20 Sharp Corp 光通信用半導体デバイス
JP5102689B2 (ja) 2008-04-23 2012-12-19 株式会社エヌ・ティ・ティ・ドコモ 仮想ネットワークシステム、仮想ネットワーク構築方法
JP2013138147A (ja) 2011-12-28 2013-07-11 Fujitsu Component Ltd 電子装置
JP6265898B2 (ja) 2012-08-16 2018-01-24 シチズン時計株式会社 収差補正光学ユニット及びレーザー顕微鏡

Also Published As

Publication number Publication date
WO2019098316A1 (ja) 2019-05-23
JPWO2019098316A1 (ja) 2020-11-19
CN111357395B (zh) 2022-03-11
CN111357395A (zh) 2020-06-30
US11602089B2 (en) 2023-03-07
US20200281102A1 (en) 2020-09-03

Similar Documents

Publication Publication Date Title
JP7028254B2 (ja) 高周波モジュール
JP7120295B2 (ja) 高周波モジュール
US10863656B2 (en) Radio-frequency module
JP6753514B2 (ja) 高周波モジュール
US10349512B2 (en) High-frequency module
JP6950757B2 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
WO2018101381A1 (ja) 高周波モジュール
JPWO2020100849A1 (ja) 実装型電子部品、および、電子回路モジュール
JPWO2020071493A1 (ja) モジュール
US20230103130A1 (en) Module
JP7010372B2 (ja) 高周波モジュール
JP6511947B2 (ja) 高周波モジュール
WO2018101383A1 (ja) 高周波モジュール
WO2024004846A1 (ja) モジュール
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
CN114868244A (zh) 模块
JPWO2020071491A1 (ja) モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220131

R150 Certificate of patent or registration of utility model

Ref document number: 7028254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150