CN110392923A - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN110392923A
CN110392923A CN201880016509.1A CN201880016509A CN110392923A CN 110392923 A CN110392923 A CN 110392923A CN 201880016509 A CN201880016509 A CN 201880016509A CN 110392923 A CN110392923 A CN 110392923A
Authority
CN
China
Prior art keywords
mentioned
component
frequency model
resin layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880016509.1A
Other languages
English (en)
Inventor
大坪喜人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110392923A publication Critical patent/CN110392923A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种屏蔽件的设计自由度较高，屏蔽特性难以变动的高频模块。高频模块(1a)具备：多层布线基板(2)；部件(3a)～(3d)，安装于该多层布线基板(2)的上表面(20a)；以及多个金属销(5a)，具有弯曲为两个端部均能够与多层布线基板(2)的上表面(20a)连接的形状，多个金属销(5a)分别以两端部与多层布线基板(2)的上表面(20a)连接的状态直立设置于该多层布线基板(2)的上表面(20a)，并且配置于部件(3a)的附近而构成屏蔽部件。

Description

高频模块
技术领域
本发明涉及具备屏蔽件的高频模块。
背景技术
在通信终端装置等电子设备的母基板安装各种高频模块。在这种高频模块中，存在安装于布线基板的部件通过密封树脂层密封的高频模块。另外，也存在为了遮蔽针对部件的噪声而通过屏蔽膜覆盖密封树脂层的表面的情况。在布线基板安装多个部件的情况下，存在希望只针对特定的部件遮蔽噪声的情况，但若是覆盖密封树脂层的表面的屏蔽膜的话很难只针对特定的部件进行屏蔽，设计自由度较低。于是，提出了能够配置设计自由度较高的屏蔽部件的高频模块。例如，如图16所示，在专利文献1中记载的高频模块100中，在布线基板101安装部件102。在部件102的周围配备有接合线103，通过该接合线103，部件102被屏蔽。若设为这样，则由于只在需要屏蔽的部位安装接合线103即可，因此屏蔽部件的设计自由度提高。
专利文献1：日本专利第5276169号公报(参照第0021～0024段、图3等)
然而，对以往的高频模块100而言，以规定间隔排列接合线103的圈来进行屏蔽，但由于接合线103容易变形，因此存在在密封树脂层104的形成时接合线103变形而与部件102接触，部件102或者接合线103损伤的担忧。另外，若为了防止部件102与接合线103的接触而拉开两者的距离，则成为高密度安装的阻碍。另外，也存在若接合线103变形，则与邻接的接合线103的间隔变动，或与顶面的屏蔽膜的连接间隔变动，而屏蔽特性变动的担忧。
发明内容
本发明是鉴于上述课题而完成的，其目的在于提供一种屏蔽部件的设计自由度较高，且屏蔽特性难以变动的高频模块。
为了实现上述目的，本发明的高频模块的特征在于，具备：布线基板；部件，安装于上述布线基板的一个主面；以及多个金属销，具有：一端面安装于在上述布线基板的上述一个主面形成的电极并且从上述一端面延伸以远离上述一方主面的第1延伸部、从上述第1延伸部的与上述一端面相反的一侧折弯并延伸的第2延伸部、以及从上述第2延伸部的与上述第1延伸部相反的一侧折弯并延伸以接近上述一方主面的第3延伸部，上述多个金属销配置于上述部件的附近而构成屏蔽部件。
根据该结构，由于多个金属销通过配置于部件的附近而构成屏蔽部件，因此与设置覆盖密封树脂层的表面的屏蔽膜的结构相比较，能够使屏蔽部件的设计自由度提高。另外，由于由比接合线硬、或难以变形的金属销构成屏蔽部件，因此例如能够防止在形成密封树脂层时金属销变形而与部件接触这样的不利情况。另外，由于金属销难以变形，因此不需要像以接合线形成屏蔽部件的情况那样为了防止与部件的接触而拉开部件与金属销的距离，高密度安装变得容易。另外，由于金属销难以变形，从而邻接金属销的间隔也变得容易维持，因此屏蔽特性稳定。进一步，金属销与接合线相比能够粗线化，能够减少屏蔽电阻而屏蔽特性提高。
另外，也可以上述多个金属销与接地电极连接。
根据该结构，基于屏蔽部件的屏蔽特性提高。
另外，也可以在从相对于上述布线基板的上述一个主面垂直的方向观察时，上述多个金属销在该部件的周围排列以包围上述部件。
根据该结构，通过将多个金属销排列为包围部件，能够使该多个金属销作为防止针对部件的噪声的屏蔽部件发挥功能。
另外，也可以上述多个金属销中的各金属销形成为上述第1延伸部与上述第3延伸部的间隔比上述部件的宽度大，并以跨过上述部件的状态排列。
根据该结构，通过将多个金属销以跨过部件的状态排列，能够使该多个金属销作为防止针对部件的噪声的屏蔽部件发挥功能。另外，由于各金属销跨过部件因此屏蔽特性提高。
另外，也可以还具备密封上述部件的密封树脂层，上述密封树脂层具有：与上述布线基板的上述一个主面接触的接触面、与该接触面对置的对置面、以及将上述接触面与上述对置面的边缘彼此联接的侧面，上述多个金属销的一部分在上述密封树脂层的上述对置面露出。
根据该结构，例如在通过屏蔽膜覆盖密封树脂层的表面的情况下，能够容易地将屏蔽膜与各金属销连接。另外，通过使各金属销与布线基板的接地电极连接，能够容易地屏蔽膜的接地。
另外，也可以还具备密封树脂层，该密封树脂层具有：与上述布线基板的上述一个主面接触的接触面、与该接触面对置的对置面、以及将上述接触面与上述对置面的边缘彼此联接的侧面，密封上述部件以及上述多个金属销，上述多个金属销不从上述密封树脂层的上述对置面露出。
根据该结构，例如，在将各金属销排列为跨过部件的情况下，能够拉近部件与各金属销的距离(密封树脂层的厚度方向的距离)，基于金属销的部件的屏蔽特性提高。
另外，也可以上述多个金属销中的各金属销被绝缘材料覆盖。
根据该结构，能够可靠地防止部件与金属销的接触。因此，能够进行部件与各金属销的窄间隙配置，部件的安装密度提高。
另外，也可以还具备屏蔽膜，至少覆盖上述密封树脂层的上述对置面与上述侧面，在上述多个金属销之中，至少一个金属销的一部分在上述密封树脂层的上述侧面露出并与上述屏蔽膜接触。
根据该结构，只要将各金属销与布线基板的接地电极连接，就能通过金属销进行屏蔽膜的接地。
另外，也可以还具备：外部端子，一端与上述布线基板的上述一个主面连接，另一端在上述密封树脂层的上述对置面露出；以及部件，安装于上述布线基板的另一个主面。
根据该结构，由于能够容易地将安装高频模块的母基板的接地电极与各金属销连接，因此能够使基于各金属销的屏蔽特性提高。
另外，也可以在从相对于上述布线基板的上述一个主面垂直的方向观察时，上述部件呈矩形，在从相对于上述布线基板的上述一方主面垂直的方向观察时，上述多个金属销以上述第2延伸部的长度方向相对于上述部件的一边倾斜的状态排列。
根据该结构，在从相对于布线基板的一个主面垂直的方向观察时，不光能够通过各金属销确保针对与部件的上述一边垂直的方向的屏蔽功能，也能确保对平行的方向的屏蔽功能。
根据本发明，由于多个金属销配置于部件的附近而构成屏蔽部件，因此与设置覆盖密封树脂层的表面的屏蔽膜的结构相比较，能够使屏蔽部件的设计自由度提高。另外，由于由比接合线硬、或难以变形的金属销构成屏蔽部件，因此例如能够防止在形成密封树脂层时金属销变形而与部件接触这样的不利情况。另外，由于金属销难以变形，因此不需要像以接合线形成屏蔽部件的情况那样为了防止与部件的接触而拉开部件与金属销的距离，高密度安装变得容易。另外，由于金属销难以变形，从而邻接的金属销的间隔也变得容易维持，因此屏蔽特性稳定。
附图说明
图1是本发明的第1实施方式所涉及的高频模块的剖视图。
图2是图1的模块的除去屏蔽膜后的状态的俯视图。
图3是用于对图1的金属销进行说明的图。
图4是表示图1的高频模块的变形例的图。
图5是本发明的第2实施方式所涉及的高频模块的剖视图。
图6是图5的模块的除去屏蔽膜后的状态的俯视图。
图7是用于对图5的金属销进行说明的图。
图8是表示图5的高频模块的变形例的图。
图9是表示图5的高频模块的金属销的变形例的图。
图10是本发明的第3实施方式所涉及的高频模块的除去屏蔽膜后的状态的俯视图。
图11是本发明的第4实施方式所涉及的高频模块的除去屏蔽膜后的状态的俯视图。
图12是本发明的第5实施方式所涉及的高频模块的除去屏蔽膜的上表面后的状态的俯视图。
图13是本发明的第6实施方式所涉及的高频模块的剖视图。
图14是图13的高频模块的仰视图。
图15是本发明的第7实施方式所涉及的高频模块的除去屏蔽膜后的状态的俯视图。
图16是以往的高频模块的剖视图。
具体实施方式
＜第1实施方式＞
参照图1～图3对本发明的第1实施方式所涉及的高频模块1a进行说明。应予说明，图1是图2的A-A箭头方向的剖视图，图2是高频模块1a的除去屏蔽膜后的状态的俯视图，图3用于对金属销5a进行说明的图。
如图1以及图2所示，本实施方式所涉及的高频模块1a具备：多层布线基板2(相当于本发明的“布线基板”)；安装于该多层布线基板2的上表面20a的多个部件3a～3d；层叠于多层布线基板2的上表面20a的密封树脂层4；覆盖密封树脂层4的表面的屏蔽膜6；以及安装于多层布线基板2的上表面20a的多个金属销5a，例如搭载于使用高频信号的电子设备的母基板等。
多层布线基板2例如通过层叠由低温共烧陶瓷、高温共烧陶瓷、玻璃环氧树脂等形成的多个绝缘层2a～2d而成。在多层布线基板2的上表面20a(相当于本发明的“布线基板的一个主面”形成部件3a～3d、金属销5a的安装用的安装电极7。在多层布线基板2的下表面20b形成外部连接用的多个外部电极8。另外，在各个邻接的绝缘层2a～2d间形成各种内部布线电极9，并且在多层布线基板2的内部形成用于使形成于不同绝缘层2a～2d的内部布线电极9彼此连接的多个导通导体10。此外，安装电极7、外部电极8以及内部布线电极9都由Cu或Ag、Al等作为布线电极一般采用的金属形成。另外，各导通导体10由Ag、Cu等金属形成。此外，也可以在各安装电极7、各外部电极8分别实施镀Ni/Au。
部件3a～3d通过IC、PA(功率放大器)等半导体元件、或贴片电感、贴片电容、贴片电阻器等芯片部件构成，通过焊接等一般的表面安装技术安装于多层布线基板2。
密封树脂层4由环氧树脂等作为密封树脂一般采用的树脂形成，密封各部件3a～3d以及各金属销5a。另外，密封树脂层4具有接触于多层布线基板2的下表面4b(相当于本发明的“密封树脂层的接触面”)、与该下表面4b对置的上表面4a(相当于本发明的“密封树脂层的对置面”)、以及侧面4c。
各金属销5a都具有弯曲为“コ”字状的形状，以两端部与多层布线基板2的上表面20a连接的状态直立设置于该上表面20a。具体而言，如图3所示，各金属销5a都具有配置为大致平行的2个柱状腿部5a1(相当于本发明的“第1延伸部”以及“第3延伸部”)、以及将这些的柱状腿部5a1的端部彼此联接的柱状连接部5a2(相当于本发明的“第2延伸部”)，通过该柱状连接部5a2配置于与两柱状腿部5a1分别垂直的方向而形成为“コ”字状。另外，各金属销5a分别以形成该金属销5a的端部的两柱状腿部5a1各自的端部(与连接于柱状连接部5a2的端部相反的一侧的端部)的端面与多层布线基板2的上表面20a的安装电极7连接的状态，直立设置于该多层布线基板2的上表面20a。因此，在各金属销5a安装于多层布线基板2的上表面20a的状态下，两柱状腿部5a1配置于相对于多层布线基板2的上表面20a大致垂直的方向，柱状连接部5a2配置于相对于该上表面20a大致平行的方向。此外，各金属销5a例如通过焊料安装于多层布线基板2。此外，各金属销5a例如在例如通过印刷布线基板形成多层布线基板的情况下，也可以为***形成于该印刷布线基板的贯通孔导体的孔的方式。
另外，在从相对于多层布线基板2的上表面20a垂直的方向(以下也有称为俯视的情况)观察时，各金属销5a在该部件3a的周围排列为包围部件3a。在此时，如图2所示，沿着在俯视时具有矩形形状的部件3a的各边配置。在此时，在俯视时，各金属销5a以各自的柱状连接部5a2配置为与部件3a的邻接边平行的状态在部件3a的周围排列为一列(参照图2)。另外，各金属销5a以柱状连接部5a2从密封树脂层4的上表面4a露出的状态密封于密封树脂层4。
另外，与各金属销5a连接的安装电极7与形成于多层布线基板2的接地电极(内部布线电极9)连接，由此，各金属销5a接地。
各金属销5a能够在对由Cu、Au、Ag、Al、Cu系的合金等作为布线电极一般采用的金属材料构成的线材进行剪切加工而形成规定的长度后，进行折弯加工为“コ”字状等而形成。此外，优选在将使用信号的频率设为λ的情况下，各金属销5a的两柱状腿部5a1的距离(间隔)以及邻接的金属销5a的对置的两个的柱状腿部5a1的间隔都为1/4λ以下。若设为这样，则通过各金属销5a，部件3a的屏蔽特性提高。
屏蔽膜6覆盖密封树脂层4的表面(上表面4a、侧面4c)与多层布线基板2的侧面20c。另外，在密封树脂层4的上表面4a，各金属销5a的柱状连接部5a2与屏蔽膜6接触而两者连接。屏蔽膜6与在多层布线基板2的侧面20c露出的接地电极(省略图示)连接。
屏蔽膜6能够由具有层叠于密封树脂层4的上表面4a的粘合膜、层叠于粘合膜的导电膜、以及层叠于导电膜的保护膜的多层结构形成。在这里，粘合膜是为了提高导电膜与密封树脂层4的粘合强度而设置的，例如能够由SUS等金属形成。导电膜是负责屏蔽膜6的实质的屏蔽功能的层，例如能够由Cu、Ag、Al中的任意金属形成。保护膜是为了防止导电膜腐蚀或受损伤而设置的，例如能够由SUS形成。此外，屏蔽膜6因为与接地的各金属销5a接触，所以也可以不必须在多层布线基板2的侧面20c使接地电极露出并与该接地电极连接。
因此，根据上述的实施方式，由于多个金属销5a配置于部件3a的周围而构成屏蔽部件，因此与只设置覆盖密封树脂层4的表面(上表面4a、侧面4c)的屏蔽膜6的结构相比较，能够使屏蔽部件的设计自由度提高。另外，由于通过比接合线坚固的金属销5a形成屏蔽部件，因此例如能够防止在形成密封树脂层4时金属销5a变形而与部件3a接触这样的不良情况。另外，由于金属销5a比接合线难以变形，因此不需要像以接合线形成屏蔽部件的情况那样为了防止与部件的接触而拉开部件与金属销的距离，高密度安装变得容易。另外，由于金属销5a难以变形，从而邻接的金属销5a的间隔也变得容易维持，因此屏蔽特性稳定。
另外，由于各金属销5a的柱状连接部5a2从密封树脂层4的上表面4a露出，因此能够容易地使屏蔽膜6与金属销5a连接。另外，由于各金属销5a与多层布线基板2的接地电极连接，因此能够容易地进行屏蔽膜6的接地。另外，由于使各金属销5a的柱状连接部5a2从密封树脂层4的上表面4a露出，从而将屏蔽膜6与在多层布线基板2的侧面20c使接地电极露出并与屏蔽膜6连接的结构相比较，能够增大与屏蔽膜6的连接面积，因此能够使屏蔽膜6的屏蔽特性提高。
另外，作为进行安装部件间的屏蔽的措施，例如存在在密封树脂层形成槽，并向该槽填充导电膏等而形成屏蔽壁的情况，但在这种情况下，若在槽的形成中使用激光，则存在给布线基板带来损伤的担忧。然而，在本实施方式中，由于通过将各金属销5a安装于多层布线基板2来构成屏蔽部件，因此不会产生这样的对多层布线基板2的损伤。
(高频模块1a的变形例)
在本实施方式中，设置为各金属销5a的柱状连接部5a2从密封树脂层4的上表面4a露出，但也可以例如如图4所示，设置为各金属销5a的整体从密封树脂层4的上表面4a以及侧面4c的任意一个都不露出，即将各金属销5a埋设于密封树脂层4。
＜第2实施方式＞
参照图5～图7对本发明的第2实施方式所涉及的高频模块1b进行说明。应予说明，图5是高频模块1b的剖视图，是图6的B-B箭头方向的剖视图，图6是高频模块1b的除去屏蔽膜6后的状态的俯视图，图7是用于对金属销5b进行说明的图。
本实施方式所涉及的高频模块1b与参照图1～图3说明的第1实施方式的高频模块1a的不同之处在于，如图5～图7所示，屏蔽部件的结构不同。其他的结构由于与第1实施方式的高频模块1a相同，因此通过标记同一附图标记而省略说明。
在这种情况下，各金属销5b与第1实施方式的金属销5a相同，形成为具有两个柱状腿部5b1(相对于本发明的“第1延伸部”以及“第3延伸部”)、与柱状连接部5b2(相当于本发明的“第2延伸部”)的“コ”字状，但柱状腿部5b1的间隔与第1实施方式的金属销5a不同。具体而言，如图7所示，各金属销5b配置为柱状连接部5b2的长度被调整为两柱状腿部5b1的间隔W1(相对于本发明的“第1延伸部与第3延伸部的间隔”)变得比部件3a的宽度W2宽，并跨过部件3a。另外，各金属销5b在从相对于多层布线基板2的上表面20a垂直的方向观察时，各柱状连接部5b2平行，并大致等间隔地在部件3a的长边方向上排列。此外，优选这种情况下的各柱状连接部5b2的间隔在将使用信号的频率设为λ的情况下为1/4λ以下。
根据该结构，除了第1实施方式的高频模块1a的效果以外，由于部件3a被各金属销5b的柱状腿部5b1与柱状连接部5b2包围，因此对部件3a的屏蔽特性提高。
(高频模块1b的变形例)
在本实施方式中，设置为各金属销5b的柱状连接部5b2从密封树脂层4的上表面4a露出，但也可以例如如图8所示，设置为各金属销5b的整体从密封树脂层4的上表面4a以及侧面4c的任意一个都不露出，即，使各金属销5b埋设于密封树脂层4。根据该结构，由于部件3a与各金属销5b的柱状连接部5b2的距离缩短，因此能够使针对部件3a的屏蔽特性提高。另外，由于各金属销5b的整体的长度(两柱状腿部5b1+柱状连接部5b2)变短，因此能够降低屏蔽电阻。
(金属引脚5b的变形例)
在本实施方式中，对各金属销5b只跨过部件3a而形成屏蔽件的情况进行了说明，但也可以例如如图9(a)所示，将各柱状连接部5b2的长度调整为各金属销5b分别跨过多个部件3a、3d。该结构适用于希望屏蔽安装有多个部件3a、3d规定的安装区域的情况。另外，也可以如图9(b)所示，各金属销5b的一个柱状腿部5b1在密封树脂层4的侧面4c露出并与屏蔽膜6接触。若设为这样，则由于通过各金属销5b与屏蔽膜6的接触，屏蔽膜6的接地变得可靠，因此能够使屏蔽膜6的屏蔽特性提高。
＜第3实施方式＞
参照图10对本发明的第3实施方式所涉及的高频模块1c进行说明。应予说明，图10是高频模块1c的除去屏蔽膜6后的状态的俯视图。
本实施方式所涉及的高频模块1c与参照图1～图3说明的第1实施方式的高频模块1a的不同之处在于，如图10所示，屏蔽部件的结构不同。其他的结构由于与第1实施方式的高频模块1a相同，因此通过标记同一附图标记而省略说明。
在这种情况下，各金属销5a通过由热塑性树脂、或热固化性树脂形成的树脂模体11a固定。因此，各金属销5a在通过树脂覆盖的状态下一体化。树脂模体11a的俯视形状为中空矩形，树脂模体11a的内侧的轮廓形成为比部件3a稍大的矩形，以能够将部件3a配置于该中空部分。
根据该结构，能够可靠地防止金属销5a与部件3a的接触。另外，由于不需要用于防止金属销5a与部件3a接触的余量，因此能够实现部件3a～3d的安装密度的提高。
＜第4实施方式＞
参照图11对本发明的第4实施方式所涉及的高频模块1d进行说明。应予说明，图11是高频模块1d的除去屏蔽膜6后的状态的俯视图。
本实施方式所涉及的高频模块1d与参照图5～图7说明的第2实施方式的高频模块1b的不同之处在于，如图11所示，屏蔽部件的结构不同。其他的结构由于与第2实施方式的高频模块1b相同，因此通过标记同一附图标记而省略说明。
在这种情况下，与第3实施方式相同地、多个金属销5b由通过热塑性树脂、或热固化性树脂形成的树脂模体11b固定并由此一体化。在本实施方式中，将邻接的3根的金属销5b作为一组，一组的金属销5b通过一个树脂模体11b一体化。各树脂模体11b基本上是立方体并开出有部件3a的配置空间。
根据该结构，能够可靠地防止金属销5b与部件3a的接触。另外，由于不需要用于防止金属销5b与部件3a接触的余量，因此能够实现部件3a～3d的安装密度的提高。
＜第5实施方式＞
参照图12对本发明的第5实施方式所涉及的高频模块1e进行说明。应予说明，图12是高频模块1e的除去屏蔽膜6的上表面后的状态的俯视图。
本实施方式所涉及的高频模块1e与参照图1～图3说明的第1实施方式的高频模块1a的不同之处在于，如图12所示，屏蔽部件的结构不同。其他的结构与第1实施方式的高频模块1a相同，因此通过标记同一附图标记而省略说明。
在这种情况下，将第1实施方式的高频模块1a的金属销5a与第2实施方式的高频模块1b的金属销5b的两种金属销配置于一个高频模块1e。例如，如图12所示，在部件3a的周围排列为一列的金属销5a中，去掉沿俯视矩形的部件3a的一个长边排列的金属销5a，配置具有因去掉金属销5a而消失的屏蔽部、与接近该长边的其他的部件3d的屏蔽部双方的功能的多个金属销5c。这些金属销5c与在第2实施方式的高频模块1b中使用的金属销5b相同，跨过部件3d。另外，各金属销5c的两个柱状腿部中的一个从密封树脂层4的侧面4c露出并与屏蔽膜6接触。
根据该结构，在需要屏蔽的部件、与不需要屏蔽的部件混合存在的情况下，只对需要的部件进行屏蔽变得容易，屏蔽件的设计自由度提高。另外，由于使一部分的金属销5c与屏蔽膜6连接，从而屏蔽膜6的接地经由金属销的布线基板中央侧端部接地而变得可靠，因此能够使屏蔽膜6的屏蔽特性提高。
＜第6实施方式＞
参照图13以及图14对本发明的第6实施方式所涉及的高频模块1f进行说明。应予说明，图13是高频模块1f的剖视图，图14是高频模块1f的仰视图。应予说明，在图13中，对于形成于多层布线基板2的内部的内部布线电极以及导通导体省略图示。
本实施方式所涉及的高频模块1f与参照图1～图3说明的第1实施方式的高频模块1a的不同之处在于，如图13以及图14所示，在多层布线基板2的下表面20b也安装部件3e、3f、以及屏蔽部件的结构不同。其他的结构由于与第1实施方式的高频模块1a相同，因此通过标记同一附图标记而省略说明。
在这种情况下，在多层布线基板2的下表面20b形成安装电极70，在该下表面侧也安装部件3e、3f。另外，在该下表面20b还安装外部连接端子12，高频模块1f在多层布线基板2的下表面20b侧与外部的母基板等连接。安装于多层布线基板2的下表面20b的部件3e、3f各自通过多个金属销5d、5e分别独立地被屏蔽。各金属销5d、5e都是与第2实施方式的金属销5b相同地跨过部件的种类，各金属销5d在都跨过部件3e的状态下，各自的柱状连接部5d2平行且大致等间隔地排列。各金属销5e在都跨过部件3f的状态下，各自的柱状连接部5e2平行且大致等间隔地排列。
另外，在多层布线基板2的下表面20b侧也设置密封树脂层40，在各外部连接端子12的下端面、各金属销的柱状连接部5d2、5e2从该密封树脂层40的下表面40a露出的状态下密封各部件3e、3f、各外部连接端子12、各金属销5d、5e。另外，屏蔽膜6除了覆盖多层布线基板2的上表面20a侧的密封树脂层4的上表面4a与侧面4c、多层布线基板2的侧面20c，还覆盖多层布线基板2的下表面20b侧的密封树脂层40的侧面40c。
根据该结构，能够使针对安装于多层布线基板2的下表面20b的部件3e、3f的屏蔽部件的设计自由度提高。另外，由于若使各金属销5d、5e的柱状连接部5d2、5e2从密封树脂层40的下表面40a露出，则能够与母基板的接地电极直接连接，因此安装于多层布线基板2的下表面20b的部件3e、3f的屏蔽特性提高。
＜第7实施方式＞
参照图15对本发明的第7实施方式所涉及的高频模块1g进行说明。应予说明，图15是高频模块1g的除去屏蔽膜6后的状态的俯视图。
本实施方式所涉及的高频模块1g与参照图5～图7说明的第2实施方式的高频模块1b的不同之处在于，如图15所示，各金属销5b的排列结构不同。其他的结构由于与第2实施方式的高频模块1b相同，因此通过标记同一附图标记而省略说明。
在这种情况下，在从相对于多层布线基板2的上表面20a垂直的方向观察时，部件3a具有矩形形状。另外，各金属销5b都跨过部件3a。进一步，如图15所示，各金属销5b以柱状连接部5b2的长度方向相对于部件3a的长边(或者短边)倾斜的状态排列。
例如，根据第2实施方式的结构，在从相对于多层布线基板2的上表面20a垂直的方向观察时，与针对来自平行于部件3a的长边的方向的噪声的屏蔽特性相比，针对来自垂直于部件3a的长边的方向的噪声的屏蔽特性变高。另一方面，根据本实施方式的结构，由于对来自这样的两个方向的任意一个的噪声都能够确保屏蔽功能，因此高频模块的安装的自由度提高。
此外，本发明不限于上述的各实施方式，并且只要不脱离其主旨，除了上述的方式以外能够进行各种变更。例如，也可以组合上述的各实施方式、变形例的结构。
另外，在上述的各实施方式中，各金属销5a～5e形成为“コ”字状，但例如，也可以为C字状、U字状。
另外，在上述的各实施方式中，也可以没有屏蔽膜6。
树脂模体11a、11b并不局限于树脂，只要由绝缘材料形成即可。
另外，本发明能够应用于具备屏蔽件的各种高频模块。
附图标记说明：
1a～1g...高频模块；2...多层布线基板(布线基板)；3a～3f...部件；4、40...密封树脂层；5a～5e...金属销；6...屏蔽膜；12...外部连接端子。

Claims (10)

1.一种高频模块，其特征在于，具备：
布线基板；
部件，安装于上述布线基板的一个主面；以及
多个金属销，具有：一端面安装于并且从上述一端面延伸以远离上述一方主面的第1延伸部、从上述第1延伸部的与上述一端面相反的一侧折弯并延伸的第2延伸部、以及从上述第2延伸部的与上述第1延伸部相反的一侧折弯并延伸以接近上述一个主面的第3延伸部，上述电极形成于上述布线基板的上述一个主面，
上述多个金属销配置于上述部件的附近而构成屏蔽部件。
2.根据权利要求1所述的高频模块，其特征在于，
上述多个金属销与接地电极连接。
3.根据权利要求1或2所述的高频模块，其特征在于，
在从相对于上述布线基板的上述一个主面垂直的方向观察时，上述多个金属销在上述部件的周围排列以包围该部件。
4.根据权利要求1或2所述的高频模块，其特征在于，
上述多个金属销中的各金属销形成为上述第1延伸部与上述第3延伸部的间隔比上述部件的宽度大，并以跨过上述部件的状态排列。
5.根据权利要求1～4中任一项所述的高频模块，其特征在于，
还具备密封上述部件的密封树脂层，
上述密封树脂层具有：与上述布线基板的上述一个主面接触的接触面、与该接触面对置的对置面、以及将上述接触面与上述对置面的边缘彼此联接的侧面，
上述多个金属销的一部分在上述密封树脂层的上述对置面露出。
6.根据权利要求1～4中任一项所述的高频模块，其特征在于，
还具备密封树脂层，该密封树脂层具有：与上述布线基板的上述一个主面接触的接触面、与该接触面对置的对置面、以及将上述接触面与上述对置面的边缘彼此联接的侧面，并且该密封树脂层密封上述部件以及上述多个金属销，
上述多个金属销不从上述密封树脂层的上述对置面露出。
7.根据权利要求1～6中任一项所述的高频模块，其特征在于，
上述多个金属销中的各金属销被绝缘材料覆盖。
8.根据权利要求5或6所述的高频模块，其特征在于，
还具备屏蔽膜，该屏蔽膜至少覆盖上述密封树脂层的上述对置面与上述侧面，
在上述多个金属销之中，至少一个金属销的一部分在上述密封树脂层的上述侧面露出并与上述屏蔽膜接触。
9.根据权利要求5、6、8中任一项所述的高频模块，其特征在于，还具备：
外部端子，一端与上述布线基板的上述一个主面连接，另一端在上述密封树脂层的上述对置面露出；以及
部件，安装于上述布线基板的另一个主面。
10.根据权利要求4所述的高频模块，其特征在于，
在从相对于上述布线基板的上述一个主面垂直的方向观察时，上述部件呈矩形，
在从相对于上述布线基板的上述一个主面垂直的方向观察时，上述多个金属销以上述第2延伸部的长度方向相对于上述部件的一边倾斜的状态排列。
CN201880016509.1A 2017-03-08 2018-03-07 高频模块 Pending CN110392923A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-044067 2017-03-08
JP2017044067 2017-03-08
PCT/JP2018/008679 WO2018164158A1 (ja) 2017-03-08 2018-03-07 高周波モジュール

Publications (1)

Publication Number Publication Date
CN110392923A true CN110392923A (zh) 2019-10-29

Family

ID=63448963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880016509.1A Pending CN110392923A (zh) 2017-03-08 2018-03-07 高频模块

Country Status (4)

Country Link
US (1) US11183465B2 (zh)
JP (1) JP6753514B2 (zh)
CN (1) CN110392923A (zh)
WO (1) WO2018164158A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083928A (zh) * 2022-07-20 2022-09-20 威海艾迪科电子科技股份有限公司 一种半导体封装构件及其制造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018164159A1 (ja) * 2017-03-08 2018-09-13 株式会社村田製作所 モジュール
WO2019098316A1 (ja) 2017-11-20 2019-05-23 株式会社村田製作所 高周波モジュール
WO2020071491A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
JP7239870B2 (ja) * 2018-11-22 2023-03-15 トヨタ自動車株式会社 電磁波遮蔽装置
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
TWI744572B (zh) * 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
TWI720749B (zh) * 2019-01-01 2021-03-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
TWI728604B (zh) * 2019-01-01 2021-05-21 蔡憲聰 具有封裝內隔室屏蔽及主動電磁相容屏蔽的半導體封裝及其製作方法
KR20200107201A (ko) * 2019-03-06 2020-09-16 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
WO2020189560A1 (ja) * 2019-03-15 2020-09-24 株式会社村田製作所 モジュール
JP7381219B2 (ja) * 2019-04-23 2023-11-15 日立Astemo株式会社 電子制御装置
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
CN114175239A (zh) * 2019-08-01 2022-03-11 株式会社村田制作所 模块
WO2021020332A1 (ja) * 2019-08-01 2021-02-04 株式会社村田製作所 モジュール
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
WO2021049521A1 (ja) * 2019-09-13 2021-03-18 株式会社村田製作所 モジュール
WO2021131774A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
US11658102B2 (en) * 2020-01-22 2023-05-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN219108105U (zh) * 2020-06-16 2023-05-30 株式会社村田制作所 模块
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN220189619U (zh) * 2020-10-22 2023-12-15 株式会社村田制作所 电路模块
US12021041B2 (en) * 2020-10-30 2024-06-25 Invensas Llc Region shielding within a package of a microelectronic device
US11935844B2 (en) * 2020-12-31 2024-03-19 Texas Instruments Incorporated Semiconductor device and method of the same
US11985804B2 (en) * 2021-07-22 2024-05-14 Qualcomm Incorporated Package comprising a block device with a shield and method of fabricating the same
US12009312B2 (en) * 2021-09-23 2024-06-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
CN101978492A (zh) * 2008-03-24 2011-02-16 株式会社村田制作所 电子元器件组件的制造方法
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
JP5276169B2 (ja) * 2008-07-31 2013-08-28 スカイワークス ソリューションズ，インコーポレイテッド 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US20150223322A1 (en) * 2014-01-31 2015-08-06 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373264B2 (en) * 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
WO2017047539A1 (ja) * 2015-09-14 2017-03-23 株式会社村田製作所 高周波モジュール
US9881882B2 (en) * 2016-01-06 2018-01-30 Mediatek Inc. Semiconductor package with three-dimensional antenna
WO2017134993A1 (ja) * 2016-02-02 2017-08-10 株式会社村田製作所 表面実装型コイル部品及びその製造方法、並びに、これを用いたｄｃ－ｄｃコンバータ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
CN101978492A (zh) * 2008-03-24 2011-02-16 株式会社村田制作所 电子元器件组件的制造方法
JP5276169B2 (ja) * 2008-07-31 2013-08-28 スカイワークス ソリューションズ，インコーポレイテッド 一体化された干渉シールドを備えた半導体パッケージおよびその製造方法
JP2012019091A (ja) * 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US20150223322A1 (en) * 2014-01-31 2015-08-06 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
WO2017026430A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 高周波モジュールおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115083928A (zh) * 2022-07-20 2022-09-20 威海艾迪科电子科技股份有限公司 一种半导体封装构件及其制造方法
CN115083928B (zh) * 2022-07-20 2022-11-08 威海艾迪科电子科技股份有限公司 一种半导体封装构件及其制造方法

Also Published As

Publication number Publication date
WO2018164158A1 (ja) 2018-09-13
JPWO2018164158A1 (ja) 2019-12-19
JP6753514B2 (ja) 2020-09-09
US11183465B2 (en) 2021-11-23
US20190393166A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
CN110392923A (zh) 高频模块
JP6950757B2 (ja) 高周波モジュール
JP4905453B2 (ja) 三次元接続構造体
CN100563405C (zh) 立体电子电路装置及其中继基板和中继框
CN1323435C (zh) 模块部件
US7090502B2 (en) Board connecting component and three-dimensional connecting structure using thereof
CN107535081A (zh) 高频模块
CN103141164B (zh) 元器件内置基板及其制造方法
US8143713B2 (en) Chip-on-board package
WO2018101381A1 (ja) 高周波モジュール
US7269032B2 (en) Shielding for EMI-sensitive electronic components and or circuits of electronic devices
US5162971A (en) High-density circuit module and process for producing same
CN101404277A (zh) 多芯片模块
US7709745B2 (en) Circuit board with plating bar
CN110797324A (zh) 模块
CN112740845B (zh) 模块
CN219108105U (zh) 模块
US6560121B1 (en) Method for surface mounting of a microwave package on a printed circuit and package and printed circuit for implementing said method
US20240096772A1 (en) Terminal structure and electronic component
CN210692812U (zh) 内插器以及电子设备
JPH02201945A (ja) 表面実装型半導体装置
CN107710901B (zh) 高频模块及其制造方法
US8300425B2 (en) Electronic assemblies without solder having overlapping components
DE102014202171A1 (de) Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191029