JP6815251B2 - 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム - Google Patents

検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム Download PDF

Info

Publication number
JP6815251B2
JP6815251B2 JP2017067047A JP2017067047A JP6815251B2 JP 6815251 B2 JP6815251 B2 JP 6815251B2 JP 2017067047 A JP2017067047 A JP 2017067047A JP 2017067047 A JP2017067047 A JP 2017067047A JP 6815251 B2 JP6815251 B2 JP 6815251B2
Authority
JP
Japan
Prior art keywords
wafer map
dut
wafer
display
tester
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017067047A
Other languages
English (en)
Other versions
JP2018170418A (ja
JP2018170418A5 (ja
Inventor
伸 内田
伸 内田
徹也 加賀美
徹也 加賀美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017067047A priority Critical patent/JP6815251B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020197031951A priority patent/KR102305872B1/ko
Priority to PCT/JP2018/004408 priority patent/WO2018179890A1/ja
Priority to CN201880023358.2A priority patent/CN110494965B/zh
Priority to US16/499,159 priority patent/US11009544B2/en
Priority to TW107110647A priority patent/TWI744511B/zh
Publication of JP2018170418A publication Critical patent/JP2018170418A/ja
Publication of JP2018170418A5 publication Critical patent/JP2018170418A5/ja
Application granted granted Critical
Publication of JP6815251B2 publication Critical patent/JP6815251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、半導体ウエハの検査を行う検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラムに関する。
半導体デバイスの製造プロセスにおいては、半導体ウエハ（以下単にウエハと記す）における全てのプロセスが終了した段階で、ウエハに形成されている複数のデバイス（Device Under Test；ＤＵＴ）について、種々の電気的検査が行われる。このような電気的検査を行う検査システムは、一般的に、ウエハステージとウエハ搬送系を有するとともに、ウエハに形成されたデバイスに接触するプローブを有するプローブカードが装着されるプローバと、デバイスに電気的信号を与え、デバイスの種々の電気特性を検査するためのテスタとを有している。
このような検査システムにおいて、検査は項目ごとおよびＤＵＴごとに行われ、ＤＵＴの検査結果、すなわちＤＵＴがＰＡＳＳであるかＮＧであるかをウエハマップに表示する技術が知られている（例えば特許文献１）。
特開２０１１−２１０７７５号公報
ところで、このような検査システムは、デバイスの電気的特性のみならず、ＤＵＴとのコンタクト抵抗やリーク電流といった自己診断データを取得し自己診断を行う自己診断機能を有しており、テスタの故障に起因して検査結果や自己診断結果が不良（ＦＡＩＬ）になる場合があり、この結果からテスタの故障解析を行うことができる。しかし、このようなテスタの故障解析を行う場合、テスタのどの部分が故障しているかをわかりやすく表示する手段がなく、故障解析に時間がかかってしまう。また、故障が生じていなくても故障予知ができれば、故障による装置のダウンタイムを減少させることができるが、テスタの故障予知に関する技術は存在しない。
したがって、本発明は、テスタの故障解析を短時間で行うことができ、故障予知も可能な技術を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、複数のＤＵＴが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のＤＵＴの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のＤＵＴに電気的信号を与え、前記ＤＵＴの電気特性を検査するテスタとを備え、前記テスタは、前記複数のＤＵＴの各々に対応するＬＳＩを複数搭載した複数のテスタモジュールボードと、前記複数のＤＵＴの検査結果および／または前記テスタの自己診断結果を示したウエハマップを表示する表示部、および前記表示部に表示する前記ウエハマップを描画するウエハマップ描画アプリケーションを有する制御部とを有し、前記ウエハマップ描画アプリケーションは、前記検査結果および／または前記自己診断結果を、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分に段階的に表示するとともに、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分が、前記複数のテスタモジュールボードに搭載された前記複数のＬＳＩの各々に紐付けられていることを特徴とする検査システムを提供する。
上記第１の観点において、前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩに対応するＤＵＴの検査結果および／または自己診断結果のみを表示する機能、または、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能、または、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩでかつ選択された番号のＬＳＩに対応するＤＵＴの検査結果および／または自己診断結果のみを表示する機能を有してもよい。
また、前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有してもよい。
前記ウエハマップ描画アプリケーションは、前記表示部に表示する前記ウエハマップを描画する際に描画をコントロールするウエハマップ描画コントロール部と、前記ウエハマップを描画する際の、前記ウエハマップ上の各ＤＵＴの表示色、ＤＵＴ数、各ＤＵＴと前記ウエハマップ上の座標との関連付け、ならびに、各ＤＵＴとテスタモジュールボードの番号およびＬＳＩ番号との関連付けの情報を記述したウエハマップ描画情報記述部とを有し、前記ウエハマップ描画コントロール部は、前記ウエハマップ描画情報記述部の情報に基づいてウエハマップを描画するように構成することができる。
本発明の第２の観点は、複数のＤＵＴが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のＤＵＴの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のＤＵＴに電気的信号を与え、前記ＤＵＴの電気特性を検査するテスタとを有し、前記テスタは、前記複数のＤＵＴの各々に対応するＬＳＩを複数搭載した複数のテスタモジュールボードを有する検査システムにおいて、ウエハマップを表示するウエハマップ表示器であって、前記複数のＤＵＴの検査結果および／または前記テスタの自己診断結果を示したウエハマップを表示する表示部と、前記表示部に表示する前記ウエハマップを描画するウエハマップ描画アプリケーションとを有し、前記ウエハマップ描画アプリケーションは、前記検査結果および／または前記自己診断結果を、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分に段階的に表示するとともに、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分が、前記複数のテスタモジュールボードに搭載された前記複数のＬＳＩの各々に紐付けられていることを特徴とするウエハマップ表示器を提供する。
本発明の第３の観点は、複数のＤＵＴが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のＤＵＴの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のＤＵＴに電気的信号を与え、前記ＤＵＴの電気特性を検査するテスタとを有し、前記テスタは、前記複数のＤＵＴの各々に対応するＬＳＩを複数搭載した複数のテスタモジュールボードを有する検査システムにおいて、前記複数のＤＵＴの検査結果および／または前記テスタの自己診断結果を示したウエハマップを表示部に表示するウエハマップ表示方法であって、前記表示部に表示する前記ウエハマップを描画するにあたり、前記検査結果および／または前記自己診断結果を、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分に段階的に表示するとともに、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分を、前記複数のテスタモジュールボードに搭載された前記複数のＬＳＩの各々に紐付けし、前記ウエハマップに示された前記検査結果および／または前記自己診断結果から前記テスタの故障解析または故障予知を行うことを特徴とするウエハマップ表示方法を提供する。
本発明の第４の観点は、複数のＤＵＴが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のＤＵＴの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のＤＵＴに電気的信号を与え、前記ＤＵＴの電気特性を検査するテスタとを有し、前記テスタは、前記複数のＤＵＴの各々に対応するＬＳＩを複数搭載した複数のテスタモジュールボードを有する検査システムにおいて、表示部に前記複数のＤＵＴの検査結果および／または前記テスタの自己診断結果を示したウエハマップを表示するコンピュータプログラムであって、前記表示部に表示する前記ウエハマップを描画するウエハマップ描画アプリケーションを有し、前記ウエハマップ描画アプリケーションは、前記検査結果および／または前記自己診断結果を、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分に段階的に表示するとともに、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分が、前記複数のテスタモジュールボードに搭載された前記複数のＬＳＩの各々に紐付けられていることを特徴とするコンピュータプログラム。
本発明によれば、ウエハマップにおける複数のＤＵＴの各々の表示部分が、複数のテスタモジュールボードに搭載された複数のＬＳＩの各々に紐付けられているので、所定の検査および／またはテスタの自己診断においてテスタ起因のＦＡＩＬが生じた場合に、テスタの故障箇所を視覚的に把握することができ、故障解析の時間短縮および工数の削減を実現することができる。また、ウエハマップにテスタ構成を反映させるだけでなく、所定の検査において、検査結果および／またはテスタの自己診断結果を複数のＤＵＴの各々の表示部分に段階的に表示するので、ＰＡＳＳであってもウエハマップ上で各ＤＵＴにおける基準値からの乖離を段階的に表示することができ、検査結果および／または自己診断結果がＦＡＩＬに近い値のＤＵＴから、故障が起こりやすいテスタ部分を把握して故障予知も行うことができる。しかも、故障予知をウエハマップ表示で視覚的に行うことにより、故障前の問題抽出を迅速に行うことができ、テスタの故障前に迅速に対応することができるので、装置のダウンタイムを短縮することができる。
本発明の一実施形態に係る検査システムの概略構成を模式的に示す図である。 テスタ制御部のハードウェア構成を示す図である。 テスタ制御部におけるウエハマップ描画機能を示す機能ブロック図である。 ウエハマップ描画コントロール部により描画したウエハマップの全体を示すものであり、テスタの故障解析を行うために所定の検査を行った結果を示すものである。 ウエハマップ描画コントロール部により描画したウエハマップにおける、選択されたＳｌｏｔ Ｎｏ．のテスタモジュールボード３３に対応するＤＵＴの検査結果および／または自己診断結果のみを表示した場合を示す図である。 ウエハマップ描画コントロール部により描画したウエハマップにおける、選択されたＬＳＩ Ｎｏ．のＬＳＩに対応するＤＵＴの検査結果および／または自己診断結果のみを表示した場合を示す図である。 表示装置であるディスプレイにウエハマップを表示した操作画面の一例を示す図である。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
＜検査システム＞
図１は、本発明の一実施形態に係る検査システムの概略構成を模式的に示す図である。検査システムは、ウエハにおける全てのプロセスが終了した段階で、ウエハに形成されている複数のＤＵＴの電気的検査を行うものである。
図１に示すように、検査システム１００は、ウエハ上のデバイスに対してプローブカードのプローブを接触させるプローバ２００と、デバイスに電気信号を与えて電気的な検査を行うテスタ３００とを有している。
プローバ２００は、本体部２１と、搬送部２２と、プローバ制御部２７とを有している。
本体部２１は、筐体２３と、筐体２３の天面を構成し、中央に円形の孔２４ａが形成されたヘッドプレート２４と、ヘッドプレート２４の孔２４ａに対応する位置に取り付けられ、複数のプローブ（接触子）２５ａを有するプローブカード２５と、プローブカード２５の下方位置でウエハＷを載置し、吸着するステージ（ウエハチャックトップ）２６とを有する。ステージ２６は、Ｘ−Ｙテーブル機構、Ｚ方向移動機構およびθ方向移動機構（いずれも図示せず）によりＸ、Ｙ、Ｚ、θ方向に移動可能となっており、ウエハＷを所定の検査位置へ位置決めするようになっている。そして、ウエハＷを上昇させることにより、プローブカード２５のプローブ２５ａが複数のデバイスの電極に接触するようになっている。
搬送部２２は搬送装置（図示せず）を有するとともに、ウエハキャリアおよびプローブカードストッカ（いずれも図示せず）が装着されており、搬送装置により、ウエハキャリアからウエハＷをステージ２６上に搬送するとともに、プローブカードストッカからプローブカード２５をヘッドプレート２４の下方に搬送する。
プローバ制御部２７は、プローバ２００の各構成部を制御する、ＣＰＵを有する主制御部と、キーボードやマウス、リモコン等の入力部と、プリンタ等の出力部と、ディスプレイ等の表示部と、制御に必要な情報を記憶する記憶部とを有している。主制御部は、検査に際して、記憶部に処理レシピが記憶された記憶媒体をセットすることにより、記憶媒体から呼び出された処理レシピに基づいてプローバ２００に所定の処理動作を実行させる。
テスタ３００は、筐体３１と、筐体３１内の底部に水平に設けられたテスタマザーボード３２と、テスタマザーボード３２のスロットに立設状態で装着された複数のテスタモジュールボード（スロット）３３と、テスタマザーボード３２とプローブカード２５とを接続するためのコンタクトブロック３４と、テスタ制御部３５とを有している。
テスタマザーボード３２は、コンタクトブロック３４を介してプローブカード２５に接続される。
テスタモジュールボード３３は、種々のテスト項目に応じてウエハＷのＤＵＴに電気的信号を与えて検査するものであり、複数の専用のＬＳＩが搭載されている。各テスタモジュールボード３３には番号（Ｓｌｏｔ Ｎｏ．）が付与され、各テスタモジュールボード３３のＬＳＩにも番号（ＬＳＩ Ｎｏ．）が付与されている。ＬＳＩ Ｎｏ．は、各ボード３３の同じ位置のＬＳＩが同じ番号となっている。
コンタクトブロック３４は、テスタマザーボード３２との間の接続およびプローブカード２５との間の接続を、それぞれ複数のコンタクトピン３４ａおよび３４ｂを介して行う。コンタクトピン３４ａおよび３４ｂはポゴピンで構成されている。
テスタ制御部３５は、本実施形態の中心的な機能を有するものであり、テスタ３００の各構成部を制御するコンピュータからなる。図２は、テスタ制御部３５のハードウェア構成を示す図である。テスタ制御部３５は、主制御部４１と、キーボード等の入力装置４２と、プリンタ等の出力装置４３と、表示装置４４と、記憶装置４５と、外部インターフェース４６と、これらを互いに接続するバス４７とを有している。主制御部４１は、ＣＰＵ４８、ＲＡＭ４９およびＲＯＭ５０を有している。記憶装置４５は、情報を記憶するためのものであり、コンピュータ読み取り可能な記憶媒体５１に記憶された情報を読み取るようになっている。記憶媒体５１は特に限定されないが、例えばハードディスク、光ディスク、フラッシュメモリ等が用いられる。制御部３５の主制御部４１では、ＣＰＵ４８が、ＲＡＭ４９を作業領域として用いて、ＲＯＭ５０または記憶装置４５に格納されたプログラムを実行することによりテスタ３００の制御が行われる。また、ＲＯＭ５０または記憶装置４５に格納された検査結果情報およびテスタ３００の自己診断結果（ログデータ）をＲＡＭ４９に展開して、ＣＰＵ４８のウエハマップ表示機能により、表示装置４４に表示されるウエハマップ表示情報を作成する。
なお、上述したプローバ制御部２７もテスタ制御部３５と同様の構成であり、これらプローバ制御部２７およびテスタ制御部３５は上位制御部（図示せず）に接続されている。
図３は、テスタ制御部３５におけるウエハマップ描画機能を示す機能ブロック図である。テスタ制御部３５は、ウエハマップ描画機能を実行するウエハマップ描画アプリケーション６０を有しており、ウエハマップ描画アプリケーション６０は、ウエハマップ描画コントロール部（ウエハマップコントロールクラス）６１と、ウエハマップ描画情報記述部（Ｗａｆｅｒｍａｐ．ｘｍｌ）６２と、ウエハマップデータコンテナ６３と、表示属性収容部（ＤｒａｗＷａｆｅｒＭａｐＡｔｔｒ）６４とを有する。
ウエハマップ描画コントロール部６１は、表示装置に表示されるテスタ特性関連のウエハマップを描画する際の中心的な役割を示すクラスであり、以下の機能を有する。
（１）ウエハマップデータコンテナ６３に格納されたデータをウエハマップとして描画し、表示装置４４に表示させる機能
（２）表示されたウエハマップ上でクリックした座標位置のＤＵＴのＤＵＴ Ｎｏ．の検出およびクリック位置のＤＵＴの強調表示する機能
（３）ウエハマップのＤＵＴ表示にフィルタをかけ、選択されたＳｌｏｔ Ｎｏ．のテスタモジュールボード３３に対応するＤＵＴの検査結果および／または自己診断結果のみを表示する機能（Ｓｌｏｔ Ｎｏ．フォーカス機能）
（４）ウエハマップのＤＵＴ表示にフィルタをかけ、選択されたＬＳＩ Ｎｏ．のＬＳＩに対応するＤＵＴの検査結果および／または自己診断結果のみを表示する機能（ＬＳＩフォーカス機能）
ウエハマップ描画情報記述部６２は、ウエハマップを描画する際に必要となる、ウエハマップ上の各ＤＵＴの表示色、ＤＵＴ数、各ＤＵＴとウエハマップ上の座標との関連付け、ならびに、各ＤＵＴとテスタモジュールボードのＳｌｏｔ Ｎｏ．およびＬＳＩ Ｎｏ．との関連付けの情報を記述したｘｍｌファイル（Ｗａｆｅｒｍａｐ．ｘｍｌ）である。これらの情報は、ウエハマップ描画コントロール部（ウエハマップコントロールクラス）６１をクリエイト（メモリ上に展開）した際に予めロードさせる。
ウエハマップデータコンテナ６３は、記憶媒体５１またはＲＯＭ５０に収容された検査データおよび／または自己診断データから所定の情報を取得しウエハマップ描画のためのデータとするデータクラスである。また、表示属性収容部６４は、ウエハマップの表示属性（ＤＵＴ強調表示、Ｓｌｏｔフォーカス、ＬＳＩフォーカス）を収容するデータクラスであり、その設定方法により表示方法を変化させることが可能となる。ウエハマップデータコンテナ６３と表示属性収容部６４とは、ウエハマップ描画コントロール部６１の描画メソッドの引数として与えられるＤｒａｗを構成し、ウエハマップ描画コントロール部６１は、ウエハマップ描画の際にウエハマップデータコンテナ６３および表示属性収容部６４からデータを呼び出してウエハマップを描画する。
図４は、ウエハマップ描画コントロール部６１により描画したウエハマップの全体を示すものであり、テスタの故障解析を行うために所定の検査、例えば電圧測定を行った結果を示すものである。図４において、一つのマス目が一つのＤＵＴを表しており、各ＤＵＴの表示部分がテスタモジュールボード３３のＬＳＩに紐付けられている。また、テスタ３００による検査結果および／または自己診断結果のデータがＤＵＴごとに示されており、そのデータの基準値からの乖離の程度の違いが異なる色で表示されている。例えば、テスタに故障が生じていないＰＡＳＳの状態を４段階で示しており、基準値からの乖離が小さく故障の可能性がほとんどないレベル０では緑色（図４では中間の灰色）、それよりも基準値からの乖離が大きくなる順にレベル１、レベル２、レベル３とし、レベル１では水色（図４では薄い灰色）、レベル２では黄色（図４ではドット）、レベル３では赤色（図４では濃い灰色）で表している。レベルが上がるほどＦＡＩＬに近づき、故障の可能性が高くなる。また、ＦＡＩＬは実際に故障が発生していることを示し、黒で表している。また、図４ではＦＡＩＬになったＤＵＴの表示部分をクリックすることにより強調表示（枠表示）されていることを示している。
図５は、ウエハマップ描画コントロール部６１により描画したウエハマップにおける、選択されたＳｌｏｔ Ｎｏ．のテスタモジュールボード３３に対応するＤＵＴの検査結果および／または自己診断結果のみを表示した場合（Ｓｌｏｔ Ｎｏ．フォーカス）を示している。選択されないテスタモジュールボード３３に対応するＤＵＴの検査結果および／または自己診断結果は実際には灰色で表示されるが、図５では便宜上、白色で示している。
図６は、ウエハマップ描画コントロール部６１により描画したウエハマップにおける、選択されたＬＳＩ Ｎｏ．のＬＳＩに対応するＤＵＴの検査結果および／または自己診断結果のみを表示した場合（ＬＳＩフォーカス）を示している。選択されないＬＳＩ Ｎｏ．のＬＳＩに対応するＤＵＴの検査結果および／または自己診断結果は実際には灰色で表示されるが、図６では便宜上、白色で示している。なお、ＬＳＩフォーカスの場合は、各ボードの同じＮｏ．のＬＳＩに対応するＤＵＴの結果が表示される。
図７は、表示装置であるディスプレイにウエハマップを表示した操作画面の一例を示す図である。図７の操作画面において、「Ｓｅａｒｃｈ ＵｎｉｔＮａｍｅ」の下には試験項目が表示され、表示された部分の横をクリックすることにより、複数、例えば２０種類以上の検査のうち特定のものを選択することができるようになっており、選択した検査の結果がウエハマップ上に表示される。
また、「Ｓｅａｒｃｈ ＳＬＯＴ」の下にはＳｌｏｔ Ｎｏ．が表示され、表示された部分の横をクリックすることにより、表示するＳｌｏｔ Ｎｏ．を選択することができるようになっており、図５に示すように、選択されたＳｌｏｔ Ｎｏ．のテスタモジュールボードに対応するＤＵＴの検査結果および／または自己診断結果のみが表示される。「Ａｌｌ」を選択することにより、全てのＳｌｏｔ Ｎｏ．のテスタモジュールボードが選択される。一方、「Ｓｅａｒｃｈ ＬＳＩ」の下にはＬＳＩ Ｎｏ．が表示され、表示された部分の横をクリックすることにより、表示するＬＳＩ Ｎｏ．を選択できるようになっており、図６に示すように、選択されたＬＳＩ Ｎｏ．のＬＳＩに対応するＤＵＴの検査結果および／または自己診断結果のみが表示される。「Ａｌｌ」を選択することにより、全てのＬＳＩ Ｎｏ．のＬＳＩが選択される。図７は、ＳｌｏｔおよびＬＳＩのいずれも「Ａｌｌ」であるため、全てのＤＵＴの検査結果および／または自己診断結果が示されている。なお、図５は、Ｓｌｏｔ Ｎｏ．として所定のＮｏ．のものが選択され、ＬＳＩについては「Ａｌｌ」が選択された場合であり、図６は、Ｓｌｏｔについては「Ａｌｌ」が選択され、ＬＳＩ Ｎｏ．として所定のＮｏ．のものが選択された場合である。Ｓｌｏｔ Ｎｏ．およびＬＳＩ Ｎｏ．の両方について所定のＮｏ．のものを選択すると、一つのＬＳＩに対応するＤＵＴの結果のみが表示される。例えば、Ｓｌｏｔ．Ｎｏ．として「２」を選択し、ＬＳＩ Ｎｏ．として「３」を選択すると、２番目のテスタモジュールボードの３番目のＬＳＩに対応するＤＵＴの結果のみが表示される。
また、図７では、黒色のＦＡＩＬとなったＤＵＴの表示部分をクリックした状態を示しているが、特定のＤＵＴの表示部分をクリックすることにより、上述したように、そのＤＵＴが強調表示されるとともに、クリックされたＤＵＴの番号およびすべての検査結果および／または自己診断結果が表示されるようになっている。
＜検査システムの動作＞
このように構成された検査システム１００においては、プローバ２００の搬送部２２によりプローブカード２５を装着し、次いで搬送部２２によりキャリア内のウエハＷをステージ２６上に搬送し、ウエハＷをステージ２６上に真空吸着した状態で、ウエハＷに対してテスタ３００により、電気的検査を行う。このとき、プローブカード２５はコンタクトブロック３４を介してテスタマザーボード３２に電気的に接続されている。
検査または自己診断に際しては、ステージ２６を上昇させてプローブカード２５のプローブ２５ａをウエハＷの各ＤＵＴに接触させる。そして、テスタモジュールボード３３からの電気信号が、マザーボード３２、コンタクトブロック３４、プローブカード２５を経てウエハＷの各ＤＵＴに至り、さらにＤＵＴからプローブカード２５、コンタクトブロック３４、テスタマザーボード３２を経てテスタモジュールボード３３に戻る。これにより各ＤＵＴの電気的特性の検査、および自己診断が実施される。
具体的には、テスタ３００からウエハ上のＤＵＴに対して、電圧、電流、ロジック波形等を出力し、デバイスからの電圧、電流、ロジック波形を測定し、ＤＵＴのＰＡＳＳおよびＮＧを判断する。また、プローブとＤＵＴのコンタクト抵抗やリーク電流といった自己診断項目の測定を実施し、ＰＡＳＳおよびＮＧを判断する。そして、それらの結果をウエハマップに表示する。
また、このような検査した電気特性および／または自己診断結果によりテスタ３００の故障解析を行うことができる。本実施形態では、テスタ３００の構成を加味したウエハマップを作成し、ウエハマップ上の個々のＤＵＴの表示部分にテスタ３００による検査結果および／または自己診断結果を表示できるようにし、その結果に基づいて故障解析をできるようにした。
具体的には、ウエハマップには、テスタ３００による検査結果および／または自己診断結果のデータがＤＵＴごとに示されており、各ＤＵＴの表示部分がテスタモジュールボード３３のＬＳＩに紐づけられ、かつ、ＤＵＴごとに示されるテスタ３００による検査結果および／または自己診断結果のデータが、そのデータの基準値からの乖離の程度を色分けして示しており、あるＤＵＴがＦＡＩＬになった場合に、複数のテスタモジュールボード３３のうちどのボードのどのＬＳＩが故障しているかを短時間で解析することができる。
また、ＤＵＴの検査結果および／または自己診断結果がＦＡＩＬになっていないＰＡＳＳの状態でも、ウエハマップ上で検査結果および／または自己診断結果が基準値からどの程度乖離しているかわかるので、その結果から、複数のテスタモジュールボード３３のうちどのボードのどのＬＳＩがＦＡＩＬに近いかを把握することができ、故障の予知を行うことができる。また、ウエハマップ上でテスタモジュールボード３３のＬＳＩに紐づけられた各ＤＵＴの検査結果および／または自己診断結果を視覚的に把握することができるので、このような故障の予知を短時間で行うことができる。
さらに、ウエハマップのＤＵＴ表示にフィルタをかけ、選択されたＳｌｏｔ Ｎｏ．のテスタモジュールボード３３に対応するＤＵＴの検査結果および／または自己診断結果のみを表示（Ｓｌｏｔ Ｎｏ．フォーカス）すること、および複数のボード３３における所定のＬＳＩ Ｎｏ．のＬＳＩに対応するＤＵＴの検査結果および／または自己診断結果のみを表示（ＬＳＩ Ｎｏ．フォーカス）することにより、例えば、特定のテスタボードモジュールボード３３の差し込み不良や、各ボードの特定の番号のＬＳＩの配線不良が原因で、故障または故障に近い状態となっていること等の問題を視覚的に即座に認識することができ、故障解析または故障予知を極めて短時間で行うことができる。
さらにまた、ウエハマップ表示画面上で特定のＤＵＴの表示部分をクリックすることにより強調表示し、そのＤＵＴ番号を特定することができるので、そのＤＵＴに紐付けられたテスタモジュールボード３３のＬＳＩを特定することができ、故障したＬＳＩを把握することができる。また、クリックしたＤＵＴの全ての情報を表示することができるので、ある検査項目で問題となったＤＵＴの他の検査履歴も把握することができ、故障解析を詳細に行うことができる。
従来、ウエハマップにＤＵＴのＰＡＳＳ／ＦＡＩＬを表示することは行われていたが、ウエハマップにテスタ構成を反映させることにより、テスタの故障解析を行う技術は従来存在していなかった。本実施形態では、ウエハマップにテスタ構成を反映させるので、所定の検査や自己診断においてテスタ起因のＦＡＩＬが生じた場合に、テスタの故障箇所を視覚的に把握することができ、故障解析の時間短縮および工数の削減を実現することができる。また、ウエハマップにテスタ構成を反映させるだけでなく、所定の検査において、ＰＡＳＳであってもウエハマップ上で各ＤＵＴにおける基準値からの乖離を段階的に表示することができるので、検査結果や自己診断結果がＦＡＩＬに近い値のＤＵＴから、故障が起こりやすいテスタ部分を把握して故障予知も行うことができる。しかも、故障予知をウエハマップ表示で視覚的に行うことにより、故障前の問題抽出を迅速に行うことができ、テスタの故障前に迅速に対応することができ、装置のダウンタイムを短縮することができる。
さらに、本実施形態では、ウエハマップ描画情報記述部（Ｗａｆｅｒｍａｐ．ｘｍｌ）６２に、各ＤＵＴの表示色、ＤＵＴ数、各ＤＵＴとウエハマップ上の座標との関連付け、ならびに、各ＤＵＴとテスタのＳｌｏｔ Ｎｏ．およびＬＳＩ Ｎｏ．との関連付け情報が記述され、これによりウエハマップ表示色、ＤＵＴ数、対応Ｓｌｏｔ（テスタマザーボード）、対応ＬＳＩ等を定義している。このため、ウエハマップの表示色の変更、ＤＵＴ数の変更等に柔軟に対応することが可能であり、リソースの再利用性が高い。これにより、ソフトウェア開発の工数を削減することができる。
＜他の適用＞
なお、本発明は上記実施の形態に限定されることなく、本発明の思想の範囲内において種々変形可能である。例えば、上記実施の形態において、ソフトウェアは一例にすぎず、テスタ構成と関連づけたウエハマップを表示できれば上記実施の形態に限るものではない。また、検査システムの構成も上記実施形態に限定されない。例えば、上記実施形態では、テスタ制御部の表示装置にウエハマップを表示させる構成を示したが、ウエハマップ表示機能だけを外部のＰＣ等に組み込み、外部のＰＣ等に同様のウエハマップを表示させてもよい。また、検査システムが複数のプローバおよび複数のテスタを含んでいてもよい。
２１；本体部
２２；搬送部
２３；筐体
２４；ヘッドプレート
２５；プローブカード
２５ａ；プローブ
２６；ステージ（ウエハチャックトップ）
２７；プローバ制御部
３１；筐体
３２；テスタマザーボード
３３；テスタモジュールボード（Ｓｌｏｔ）
３４；コンタクトブロック
３５；テスタ制御部
４１；主制御部
４２；入力装置
４３；出力装置
４４；表示装置
４５；記憶装置
４８；ＣＰＵ
４９；ＲＡＭ
５０；ＲＯＭ
５１；記憶媒体
６０；ウエハマップ描画アプリケーション
６１；ウエハマップ描画コントロール部（ウエハマップコントロールクラス）
６２；ウエハマップ描画情報記述部（Ｗａｆｅｒｍａｐ．ｘｍｌ）
６３；ウエハマップデータコンテナ
６４；表示属性収容部（ＤｒａｗＷａｆｅｒＭａｐＡｔｔｒ）
１００；検査システム
２００；プローバ
３００；テスタ

Claims (23)

  1. 複数のＤＵＴが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のＤＵＴの電極に接触させるプローブカードとを有するプローバと、
    前記プローブカードを介して前記半導体ウエハ上の複数のＤＵＴに電気的信号を与え、前記ＤＵＴの電気特性を検査するテスタと
    を備え、
    前記テスタは、前記複数のＤＵＴの各々に対応するＬＳＩを複数搭載した複数のテスタモジュールボードと、
    前記複数のＤＵＴの検査結果および／または前記テスタの自己診断結果を示したウエハマップを表示する表示部、および前記表示部に表示する前記ウエハマップを描画するウエハマップ描画アプリケーションを有する制御部とを有し、
    前記ウエハマップ描画アプリケーションは、前記検査結果および／または前記自己診断結果を、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分に段階的に表示するとともに、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分が、前記複数のテスタモジュールボードに搭載された前記複数のＬＳＩの各々に紐付けられていることを特徴とする検査システム。
  2. 前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有することを特徴とする請求項１に記載の検査システム。
  3. 前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有することを特徴とする請求項１に記載の検査システム。
  4. 前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩでかつ選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有することを特徴とする請求項１に記載の検査システム。
  5. 前記ウエハマップ描画アプリケーションは、前記ウエハマップ上で選択されたＤＵＴのＤＵＴ番号を検出し、選択されたＤＵＴを強調表示する機能を有することを特徴とする請求項１から請求項４のいずれか１項に記載の検査システム。
  6. 前記ウエハマップ描画アプリケーションは、
    前記表示部に表示する前記ウエハマップを描画する際に描画をコントロールするウエハマップ描画コントロール部と、
    前記ウエハマップを描画する際の、前記ウエハマップ上の各ＤＵＴの表示色、ＤＵＴ数、各ＤＵＴと前記ウエハマップ上の座標との関連付け、ならびに、各ＤＵＴとテスタモジュールボードの番号およびＬＳＩ番号との関連付けの情報を記述したウエハマップ描画情報記述部とを有し、
    前記ウエハマップ描画コントロール部は、前記ウエハマップ描画情報記述部の情報に基づいてウエハマップを描画することを特徴とする請求項１から請求項５のいずれか１項に記載の検査システム。
  7. 複数のＤＵＴが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のＤＵＴの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のＤＵＴに電気的信号を与え、前記ＤＵＴの電気特性を検査するテスタとを有し、前記テスタは、前記複数のＤＵＴの各々に対応するＬＳＩを複数搭載した複数のテスタモジュールボードを有する検査システムにおいて、ウエハマップを表示するウエハマップ表示器であって、
    前記複数のＤＵＴの検査結果および／または前記テスタの自己診断結果を示したウエハマップを表示する表示部と、
    前記表示部に表示する前記ウエハマップを描画するウエハマップ描画アプリケーションとを有し、
    前記ウエハマップ描画アプリケーションは、前記検査結果および／または前記自己診断結果を、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分に段階的に表示するとともに、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分が、前記複数のテスタモジュールボードに搭載された前記複数のＬＳＩの各々に紐付けられていることを特徴とするウエハマップ表示器。
  8. 前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有することを特徴とする請求項７に記載のウエハマップ表示器。
  9. 前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有することを特徴とする請求項７に記載のウエハマップ表示器。
  10. 前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩでかつ選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有することを特徴とする請求項７に記載のウエハマップ表示器。
  11. 前記ウエハマップ描画アプリケーションは、前記ウエハマップ上で選択されたＤＵＴのＤＵＴ番号を検出し、選択されたＤＵＴを強調表示する機能を有することを特徴とする請求項７から請求項１０のいずれか１項に記載のウエハマップ表示器。
  12. 前記ウエハマップ描画アプリケーションは、
    前記表示部に表示する前記ウエハマップを描画する際に描画をコントロールするウエハマップ描画コントロール部と、
    前記ウエハマップを描画する際の、前記ウエハマップ上の各ＤＵＴの表示色、ＤＵＴ数、各ＤＵＴと前記ウエハマップ上の座標との関連付け、ならびに、各ＤＵＴとテスタモジュールボードの番号およびＬＳＩ番号との関連付けの情報を記述したウエハマップ描画情報記述部とを有し、
    前記ウエハマップ描画コントロール部は、前記ウエハマップ描画情報記述部の情報に基づいてウエハマップを描画することを特徴とする請求項７から請求項１１のいずれか１項に記載のウエハマップ表示器。
  13. 複数のＤＵＴが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のＤＵＴの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のＤＵＴに電気的信号を与え、前記ＤＵＴの電気特性を検査するテスタとを有し、前記テスタは、前記複数のＤＵＴの各々に対応するＬＳＩを複数搭載した複数のテスタモジュールボードを有する検査システムにおいて、前記複数のＤＵＴの検査結果および／または前記テスタの自己診断結果を示したウエハマップを表示部に表示するウエハマップ表示方法であって、
    前記表示部に表示する前記ウエハマップを描画するにあたり、前記検査結果および／または前記自己診断結果を、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分に段階的に表示するとともに、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分を、前記複数のテスタモジュールボードに搭載された前記複数のＬＳＩの各々に紐付けし、
    前記ウエハマップに示された前記検査結果および／または前記自己診断結果から前記テスタの故障解析または故障予知を行うことを特徴とするウエハマップ表示方法。
  14. 前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示することを特徴とする請求項１３に記載のウエハマップ表示方法。
  15. 前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示することを特徴とする請求項１３に記載のウエハマップ表示方法。
  16. 前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩでかつ選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示することを特徴とする請求項１３に記載のウエハマップ表示方法。
  17. 前記ウエハマップ上でＤＵＴを選択し、選択されたＤＵＴのＤＵＴ番号を検出し、選択されたＤＵＴを強調表示させることを特徴とする請求項１３から請求項１６のいずれか１項に記載のウエハマップ表示方法。
  18. 複数のＤＵＴが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のＤＵＴの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のＤＵＴに電気的信号を与え、前記ＤＵＴの電気特性を検査するテスタとを有し、前記テスタは、前記複数のＤＵＴの各々に対応するＬＳＩを複数搭載した複数のテスタモジュールボードを有する検査システムにおいて、表示部に前記複数のＤＵＴの検査結果および／または前記テスタの自己診断結果を示したウエハマップを表示するコンピュータプログラムであって、
    前記表示部に表示する前記ウエハマップを描画するウエハマップ描画アプリケーションを有し、
    前記ウエハマップ描画アプリケーションは、前記検査結果および／または前記自己診断結果を、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分に段階的に表示するとともに、前記ウエハマップにおける前記複数のＤＵＴの各々の表示部分が、前記複数のテスタモジュールボードに搭載された前記複数のＬＳＩの各々に紐付けられていることを特徴とするコンピュータプログラム。
  19. 前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有することを特徴とする請求項１８に記載のコンピュータプログラム。
  20. 前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有することを特徴とする請求項１８に記載のコンピュータプログラム。
  21. 前記ウエハマップ描画アプリケーションは、前記ウエハマップのＤＵＴ表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのＬＳＩでかつ選択された番号のＬＳＩに対応するＤＵＴの前記検査結果および／または前記自己診断結果のみを表示する機能を有することを特徴とする請求項１８に記載のコンピュータプログラム。
  22. 前記ウエハマップ描画アプリケーションは、前記ウエハマップ上で選択されたＤＵＴのＤＵＴ番号を検出し、選択されたＤＵＴを強調表示する機能を有することを特徴とする請求項１８から請求項２１のいずれか１項に記載のコンピュータプログラム。
  23. 前記ウエハマップ描画アプリケーションは、
    前記表示部に表示する前記ウエハマップを描画する際に描画をコントロールするウエハマップ描画コントロール部と、
    前記ウエハマップを描画する際の、前記ウエハマップ上の各ＤＵＴの表示色、ＤＵＴ数、各ＤＵＴと前記ウエハマップ上の座標との関連付け、ならびに、各ＤＵＴとテスタモジュールボードの番号およびＬＳＩ番号との関連付けの情報を記述したウエハマップ描画情報記述部とを有し、
    前記ウエハマップ描画コントロール部は、前記ウエハマップ描画情報記述部の情報に基づいてウエハマップを描画することを特徴とする請求項１８から請求項２２のいずれか１項に記載のコンピュータプログラム。
JP2017067047A 2017-03-30 2017-03-30 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム Active JP6815251B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017067047A JP6815251B2 (ja) 2017-03-30 2017-03-30 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
PCT/JP2018/004408 WO2018179890A1 (ja) 2017-03-30 2018-02-08 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
CN201880023358.2A CN110494965B (zh) 2017-03-30 2018-02-08 检查***、晶圆图显示器、晶圆图显示方法以及存储介质
US16/499,159 US11009544B2 (en) 2017-03-30 2018-02-08 Inspection system, wafer map display, wafer map display method, and computer program
KR1020197031951A KR102305872B1 (ko) 2017-03-30 2018-02-08 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
TW107110647A TWI744511B (zh) 2017-03-30 2018-03-28 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017067047A JP6815251B2 (ja) 2017-03-30 2017-03-30 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム

Publications (3)

Publication Number Publication Date
JP2018170418A JP2018170418A (ja) 2018-11-01
JP2018170418A5 JP2018170418A5 (ja) 2019-12-05
JP6815251B2 true JP6815251B2 (ja) 2021-01-20

Family

ID=63674743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017067047A Active JP6815251B2 (ja) 2017-03-30 2017-03-30 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム

Country Status (6)

Country Link
US (1) US11009544B2 (ja)
JP (1) JP6815251B2 (ja)
KR (1) KR102305872B1 (ja)
CN (1) CN110494965B (ja)
TW (1) TWI744511B (ja)
WO (1) WO2018179890A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147959A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
US10802068B2 (en) * 2018-12-07 2020-10-13 Powertech Technology Inc. Method of detecting abnormal test signal channel of automatic test equipment
JP7295703B2 (ja) * 2019-05-29 2023-06-21 株式会社アドバンテスト 試験装置
JP7153142B2 (ja) * 2019-09-06 2022-10-13 株式会社日立ハイテク レシピ情報提示システム、レシピエラー推定システム
JP7454385B2 (ja) * 2020-01-23 2024-03-22 浜松ホトニクス株式会社 ウェハ搬送ユニット及びウェハ搬送方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108117A (ja) * 2005-10-17 2007-04-26 Sharp Corp 不良原因工程特定システムおよび方法、並びにその方法を実行するためのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4976112B2 (ja) * 2006-11-24 2012-07-18 株式会社日立ハイテクノロジーズ 欠陥レビュー方法および装置
WO2010097841A1 (ja) * 2009-02-27 2010-09-02 株式会社アドバンテスト 試験装置および試験方法
JP5433266B2 (ja) * 2009-03-19 2014-03-05 東京エレクトロン株式会社 針跡の判定方法及び針跡判定用プログラム
JP4482707B1 (ja) * 2009-07-13 2010-06-16 株式会社アドバンテスト 試験装置
US8237462B2 (en) * 2009-08-11 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer-level testing of integrated circuits
JP4487016B1 (ja) * 2009-09-10 2010-06-23 株式会社アドバンテスト 通電部材、接続部材、試験装置および接続部材を修繕する方法
JP2011097799A (ja) * 2009-11-02 2011-05-12 Yokogawa Electric Corp 電源装置および半導体試験装置
JP2011210775A (ja) 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
KR100989561B1 (ko) * 2010-06-10 2010-10-25 주식회사 창성에이스산업 Ｌｅｄ 및 웨이퍼 검사장치 및 이를 이용한 검사방법
KR20130071082A (ko) * 2011-12-20 2013-06-28 세메스 주식회사 웨이퍼 검사 설정 방법
KR101877432B1 (ko) * 2012-02-06 2018-07-11 삼성전자주식회사 프로브 카드의 니들들을 자동으로 포커싱하고 클리닝하는 방법
WO2014132855A1 (ja) * 2013-02-27 2014-09-04 株式会社東京精密 プローブ装置
JP5825569B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置のアライメント支援装置及びアライメント支援方法
JP2015061021A (ja) * 2013-09-20 2015-03-30 東京エレクトロン株式会社 ウエハ検査ユニット、テストヘッド及びウエハ検査装置
US9632134B2 (en) * 2015-05-15 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Generating probing map including touchdowns free of disabled probing site
CN106531657A (zh) * 2017-01-13 2017-03-22 京隆科技(苏州)有限公司 无墨点晶圆外观检查方法及其检查***
US10620236B2 (en) * 2017-06-12 2020-04-14 Marvell Asia Pte, Ltd. Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites

Also Published As

Publication number Publication date
JP2018170418A (ja) 2018-11-01
KR102305872B1 (ko) 2021-09-27
CN110494965A (zh) 2019-11-22
KR20190137113A (ko) 2019-12-10
TWI744511B (zh) 2021-11-01
US20200064398A1 (en) 2020-02-27
CN110494965B (zh) 2022-12-23
WO2018179890A1 (ja) 2018-10-04
TW201903422A (zh) 2019-01-16
US11009544B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
JP6815251B2 (ja) 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
JP2018170418A5 (ja)
JP6520371B2 (ja) 基板検査装置、基板検査方法、及び基板検査プログラム
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
JP4247076B2 (ja) 基板検査システム、及び基板検査方法
JP2000243794A (ja) 半導体ウエハの解析方法
KR100780849B1 (ko) 샷 단위의 웨이퍼 검사 방법
JP2017150911A (ja) 回路基板検査装置
US8283940B2 (en) Probe device, processing device, and probe testing method
JPH10170585A (ja) 回路基板検査方法
KR100286098B1 (ko) 리피트페일칩검출시스템및방법
JPH10142281A (ja) 回路基板検査方法
US11899065B2 (en) System and method to weight defects with co-located modeled faults
US11428712B2 (en) Analysis device and image generation method
US20210372944A1 (en) Analysis apparatus and image creation method
KR20230140710A (ko) 반도체 칩 진단 시스템 및 그 방법
JP2000321329A (ja) 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体
JP2017142127A (ja) 検査装置、検査方法及び検査プログラム
JP2006234392A (ja) 半導体検査装置及び半導体検査装置の不具合特定方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6815251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250