JP2006234392A - 半導体検査装置及び半導体検査装置の不具合特定方法 - Google Patents
半導体検査装置及び半導体検査装置の不具合特定方法 Download PDFInfo
- Publication number
- JP2006234392A JP2006234392A JP2005045143A JP2005045143A JP2006234392A JP 2006234392 A JP2006234392 A JP 2006234392A JP 2005045143 A JP2005045143 A JP 2005045143A JP 2005045143 A JP2005045143 A JP 2005045143A JP 2006234392 A JP2006234392 A JP 2006234392A
- Authority
- JP
- Japan
- Prior art keywords
- electrical
- tester
- semiconductor inspection
- element devices
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】 IC等の半導体素子の検査において不具合が発生した場合に、当該不具合箇所の特定を簡便に、かつ、より的確に行うことができる半導体検査装置、及び半導体検査装置の不具合特定方法を提供する。
【解決手段】 素子の電気特性を検査するためのテスタを含む複数の要素装置と、テスタから複数の要素装置までの各々の要素装置間を直列に、かつ、電気的に接続している素子を検査するための複数の検査用電気配線と、各々の検査用電気配線とテスタとを並列に、かつ、電気的に接続している、複数の要素装置うち不具合が発生している要素装置を特定するための不具合特定用電気配線と、を有する。
【選択図】 図1
【解決手段】 素子の電気特性を検査するためのテスタを含む複数の要素装置と、テスタから複数の要素装置までの各々の要素装置間を直列に、かつ、電気的に接続している素子を検査するための複数の検査用電気配線と、各々の検査用電気配線とテスタとを並列に、かつ、電気的に接続している、複数の要素装置うち不具合が発生している要素装置を特定するための不具合特定用電気配線と、を有する。
【選択図】 図1
Description
本発明は、例えば、IC(Integrated Circuits)等の半導体素子の電気特性を検査するための半導体検査装置、及び半導体検査装置の不具合を特定する方法に関する。
上記の半導体検査装置にて、IC等の半導体素子における電気特性の異常の有無を判断するための検査では、半導体素子が有する電極パッドにプローブ針を接触させ、電気的な導通を取っている。半導体検査装置は、例えば、テスタ、テスタヘッド、パフォーマンスボード、及びプローブカード等、複数の要素装置を有しており、それぞれが電気的に接続されている。
上記の検査をしたとき、例えば、半導体素子と半導体検査装置との間に断線等の不具合が起こり、当該半導体素子の電気特性を測定できない場合がある。特許文献1では、半導体装置の電極パッドと直接接触するプローブ針を有するプローブカードとの間に発生する断線等の不具合について、例えばどのプローブ針に不具合が生じているのかを特定する方法が開示されている。
しかしながら、上記の方法では、不具合の原因が半導体検査装置が有する要素装置、例えばパフォーマンスボード等、に原因がある場合には、不具合箇所を特定することが難しい。不具合箇所を特定するためには、各要素装置自体について、または要素装置間の電気配線について、電気的な確認作業、目視による確認作業等、手間がかかる作業が必要になる。
本発明の目的は、IC等の半導体素子の検査において不具合が発生した場合に、当該不具合箇所の特定を簡便に、かつ、より的確に行うことができる半導体検査装置、及び半導体検査装置の不具合特定方法を提供することにある。
上記の課題を解決するために、本発明は、素子の電気特性を検査するためのテスタを含む複数の要素装置と、前記テスタから複数の前記要素装置までの各々の前記要素装置間を直列に、かつ、電気的に接続している前記素子を検査するための複数の検査用電気配線と、各々の前記検査用電気配線と前記テスタとを並列に、かつ、電気的に接続している、複数の前記要素装置のうち不具合が発生している前記要素装置を特定するための1本以上の不具合特定用電気配線と、を有することを要旨とする。
本発明に係る半導体検査装置によれば、各々の複数の検査用電気配線とテスタとを並列に、かつ、電気的に接続した1本以上の不具合特定用電気配線を有することにより、当該不具合特定用電気配線を用いてテスタと各々の検査用電気配線との間を電気測定することができることから、電気測定の結果からテスタを含む要素装置のうち、どこに不具合が生じているかを、簡便に、かつ、より的確に判断することができる。
また、本発明は、素子の電気特性を検査するためのテスタを含むn(nは2以上の自然数)台の要素装置と、前記テスタからn台の前記要素装置までの各々の前記要素装置間を直列に、かつ、電気的に接続している前記素子を検査するための(n−1)本の検査用電気配線と、(n−2)本以上の前記検査用電気配線と前記テスタとを並列に、かつ、電気的に接続している、複数の前記要素装置のうち不具合が発生している前記要素装置を特定するための少なくとも(n−2)本以上の不具合特定用電気配線と、を有することを要旨とする。
また、本発明は、素子の電気特性を検査するためのテスタを含む複数の要素装置を有する半導体検査装置の、前記テスタと各々の前記要素装置との間の電気測定を行うステップと、前記電気測定により得られた電気特性の結果に基づいて、前記電気特性が正常であるか異常であるかを判定し、前記電気特性が異常であると判定した場合には、前記判定結果に基づいて複数の前記要素装置のうち、不具合が発生している要素装置を特定するステップと、を有することを要旨とする。
本発明に係る半導体検査装置によれば、テスタと要素装置との間の電気測定を行い、その電気特性の結果に基づいて、当該電気特性の結果が正常であるか、異常であるかを判定し、異常であると判定した場合には、どの要素装置に不具合が生じているのかを特定することにより、半導体検査装置が有する要素装置の不具合箇所を簡便に、かつ、より的確に判断することができる。
また、本発明は、素子の電気特性を検査するためのテスタを含む複数の要素装置を有する半導体検査装置に、前記素子を電気測定が可能な状態にセットするステップと、前記要素装置に不具合が発生しているか否かを判定するために前記素子を電気測定するステップと、前記電気測定により得られた電気特性の結果に基づいて、前記電気特性が正常であるか異常であるかを判定し、前記電気特性が異常であると判定した場合には、前記テスタと各々の前記要素装置との間の電気測定を行うステップと、前記電気測定により得られた電気特性の結果に基づいて、前記電気特性が正常であるか異常であるかを判定し、前記電気特性が異常であると判定した場合には、前記判定結果に基づいて複数の前記要素装置のうち、不具合が発生している要素装置を特定するステップと、を有することを要旨とする。
本発明の実施形態を図1を参照して説明する。
半導体検査装置100は、上から順に、テスタ10、テスタヘッド11、パフォーマンスボード12、フロックリング13、プローブカード14、及びステージ15の、6つの要素装置を有している。テスタ10とテスタヘッド11、テスタヘッド11とパフォーマンスボード12、パフォーマンスボード12とフロックリング13、フロックリング13とプローブカード14との間には、それぞれ検査用電気配線31〜34が直列に、かつ、電気的に接続されている。
半導体検査装置100は、上から順に、テスタ10、テスタヘッド11、パフォーマンスボード12、フロックリング13、プローブカード14、及びステージ15の、6つの要素装置を有している。テスタ10とテスタヘッド11、テスタヘッド11とパフォーマンスボード12、パフォーマンスボード12とフロックリング13、フロックリング13とプローブカード14との間には、それぞれ検査用電気配線31〜34が直列に、かつ、電気的に接続されている。
ステージ15には、電気測定検査される、素子としてのICチップ20が載置されている。プローブカード14とICチップ20との間は、検査用電気配線35としてのプローブ針によって、ICチップ20を電気測定する際に、電気的に接続される。
なお、ここでの検査用電気配線31〜35は、検査用電気配線35のようにプローブ針のようなものも含み、また、コネクタやピン等で上記の各要素装置間を接続する場合には、コネクタやピンのようなものも検査用電気配線とみなしている。したがって、半導体検査装置100は、5本の検査用電気配線31〜35を有している。
一般的には、半導体検査装置100がn(nは自然数)台の要素装置を有する場合、検査用電気配線は、要素装置間に配置されるので、(n−1)本を有する。
プローブカード14は、ICチップ20等の素子との電気的な接続をとるための電極パッド(図示せず)のレイアウトパターンに対応して、検査用電気配線35としてのプローブ針の位置を予め一致させている要素装置である。したがって、ICチップ20のレイアウトパターンが違う製品を電気測定する場合には、そのレイアウトパターンに対応したプローブカード14と交換する。
パフォーマンスボード12は、ICチップ20の機能に対応した電気測定用のピンを有する要素装置である。パフォーマンスボード12は、ICチップ20の機能が違う製品を電気測定する場合には、その機能に対応したパフォーマンスボード12と交換する。
フロックリング13は、プローブカード14とパフォーマンスボード12とを電気的に接続するための媒介的な役割を果たす要素装置である。プローブカード14、パフォーマンスボード12の交換に合わせて交換する場合がある。
テスタヘッド11は、パフォーマンスボード12とテスタ10とを電気的に接続するための媒介的な役割を果たす要素装置である。パフォーマンスボード12の交換に合わせて交換する場合がある。
テスタ10は、ICチップ20を電気測定するための電圧または電流を加えるための要素装置である。また、テスタ10は、ICチップ20の電気測定をすべき位置にステージ15を動かし、ICチップ20の電気測定の結果に基づき、ICチップ20が正常であるか異常であるかの判定をする。
テスタ10には、コンピュータ等を有するワークステーション200が電気的に接続されている。ワークステーション200は、ICチップ20の電気測定の条件や測定位置の情報を有し、テスタ10に電気測定条件や測定すべき位置等の情報を伝達する。ICチップ20の電気測定の結果を記憶したり、場合によっては電気測定の結果を解析する。また、電気測定の結果または解析した結果等を、モニターや印刷装置等の外部表示装置を用いて表示することができる。ワークステーション200が有する入力部(図示せず)から、データを入力することにより、新たに電気測定条件等を設定することができる。
なお、本実施形態では、ワークステーション200を用いて、半導体検査装置100の制御をしているが、当該ワークステーション200が有している機能を、テスタ10が有している場合には、ワークステーション200がなくても構わない。
半導体検査装置100は、テスタ10から、並列に、各々の検査用電気配線31〜35と電気的に接続された不具合特定用電気配線41〜45を有している。不具合特定用電気配線41は、テスタ10と検査用電気配線31と、不具合特定用電気配線42は、テスタ10と検査用電気配線32と、不具合特定用電気配線43は、テスタ10と検査用電気配線33と、不具合特定用電気配線44は、テスタ10と検査用電気配線34と、不具合特定用電気配線45は、テスタ10と検査用電気配線35と、それぞれ電気的に接続されている。したがって、半導体検査装置100は、5本の不具合特定用電気配線41〜45を有している。
なお、不具合特定用電気配線41〜45は、そのいずれか1本を省いて、4本にしてもよい。すなわち、一般的には、検査用電気配線の本数よりも1本少ない本数を有すれば、どの要素装置に不具合が発生しているかを特定できる。すなわち、n台の要素装置がある場合には、不具合特定用電気配線は(n−2)本あればよい。
次に、半導体検査装置100における、要素装置のどこに不具合が発生しているかを特定する方法について、図2を参照して説明する。
ステップ10では、ICチップ20を半導体検査装置100にセットする。ICチップ20をステージに載置して、プローブカード14の下側に移動させる。
ステップ10では、ICチップ20を半導体検査装置100にセットする。ICチップ20をステージに載置して、プローブカード14の下側に移動させる。
ステップ20では、ICチップ20を電気測定する。プローブカード14の検査用電気配線35としてのプローブ針をICチップ20の電極パッドに接触させる。ワークステーション200に記憶されている電気測定の条件データ、及び測定を実行させる命令をテスタ10に伝達する。テスタ10は、伝達された電気測定の条件データに基づいて、当該テスタ10から、検査用電気配線31〜35、及びテスタヘッド11等の各要素装置を介して、電圧または電流をICチップ20に加える。電気測定された結果は、テスタ10と、テスタ10を介してワークステーション200に記憶される。なお、ICチップ20の複数の箇所で電気測定してもよい。
ステップ30では、電気測定した結果について、不具合が発生しているか否かの判定をする。電気測定の結果の判定は、ワークステーション200のデータ処理部(図示せず)か、またはテスタ10で行われる。ICチップ20の電気的特性が、当該ICチップ20が取るべき特性値となっている場合、すなわち、電気的コンタクトが良好である場合には、半導体検査装置100に不具合がないと判定し、次のステップ40に進み、ICチップ20の電気特性検査を行う。不具合であると判定する基準は、例えば、電気特性において、通常よりも電圧が数倍高い電圧値としてもよい。なお、ICチップ20の複数の箇所を電気測定した場合は、電気測定のミスによって得られた電気特性異常であるか、半導体検査装置100に異常が発生しているかの判断を高めることができる。
上記の場合とは逆に、ICチップ20の電気的特性が測定できない場合には、ステップ50に進む。
上記の場合とは逆に、ICチップ20の電気的特性が測定できない場合には、ステップ50に進む。
ステップ50では、半導体検査装置100において、どの要素装置で不具合が発生しているかを特定するため、要素装置間の電気測定を行う。要素装置間の電気測定をする電流経路は、第1の電流経路は、テスタ10から不具合特定用電気配線41、検査用電気配線31を経てテスタ10に戻る経路である。第2の電流経路は、テスタ10から、不具合特定用電気配線42、検査用電気配線32、テスタヘッド11、検査用電気配線31を経てテスタ10に戻る経路である。第3の電流経路は、テスタ10から不具合特定用電気配線43、検査用電気配線33、パフォーマンスボード12、検査用電気配線32、テスタヘッド11、検査用電気配線33を経てテスタ10に戻る経路である。第4の電流経路は、テスタ10から不具合特定用電気配線44、検査用電気配線34、フロックリング13、検査用電気配線33、パフォーマンスボード12、検査用電気配線32、テスタヘッド11、検査用電気配線31を経てテスタ10に戻る経路である。第5の電流経路は、テスタ10から不具合特定用電気配線45、検査用電気配線35、プローブカード14、検査用電気配線34、フロックリング13、検査用電気配線33、パフォーマンスボード12、検査用電気配線32、テスタヘッド11、検査用電気配線31を経てテスタ10に戻る経路である。
上記の第1〜第5の電流経路からわかるように、第5の電流経路は第1〜第4の電流経路を含み、第4の電流経路は第1〜第3の電流経路を含む。すなわち、第mの電流経路(mは2以上の自然数)は第(m−1)の電流経路を含む。
電気測定された結果は、テスタ10と、テスタ10を介してワークステーション200に記憶される。
電気測定された結果は、テスタ10と、テスタ10を介してワークステーション200に記憶される。
ステップ60では、電気測定した結果に基づいて不具合箇所を特定する。上記の5つの電流経路について電気測定した結果、異常であると判定された電気測定データがある場合には、半導体検査装置100が有する要素装置のどれかに不具合があると判定する。不具合が発生しているか否かを判定する基準は、異常に高い電圧値、または電流値が異常に小さい値とする。不具合の特定方法は、例えば、第1〜第3の電流経路の電気特性は正常であると判定され、第4の電流経路の電気測定データが異常であると判定された場合には、フロックリング13が故障している可能性が高いと判定し、フロックリング13に不具合が発生していると特定する。なお、第4の電流経路で異常が発生している場合には、第4の電流経路を含んでいる第5の電流経路も、電気特性は異常であると判定される。
すなわち、第nの電流経路の電気特性が異常であると判定された場合には、第(m+1)以上の電流経路においても電気特性が異常であると判定される。電気特性が正常である場合は、不具合特定用電気配線41〜45と検査用電気配線31〜35との電気的な接続が故障している可能性が高いと判断できる。
なお、不具合特定用電気配線は、(n−2)本でも、上記のように、どの要素装置に不具合が発生しているのかを特定することができる。例えば、不具合特定用電気配線45がない場合、上記の第5の電流経路が形成されない。第4の電流経路、または第3の電流経路の電気特性が異常であると判断された場合には、上記と同様にして不具合が発生している要素装置を特定することができる。第1〜第4の電流経路で異常がないと判定された場合には、不具合特定用電気配線を形成していない検査用電気配線35と電気的に接続されている要素装置、すなわちプローブカード14で異常が発生していると特定することができる。
したがって、上記のようにテスタ10と各々の要素装置との間の電気測定を行い、その電気特性の結果に基づいて、当該電気特性の結果が正常であるか、異常であるかを判定し、異常であると判定した場合には、どの要素装置に不具合が生じているのかを特定することにより、半導体検査装置100が有する各々の要素装置うちどの要素装置に不具合が発生しているのかを簡便に、かつ、より的確に判断することができる。
10…テスタ、11…テスタヘッド、12…パフォーマンスボード、13フロックリング、14…プローブカード、15…ステージ、20…半導体装置としてのICチップ、31〜35…検査用電気配線、41〜45…不具合特定用電気配線、100…半導体検査装置、200…ワークステーション。
Claims (4)
- 素子の電気特性を検査するためのテスタを含む複数の要素装置と、
前記テスタから複数の前記要素装置までの各々の前記要素装置間を直列に、かつ、電気的に接続している前記素子を検査するための複数の検査用電気配線と、
各々の前記検査用電気配線と前記テスタとを並列に、かつ、電気的に接続している、複数の前記要素装置のうち不具合が発生している前記要素装置を特定するための1本以上の不具合特定用電気配線と、
を有する半導体検査装置。 - 素子の電気特性を検査するためのテスタを含むn(nは2以上の自然数)台の要素装置と、
前記テスタからn台の前記要素装置までの各々の前記要素装置間を直列に、かつ、電気的に接続している前記素子を検査するための(n−1)本の検査用電気配線と、
(n−2)本以上の前記検査用電気配線と前記テスタとを並列に、かつ、電気的に接続している、複数の前記要素装置のうち不具合が発生している前記要素装置を特定するための少なくとも(n−2)本以上の不具合特定用電気配線と、
を有する半導体検査装置。 - 素子の電気特性を検査するためのテスタを含む複数の要素装置を有する半導体検査装置の、前記テスタと各々の前記要素装置との間の電気測定を行うステップと、
前記電気測定により得られた電気特性の結果に基づいて、前記電気特性が正常であるか異常であるかを判定し、前記電気特性が異常であると判定した場合には、前記判定結果に基づいて複数の前記要素装置のうち、不具合が発生している要素装置を特定するステップと、
を有する半導体検査装置の不具合特定方法。 - 素子の電気特性を検査するためのテスタを含む複数の要素装置を有する半導体検査装置に、前記素子を電気測定が可能な状態にセットするステップと、
前記要素装置に不具合が発生しているか否かを判定するために前記素子を電気測定するステップと、
前記電気測定により得られた電気特性の結果に基づいて、前記電気特性が正常であるか異常であるかを判定し、前記電気特性が異常であると判定した場合には、前記テスタと各々の前記要素装置との間の電気測定を行うステップと、
前記電気測定により得られた電気特性の結果に基づいて、前記電気特性が正常であるか異常であるかを判定し、前記電気特性が異常であると判定した場合には、前記判定結果に基づいて複数の前記要素装置のうち、不具合が発生している要素装置を特定するステップと、
を有する半導体検査装置の不具合特定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005045143A JP2006234392A (ja) | 2005-02-22 | 2005-02-22 | 半導体検査装置及び半導体検査装置の不具合特定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005045143A JP2006234392A (ja) | 2005-02-22 | 2005-02-22 | 半導体検査装置及び半導体検査装置の不具合特定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006234392A true JP2006234392A (ja) | 2006-09-07 |
Family
ID=37042237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005045143A Withdrawn JP2006234392A (ja) | 2005-02-22 | 2005-02-22 | 半導体検査装置及び半導体検査装置の不具合特定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006234392A (ja) |
-
2005
- 2005-02-22 JP JP2005045143A patent/JP2006234392A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7105977B2 (ja) | 検査システム、ならびに検査システムの故障解析・予知方法 | |
JP4571076B2 (ja) | 半導体装置の検査装置 | |
KR102305872B1 (ko) | 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램 | |
JPH01112179A (ja) | 回路板検査装置および方法 | |
JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
TWI539166B (zh) | Check the wafer and test system | |
KR101866427B1 (ko) | 반도체 소자용 테스트 소켓의 검사장치 | |
JP3624717B2 (ja) | マルチチップモジュール及びその試験方法 | |
JP5208787B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
JP2011123725A (ja) | 計算機回路及び障害検査方法 | |
JP2010185863A (ja) | ポゴタワー電気チャネル自己検査式半導体試験システム | |
WO2007138831A1 (ja) | 基板検査方法及び基板検査装置 | |
WO2008001651A1 (fr) | Procédé d'inspection de carte et dispositif d'inspection de carte | |
JP2006234392A (ja) | 半導体検査装置及び半導体検査装置の不具合特定方法 | |
JP2011215007A (ja) | 試験装置及び試験方法 | |
JP2017150911A (ja) | 回路基板検査装置 | |
JP2021179364A (ja) | 検査データ作成装置および検査データ作成方法 | |
JP2007333387A (ja) | 半導体検査装置 | |
US9939488B2 (en) | Field triage of EOS failures in semiconductor devices | |
JP2005043202A (ja) | 故障検出装置および故障検出方法 | |
JP4257164B2 (ja) | 基板検査装置及び基板検査方法 | |
JP2007012709A (ja) | 半導体検査装置および半導体装置の検査方法 | |
JP2008186829A (ja) | ウェハー検査用治工具及びその治工具を使用した測定方法 | |
KR101363608B1 (ko) | 번인보드 테스트용 지그 | |
JP2011227014A (ja) | プリント基板テスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |