JP2018170418A - 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム - Google Patents
検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム Download PDFInfo
- Publication number
- JP2018170418A JP2018170418A JP2017067047A JP2017067047A JP2018170418A JP 2018170418 A JP2018170418 A JP 2018170418A JP 2017067047 A JP2017067047 A JP 2017067047A JP 2017067047 A JP2017067047 A JP 2017067047A JP 2018170418 A JP2018170418 A JP 2018170418A
- Authority
- JP
- Japan
- Prior art keywords
- wafer map
- dut
- wafer
- tester
- duts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims description 17
- 238000004590 computer program Methods 0.000 title claims description 11
- 238000004092 self-diagnosis Methods 0.000 claims abstract description 72
- 238000004458 analytical method Methods 0.000 claims abstract description 15
- 239000000523 sample Substances 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000012360 testing method Methods 0.000 claims description 25
- 238000001914 filtration Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000003860 storage Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 16
- 238000012546 transfer Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【解決手段】検査システム100は、プローバ200と、テスタ300とを備える。テスタ300は、複数のDUTの各々に対応するLSIを複数搭載した複数のテスタモジュールボード33と、複数のDUTの検査結果および/またはテスタ300の自己診断結果を示したウエハマップを表示する表示部44、および表示部44に表示するウエハマップを描画するウエハマップ描画アプリケーション60を有するテスタ制御部35とを有し、ウエハマップ描画アプリケーション60は、検査結果および/または自己診断結果を複数のDUTの各々に段階的に表示するとともに、ウエハマップにおける複数のDUTの各々が、複数のテスタモジュールボード33に搭載された複数のLSIの各々に紐付けられている。
【選択図】図1
Description
<検査システム>
図1は、本発明の一実施形態に係る検査システムの概略構成を模式的に示す図である。検査システムは、ウエハにおける全てのプロセスが終了した段階で、ウエハに形成されている複数のDUTの電気的検査を行うものである。
(1)ウエハマップデータコンテナ63に格納されたデータをウエハマップとして描画し、表示装置44に表示させる機能
(2)表示されたウエハマップ上でクリックした座標位置のDUTのDUT No.の検出およびクリック位置のDUTの強調表示する機能
(3)ウエハマップのDUT表示にフィルタをかけ、選択されたSlot No.のテスタモジュールボード33に対応するDUTの検査結果および/または自己診断結果のみを表示する機能(Slot No.フォーカス機能)
(4)ウエハマップのDUT表示にフィルタをかけ、選択されたLSI No.のLSIに対応するDUTの検査結果および/または自己診断結果のみを表示する機能(LSIフォーカス機能)
このように構成された検査システム100においては、プローバ200の搬送部22によりプローブカード25を装着し、次いで搬送部22によりキャリア内のウエハWをステージ26上に搬送し、ウエハWをステージ26上に真空吸着した状態で、ウエハWに対してテスタ300により、電気的検査を行う。このとき、プローブカード25はコンタクトブロック34を介してテスタマザーボード32に電気的に接続されている。
なお、本発明は上記実施の形態に限定されることなく、本発明の思想の範囲内において種々変形可能である。例えば、上記実施の形態において、ソフトウェアは一例にすぎず、テスタ構成と関連づけたウエハマップを表示できれば上記実施の形態に限るものではない。また、検査システムの構成も上記実施形態に限定されない。例えば、上記実施形態では、テスタ制御部の表示装置にウエハマップを表示させる構成を示したが、ウエハマップ表示機能だけを外部のPC等に組み込み、外部のPC等に同様のウエハマップを表示させてもよい。また、検査システムが複数のプローバおよび複数のテスタを含んでいてもよい。
22;搬送部
23;筐体
24;ヘッドプレート
25;プローブカード
25a;プローブ
26;ステージ(ウエハチャックトップ)
27;プローバ制御部
31;筐体
32;テスタマザーボード
33;テスタモジュールボード(Slot)
34;コンタクトブロック
35;テスタ制御部
41;主制御部
42;入力装置
43;出力装置
44;表示装置
45;記憶装置
48;CPU
49;RAM
50;ROM
51;記憶媒体
60;ウエハマップ描画アプリケーション
61;ウエハマップ描画コントロール部(ウエハマップコントロールクラス)
62;ウエハマップ描画情報記述部(Wafermap.xml)
63;ウエハマップデータコンテナ
64;表示属性収容部(DrawWaferMapAttr)
100;検査システム
200;プローバ
300;テスタ
Claims (23)
- 複数のDUTが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のDUTの電極に接触させるプローブカードとを有するプローバと、
前記プローブカードを介して前記半導体ウエハ上の複数のDUTに電気的信号を与え、前記DUTの電気特性を検査するテスタと
を備え、
前記テスタは、前記複数のDUTの各々に対応するLSIを複数搭載した複数のテスタモジュールボードと、
前記複数のDUTの検査結果および/または前記テスタの自己診断結果を示したウエハマップを表示する表示部、および前記表示部に表示する前記ウエハマップを描画するウエハマップ描画アプリケーションを有する制御部とを有し、
前記ウエハマップ描画アプリケーションは、前記検査結果および/または前記自己診断結果を前記複数のDUTの各々に段階的に表示するとともに、前記ウエハマップにおける前記複数のDUTの各々が、前記複数のテスタモジュールボードに搭載された前記複数のLSIの各々に紐付けられていることを特徴とする検査システム。 - 前記ウエハマップ描画アプリケーションは、前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示する機能を有することを特徴とする請求項1に記載の検査システム。
- 前記ウエハマップ描画アプリケーションは、前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示する機能を有することを特徴とする請求項1に記載の検査システム。
- 前記ウエハマップ描画アプリケーションは、前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのLSIでかつ選択された番号のLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示する機能を有することを特徴とする請求項1に記載の検査システム。
- 前記ウエハマップ描画アプリケーションは、前記ウエハマップ上で選択されたDUTのDUT番号を検出し、選択されたDUTを強調表示する機能を有することを特徴とする請求項1から請求項4のいずれか1項に記載の検査システム。
- 前記ウエハマップ描画アプリケーションは、
前記表示部に表示する前記ウエハマップを描画する際に描画をコントロールするウエハマップ描画コントロール部と、
ウエハマップにDUTを描画する際の、DUT表示色、DUT数、DUTとウエハマップ上の座標との関連付け、ならびに、DUTとテスタモジュールボードの番号およびLSI番号との関連付けの情報を記述したウエハマップ描画情報記述部とを有し、
前記ウエハマップ描画コントロール部は、前記ウエハマップ描画情報記述部の情報に基づいてウエハマップを描画することを特徴とする請求項1から請求項5のいずれか1項に記載の検査システム。 - 複数のDUTが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のDUTの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のDUTに電気的信号を与え、前記DUTの電気特性を検査するテスタとを有し、前記テスタは、前記複数のDUTの各々に対応するLSIを複数搭載した複数のテスタモジュールボードを有する検査システムにおいて、ウエハマップを表示するウエハマップ表示器であって、
前記複数のDUTの検査結果および/または前記テスタの自己診断結果を示したウエハマップを表示する表示部と、
前記表示部に表示する前記ウエハマップを描画するウエハマップ描画アプリケーションとを有し、
前記ウエハマップ描画アプリケーションは、前記検査結果および/または前記自己診断結果を前記複数のDUTの各々に段階的に表示するとともに、前記ウエハマップにおける前記複数のDUTの各々が、前記複数のテスタモジュールボードに搭載された前記複数のLSIの各々に紐付けられていることを特徴とするウエハマップ表示器。 - 前記ウエハマップ描画アプリケーションは、前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示する機能を有することを特徴とする請求項7に記載のウエハマップ表示器。
- 前記ウエハマップ描画アプリケーションは、前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示する機能を有することを特徴とする請求項7に記載のウエハマップ表示器。
- 前記ウエハマップ描画アプリケーションは、前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのLSIでかつ選択された番号のLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示する機能を有することを特徴とする請求項7に記載のウエハマップ表示器。
- 前記ウエハマップ描画アプリケーションは、前記ウエハマップ上で選択されたDUTのDUT番号を検出し、選択されたDUTを強調表示する機能を有することを特徴とする請求項7から請求項10のいずれか1項に記載のウエハマップ表示器。
- 前記ウエハマップ描画アプリケーションは、
前記表示部に表示する前記ウエハマップを描画する際に描画をコントロールするウエハマップ描画コントロール部と、
ウエハマップにDUTを描画する際の、DUT表示色、DUT数、DUTとウエハマップ上の座標との関連付け、ならびに、DUTとテスタモジュールボードの番号およびLSI番号との関連付けの情報を記述したウエハマップ描画情報記述部とを有し、
前記ウエハマップ描画コントロール部は、前記ウエハマップ描画情報記述部の情報に基づいてウエハマップを描画することを特徴とする請求項7から請求項11のいずれか1項に記載のウエハマップ表示器。 - 複数のDUTが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のDUTの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のDUTに電気的信号を与え、前記DUTの電気特性を検査するテスタとを有し、前記テスタは、前記複数のDUTの各々に対応するLSIを複数搭載した複数のテスタモジュールボードを有する検査システムにおいて、前記複数のDUTの検査結果および/または前記テスタの自己診断結果を示したウエハマップを表示部に表示するウエハマップ表示方法であって、
前記表示部に表示する前記ウエハマップを描画するにあたり、前記検査結果および/または前記自己診断結果を前記複数のDUTの各々に段階的に表示するとともに、前記ウエハマップにおける前記複数のDUTの各々を、前記複数のテスタモジュールボードに搭載された前記複数のLSIの各々に紐付けし、
前記ウエハマップに示された前記検査結果および/または前記自己診断結果から前記テスタの故障解析または故障予知を行うことを特徴とするウエハマップ表示方法。 - 前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示することを特徴とする請求項13に記載のウエハマップ表示方法。
- 前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示することを特徴とする請求項13に記載のウエハマップ表示方法。
- 前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのLSIでかつ選択された番号のLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示することを特徴とする請求項13に記載のウエハマップ表示方法。
- 前記ウエハマップ上でDUTを選択し、選択されたDUTのDUT番号を検出し、選択されたDUTを強調表示させることを特徴とする請求項13から請求項16のいずれか1項に記載のウエハマップ表示方法。
- 複数のDUTが形成された半導体ウエハを保持するステージと、半導体ウエハを前記ステージに搬送する搬送部と、複数のプローブを半導体ウエハ上の複数のDUTの電極に接触させるプローブカードとを有するプローバと、前記プローブカードを介して前記半導体ウエハ上の複数のDUTに電気的信号を与え、前記DUTの電気特性を検査するテスタとを有し、前記テスタは、前記複数のDUTの各々に対応するLSIを複数搭載した複数のテスタモジュールボードを有する検査システムにおいて、表示部に前記複数のDUTの検査結果および/または前記テスタの自己診断結果を示したウエハマップを表示するコンピュータプログラムであって、
前記表示部に表示する前記ウエハマップを描画するウエハマップ描画アプリケーションを有し、
前記ウエハマップ描画アプリケーションは、前記検査結果および/または前記自己診断結果を前記複数のDUTの各々に段階的に表示するとともに、前記ウエハマップにおける前記複数のDUTの各々が、前記複数のテスタモジュールボードに搭載された前記複数のLSIの各々に紐付けられていることを特徴とするコンピュータプログラム。 - 前記ウエハマップ描画アプリケーションは、前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示する機能を有することを特徴とする請求項18に記載のコンピュータプログラム。
- 前記ウエハマップ描画アプリケーションは、前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードの選択された番号のLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示する機能を有することを特徴とする請求項18に記載のコンピュータプログラム。
- 前記ウエハマップ描画アプリケーションは、前記ウエハマップのDUT表示にフィルタをかけ、前記複数のテスタモジュールボードのうち選択されたテスタモジュールボードのLSIでかつ選択された番号のLSIに対応するDUTの前記検査結果および/または前記自己診断結果のみを表示する機能を有することを特徴とする請求項18に記載のコンピュータプログラム。
- 前記ウエハマップ描画アプリケーションは、前記ウエハマップ上で選択されたDUTのDUT番号を検出し、選択されたDUTを強調表示する機能を有することを特徴とする請求項18から請求項21のいずれか1項に記載のコンピュータプログラム。
- 前記ウエハマップ描画アプリケーションは、
前記表示部に表示する前記ウエハマップを描画する際に描画をコントロールするウエハマップ描画コントロール部と、
ウエハマップにDUTを描画する際の、DUT表示色、DUT数、DUTとウエハマップ上の座標との関連付け、ならびに、DUTとテスタモジュールボードの番号およびLSI番号との関連付けの情報を記述したウエハマップ描画情報記述部とを有し、
前記ウエハマップ描画コントロール部は、前記ウエハマップ描画情報記述部の情報に基づいてウエハマップを描画することを特徴とする請求項18から請求項22のいずれか1項に記載のコンピュータプログラム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017067047A JP6815251B2 (ja) | 2017-03-30 | 2017-03-30 | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム |
KR1020197031951A KR102305872B1 (ko) | 2017-03-30 | 2018-02-08 | 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램 |
US16/499,159 US11009544B2 (en) | 2017-03-30 | 2018-02-08 | Inspection system, wafer map display, wafer map display method, and computer program |
PCT/JP2018/004408 WO2018179890A1 (ja) | 2017-03-30 | 2018-02-08 | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム |
CN201880023358.2A CN110494965B (zh) | 2017-03-30 | 2018-02-08 | 检查***、晶圆图显示器、晶圆图显示方法以及存储介质 |
TW107110647A TWI744511B (zh) | 2017-03-30 | 2018-03-28 | 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017067047A JP6815251B2 (ja) | 2017-03-30 | 2017-03-30 | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018170418A true JP2018170418A (ja) | 2018-11-01 |
JP2018170418A5 JP2018170418A5 (ja) | 2019-12-05 |
JP6815251B2 JP6815251B2 (ja) | 2021-01-20 |
Family
ID=63674743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017067047A Active JP6815251B2 (ja) | 2017-03-30 | 2017-03-30 | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム |
Country Status (6)
Country | Link |
---|---|
US (1) | US11009544B2 (ja) |
JP (1) | JP6815251B2 (ja) |
KR (1) | KR102305872B1 (ja) |
CN (1) | CN110494965B (ja) |
TW (1) | TWI744511B (ja) |
WO (1) | WO2018179890A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092249A (ja) * | 2018-12-07 | 2020-06-11 | 力成科技股▲分▼有限公司 | 自動テスト設備における異常テスト信号チャネルの検出方法 |
WO2021149330A1 (ja) * | 2020-01-23 | 2021-07-29 | 浜松ホトニクス株式会社 | ウェハ搬送ユニット及びウェハ搬送方法 |
TWI849263B (zh) | 2020-01-23 | 2024-07-21 | 日商濱松赫德尼古斯股份有限公司 | 晶圓搬送單元及晶圓搬送方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018147959A (ja) * | 2017-03-02 | 2018-09-20 | 東京エレクトロン株式会社 | 検査システム、ならびに検査システムの故障解析・予知方法 |
JP7295703B2 (ja) * | 2019-05-29 | 2023-06-21 | 株式会社アドバンテスト | 試験装置 |
WO2021044611A1 (ja) * | 2019-09-06 | 2021-03-11 | 株式会社日立ハイテク | レシピ情報提示システム、レシピエラー推定システム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108117A (ja) * | 2005-10-17 | 2007-04-26 | Sharp Corp | 不良原因工程特定システムおよび方法、並びにその方法を実行するためのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2008130966A (ja) * | 2006-11-24 | 2008-06-05 | Hitachi High-Technologies Corp | 欠陥レビュー方法および装置 |
JP2010204081A (ja) * | 2009-07-13 | 2010-09-16 | Advantest Corp | 試験装置 |
WO2011030379A1 (ja) * | 2009-09-10 | 2011-03-17 | 株式会社アドバンテスト | 通電部材、接続部材、試験装置および接続部材を修繕する方法 |
JP2011097799A (ja) * | 2009-11-02 | 2011-05-12 | Yokogawa Electric Corp | 電源装置および半導体試験装置 |
JP2015061021A (ja) * | 2013-09-20 | 2015-03-30 | 東京エレクトロン株式会社 | ウエハ検査ユニット、テストヘッド及びウエハ検査装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101313531B1 (ko) * | 2009-02-27 | 2013-10-02 | 가부시키가이샤 어드밴티스트 | 시험 장치 및 시험 방법 |
JP5433266B2 (ja) * | 2009-03-19 | 2014-03-05 | 東京エレクトロン株式会社 | 針跡の判定方法及び針跡判定用プログラム |
US8237462B2 (en) * | 2009-08-11 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for wafer-level testing of integrated circuits |
JP2011210775A (ja) | 2010-03-29 | 2011-10-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
KR100989561B1 (ko) * | 2010-06-10 | 2010-10-25 | 주식회사 창성에이스산업 | Led 및 웨이퍼 검사장치 및 이를 이용한 검사방법 |
KR20130071082A (ko) * | 2011-12-20 | 2013-06-28 | 세메스 주식회사 | 웨이퍼 검사 설정 방법 |
KR101877432B1 (ko) * | 2012-02-06 | 2018-07-11 | 삼성전자주식회사 | 프로브 카드의 니들들을 자동으로 포커싱하고 클리닝하는 방법 |
JP5825502B2 (ja) * | 2013-02-27 | 2015-12-02 | 株式会社東京精密 | プローブ装置 |
WO2014132856A1 (ja) * | 2013-02-27 | 2014-09-04 | 株式会社東京精密 | プローブ装置のアライメント支援装置及びアライメント支援方法 |
US9632134B2 (en) * | 2015-05-15 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Generating probing map including touchdowns free of disabled probing site |
CN106531657A (zh) * | 2017-01-13 | 2017-03-22 | 京隆科技(苏州)有限公司 | 无墨点晶圆外观检查方法及其检查*** |
US10620236B2 (en) * | 2017-06-12 | 2020-04-14 | Marvell Asia Pte, Ltd. | Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites |
-
2017
- 2017-03-30 JP JP2017067047A patent/JP6815251B2/ja active Active
-
2018
- 2018-02-08 KR KR1020197031951A patent/KR102305872B1/ko active IP Right Grant
- 2018-02-08 WO PCT/JP2018/004408 patent/WO2018179890A1/ja active Application Filing
- 2018-02-08 US US16/499,159 patent/US11009544B2/en active Active
- 2018-02-08 CN CN201880023358.2A patent/CN110494965B/zh active Active
- 2018-03-28 TW TW107110647A patent/TWI744511B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108117A (ja) * | 2005-10-17 | 2007-04-26 | Sharp Corp | 不良原因工程特定システムおよび方法、並びにその方法を実行するためのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2008130966A (ja) * | 2006-11-24 | 2008-06-05 | Hitachi High-Technologies Corp | 欠陥レビュー方法および装置 |
JP2010204081A (ja) * | 2009-07-13 | 2010-09-16 | Advantest Corp | 試験装置 |
WO2011030379A1 (ja) * | 2009-09-10 | 2011-03-17 | 株式会社アドバンテスト | 通電部材、接続部材、試験装置および接続部材を修繕する方法 |
JP2011097799A (ja) * | 2009-11-02 | 2011-05-12 | Yokogawa Electric Corp | 電源装置および半導体試験装置 |
JP2015061021A (ja) * | 2013-09-20 | 2015-03-30 | 東京エレクトロン株式会社 | ウエハ検査ユニット、テストヘッド及びウエハ検査装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092249A (ja) * | 2018-12-07 | 2020-06-11 | 力成科技股▲分▼有限公司 | 自動テスト設備における異常テスト信号チャネルの検出方法 |
WO2021149330A1 (ja) * | 2020-01-23 | 2021-07-29 | 浜松ホトニクス株式会社 | ウェハ搬送ユニット及びウェハ搬送方法 |
JP7454385B2 (ja) | 2020-01-23 | 2024-03-22 | 浜松ホトニクス株式会社 | ウェハ搬送ユニット及びウェハ搬送方法 |
TWI849263B (zh) | 2020-01-23 | 2024-07-21 | 日商濱松赫德尼古斯股份有限公司 | 晶圓搬送單元及晶圓搬送方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2018179890A1 (ja) | 2018-10-04 |
KR102305872B1 (ko) | 2021-09-27 |
TWI744511B (zh) | 2021-11-01 |
CN110494965A (zh) | 2019-11-22 |
KR20190137113A (ko) | 2019-12-10 |
TW201903422A (zh) | 2019-01-16 |
US20200064398A1 (en) | 2020-02-27 |
US11009544B2 (en) | 2021-05-18 |
CN110494965B (zh) | 2022-12-23 |
JP6815251B2 (ja) | 2021-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018179890A1 (ja) | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム | |
JP7105977B2 (ja) | 検査システム、ならびに検査システムの故障解析・予知方法 | |
JP2018170418A5 (ja) | ||
US20130096866A1 (en) | Method And Apparatus For Designing A Custom Test System | |
JP6520371B2 (ja) | 基板検査装置、基板検査方法、及び基板検査プログラム | |
US20120212245A1 (en) | Circuit and method for testing insulating material | |
JP2005109056A (ja) | 半導体素子の検査装置 | |
KR100988610B1 (ko) | 반도체 칩 테스트 장치 및 방법 | |
US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
US8283940B2 (en) | Probe device, processing device, and probe testing method | |
KR100780849B1 (ko) | 샷 단위의 웨이퍼 검사 방법 | |
KR100286098B1 (ko) | 리피트페일칩검출시스템및방법 | |
US11428712B2 (en) | Analysis device and image generation method | |
KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
US20210372944A1 (en) | Analysis apparatus and image creation method | |
Manjula et al. | Survey of Electronic hardware Testing types ATE evolution & case studies | |
JP6798834B2 (ja) | 検査装置、検査システム、検査方法、及び検査プログラム | |
KR20230140710A (ko) | 반도체 칩 진단 시스템 및 그 방법 | |
CN115792561A (zh) | 一种动态老炼试验***及其控制方法 | |
JP2008066604A (ja) | 半導体試験装置及び半導体試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191025 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6815251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |