TW201903422A - 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式 - Google Patents

檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式 Download PDF

Info

Publication number
TW201903422A
TW201903422A TW107110647A TW107110647A TW201903422A TW 201903422 A TW201903422 A TW 201903422A TW 107110647 A TW107110647 A TW 107110647A TW 107110647 A TW107110647 A TW 107110647A TW 201903422 A TW201903422 A TW 201903422A
Authority
TW
Taiwan
Prior art keywords
tester
wafer map
dut
wafer
self
Prior art date
Application number
TW107110647A
Other languages
English (en)
Other versions
TWI744511B (zh
Inventor
內田伸
加賀美徹也
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201903422A publication Critical patent/TW201903422A/zh
Application granted granted Critical
Publication of TWI744511B publication Critical patent/TWI744511B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

[課題] 提供一種可在短時間內進行測試器之故障分析，並亦可進行故障預測的技術。 　　[解決手段] 檢查系統(100)，係具備有針測機(200)與測試器(300)。測試器(300)，係具有：複數個測試器模組板(33)，搭載了複數個與複數個DUT之各者對應的LSI；及測試器控制部(35)，具有顯示部(44)及晶圓圖描繪應用程式(60)，該顯示部(44)，係顯示表示了複數個DUT之檢查結果及/或測試器(300)之自我診斷結果的晶圓圖，該晶圓圖描繪應用程式(60)，係描繪顯示於顯示部(44)的晶圓圖，晶圓圖描繪應用程式(60)，係將檢查結果及/或自我診斷結果階段性地顯示於複數個DUT之各者，並且「晶圓圖中的複數個DUT之各者」與「被搭載於複數個測試器模組板33的複數個LSI之各個」相關聯。

Description

檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式
本發明，係關於進行半導體晶圓的檢查之檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式。
在半導體元件之製造程序中，係於半導體晶圓(以下僅記載為晶圓)中之所有程序結束後的階段下，針對被形成於晶圓之複數個元件(Device Under Test；DUT)進行各種電性檢查。進行像這樣的電性檢查之檢查系統，係一般具有晶圓平台與晶圓搬送系統，並且具有：針測機，裝設有探針卡，該探針卡，係具有與被形成於晶圓之元件接觸的探針；及測試器，用以對元件賦予電性信號而檢查元件的各種電氣特性。
已知如下述之技術：在像這樣的檢查系統中，檢查，係按照項目及按照DUT進行，並將DUT之檢查結果亦即DUT為PASS或NG顯示於晶圓圖(例如專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特開2011-210775號公報
[本發明所欲解決之課題]
然而，像這樣的檢查系統，係具有「不僅取得元件之電性特性，亦取得與DUT之接觸電阻或洩漏電流這樣的自我診斷資料而進行自我診斷」之自我診斷功能，並有因測試器之故障而檢查結果或自我診斷結果成為不良(FAIL)的情形，可從該結果進行測試器之故障分析。但是，在進行像這樣的測試器之故障分析的情況下，並不存在易理解顯示測試器之哪個部分故障的手段，從而導致故障分析耗費時間。又，雖然即便未發生故障，亦只要可進行故障預測，即可使故障所致之裝置的停機時間減少，但並不存在關於測試器之故障預測的技術。
因此，本發明，係以提供一種可在短時間內進行測試器之故障分析，並亦可進行故障預測的技術為課題。 [用以解決課題之手段]
為了解決上述課題，本發明之第1觀點，提供一種檢查系統，其特徵係，具備有：針測機，具有平台、搬送部及探針卡，該平台，係保持形成有複數個DUT的半導體晶圓，該搬送部，係將半導體晶圓搬送至前述平台，該探針卡，係使複數個探針接觸於半導體晶圓上之複數個DUT的電極；及測試器，經由前述探針卡，對前述半導體晶圓上之複數個DUT賦予電性信號，檢查前述DUT的電氣特性，前述測試器，係具有：複數個測試器模組板，搭載了複數個與前述複數個DUT之各者對應的LSI；及控制部，具有顯示部及晶圓圖描繪應用程式，該顯示部，係顯示表示了前述複數個DUT之檢查結果及/或前述測試器之自我診斷結果的晶圓圖，該晶圓圖描繪應用程式，係描繪顯示於前述顯示部的前述晶圓圖，前述晶圓圖描繪應用程式，係將前述檢查結果及/或自我診斷結果階段性地顯示於前述複數個DUT之各者，並且「前述晶圓圖中的前述複數個DUT之各者」與「被搭載於前述複數個測試器模組板的前述複數個LSI之各個」相關聯。
在上述第1觀點中，前述晶圓圖描繪應用程式，係亦可具有「對前述晶圓圖之DUT顯示進行過濾，並僅顯示與前述複數個測試器模組板中所選擇之測試器模組板的LSI對應之DUT的檢查結果及/或自我診斷結果」之功能，或「對前述晶圓圖之DUT顯示進行過濾，並僅顯示與前述複數個測試器模組板之所選擇之編號的LSI對應之DUT的前述檢查結果及/或前述自我診斷結果」之功能，或「對前述晶圓圖之DUT顯示進行過濾，並僅顯示與前述複數個測試器模組板中所選擇之測試器模組板的LSI且所選擇之編號的LSI對應之DUT的檢查結果及/或自我診斷結果」之功能。
又，前述晶圓圖描繪應用程式，係亦可具有「對前述晶圓圖之DUT顯示進行過濾，並僅顯示與前述複數個測試器模組板所選擇之編號的LSI對應之DUT的前述檢查結果及/或前述自我診斷結果」之功能。
前述晶圓圖描繪應用程式，係具有：晶圓圖描繪控制部分，在描繪顯示於前述顯示部的前述晶圓圖之際，控制描繪；及晶圓圖描繪資訊描述部分，描述了「在將DUT描繪於晶圓圖之際的DUT顯示色、DUT個數、DUT與晶圓圖上之座標的關連對應」和「DUT與測試器模組板之編號及LSI編號的關連對應」之資訊，前述晶圓圖描繪控制部分，係可構成為根據前述晶圓圖描繪資訊描述部分之資訊，描繪晶圓圖。
本發明之第2觀點，提供一種晶圓圖顯示器，係在檢查系統中，顯示晶圓圖，該檢查系統，係具有：針測機，具有平台、搬送部及探針卡，該平台，係保持形成有複數個DUT的半導體晶圓，該搬送部，係將半導體晶圓搬送至前述平台，該探針卡，係使複數個探針接觸於半導體晶圓上之複數個DUT的電極；及測試器，經由前述探針卡，對前述半導體晶圓上之複數個DUT賦予電性信號，檢查前述DUT的電氣特性，前述測試器，係具有：複數個測試器模組板，搭載了複數個與前述複數個DUT之各者對應的LSI，該晶圓圖顯示器，其特徵係，具有：顯示器，顯示表示了前述複數個DUT之檢查結果及/或前述測試器之自我診斷結果的晶圓圖；及晶圓圖描繪應用程式，描繪顯示於前述顯示部的前述晶圓圖，前述晶圓圖描繪應用程式，係將前述檢查結果及/或前述自我診斷結果階段性地顯示於前述複數個DUT之各者，並且「前述晶圓圖中的前述複數個DUT之各者」與「被搭載於前述複數個測試器模組板的前述複數個LSI之各個」相關聯。
本發明之第3觀點，提供一種晶圓圖顯示方法，係在檢查系統中，將晶圓圖顯示於顯示部，該檢查系統，係具有：針測機，具有平台、搬送部及探針卡，該平台，係保持形成有複數個DUT的半導體晶圓，該搬送部，係將半導體晶圓搬送至前述平台，該探針卡，係使複數個探針接觸於半導體晶圓上之複數個DUT的電極；及測試器，經由前述探針卡，對前述半導體晶圓上之複數個DUT賦予電性信號，檢查前述DUT的電氣特性，前述測試器，係具有：複數個測試器模組板，搭載了複數個與前述複數個DUT之各者對應的LSI，該晶圓圖，係表示了前述複數個DUT之檢查結果及/或前述測試器之自我診斷結果，該晶圓圖顯示方法，其特徵係，在描繪顯示於前述顯示部的前述晶圓圖之際，將前述檢查結果及/或前述自我診斷結果階段性地顯示於前述複數個DUT之各者，並且使「前述晶圓圖中的前述複數個DUT之各者」與「被搭載於前述複數個測試器模組板的前述複數個LSI之各個」相關聯，從前述晶圓圖所示之前述檢查結果及/或前述自我診斷結果，進行前述測試器之故障分析或故障預測。
本發明之第4觀點，提供一種電腦程式，係在檢查系統中，將晶圓圖顯示於顯示部，該檢查系統，係具有：針測機，具有平台、搬送部及探針卡，該平台，係保持形成有複數個DUT的半導體晶圓，該搬送部，係將半導體晶圓搬送至前述平台，該探針卡，係使複數個探針接觸於半導體晶圓上之複數個DUT的電極；及測試器，經由前述探針卡，對前述半導體晶圓上之複數個DUT賦予電性信號，檢查前述DUT的電氣特性，前述測試器，係具有：複數個測試器模組板，搭載了複數個與前述複數個DUT之各者對應的LSI，該晶圓圖，係表示了前述複數個DUT之檢查結果及/或前述測試器之自我診斷結果，該電腦程式，其特徵係，具有：晶圓圖描繪應用程式，描繪顯示於前述顯示部的前述晶圓圖，前述晶圓圖描繪應用程式，係將前述檢查結果及/或前述自我診斷結果階段性地顯示於前述複數個DUT之各者，並且「前述晶圓圖中的前述複數個DUT之各者」與「被搭載於前述複數個測試器模組板的前述複數個LSI之各個」相關聯。 [發明之效果]
根據本發明，由於晶圓圖中的複數個DUT之各者與被搭載於複數個測試器模組板的複數個LSI之各個相關聯，因此，在預定檢查及/或測試器的自我診斷中產生了起因於測試器之FAIL的情況下，可視覺地掌握測試器之故障部位，並可實現縮短故障分析的時間及工作量的削減。又，由於不僅使測試器構成反映至晶圓圖，亦在預定檢查中，將檢查結果及/或測試器的自我診斷結果階段性地顯示於複數個DUT之各者，因此，即便為PASS，仍可在晶圓圖上，階段性地顯示各DUT中之相對於基準值的偏離，並可從檢查結果及/或自我診斷結果接近FAIL之值的DUT，掌握易發生故障的測試器部分而亦進行故障預測。而且，藉由在晶圓圖顯示中視覺地進行故障預測的方式，可迅速地進行故障前之問題擷取，並可在測試器故障前迅速地進行對應而縮短裝置的停機時間。
以下，參閱附加圖面，詳細地說明關於本發明之實施形態。 ＜檢查系統＞ 　　圖1，係示意地表示本發明之一實施形態之檢查系統之概略構成的圖。檢查系統，係於晶圓中之所有程序結束後的階段下，進行被形成於晶圓之複數個DUT的電性檢查者。
如圖1所示，檢查系統100，係具有：針測機200，使探針卡之探針接觸於晶圓上的元件；及測試器300，對元件賦予電性信號而進行電性檢查。
針測機200，係具有本體部21、搬送部22及針測機控制部27。
本體部21，係具有：殼體23；蓋板24，構成殼體23之頂面，並在中央形成有圓形的孔24a；探針卡25，被安裝於與蓋板24之孔24a對應的位置，並具有複數個探針(接觸件)25a；及平台(晶圓吸盤頂)26，在探針卡25之下方位置載置並吸附晶圓W。平台26，係藉由X-Y載台機構、Z方向移動機構及θ方向移動機構(皆未圖示)，成為可在X、Y、Z、θ方向進行移動，而將晶圓W定位於預定的檢查位置。而且，藉由使晶圓W上升的方式，探針卡25之探針25a便與複數個元件的電極接觸。
搬送部22，係具有搬送裝置(未圖示)，並且裝設有晶圓載體及探針卡儲存器(皆未圖示)，藉由搬送裝置，將晶圓W從晶圓載體搬送至平台26上，並且將探針卡25從探針卡儲存器搬送至蓋板24的下方。
針測機控制部27，係具有：主控制部，具有對針測機200之各構成部進行控制的CPU；輸入部，鍵盤或滑鼠、遙控器等；輸出部，印表機等；顯示部，顯示器等；及記憶部，記憶控制所必需的資訊。主控制部，係在檢查之際，藉由將記憶有處理配方之記憶媒體設置於記憶部的方式，根據從記憶媒體所讀出之處理配方，使針測機200執行預定的處理動作。
測試器300，係具有：殼體31；測試器母板32，水平地設置於殼體31內的底部；複數個測試器模組板(縫槽)33，以直立狀態裝設於測試器母板32之縫槽；接觸塊34，用以連接測試器母板32與探針卡25；及測試器控制部35。
測試器母板32，係經由接觸塊34被連接於探針卡25。
測試器模組板33，係因應各種測試器項目，對晶圓W之DUT賦予電性信號而進行檢查者，並搭載有複數個專用的LSI。在各測試器模組板33，係賦予有編號(Slot No.)，在各測試器模組板33之LSI亦賦予有編號LSI(LSI No.)。LSI No.，係各板33之相同位置的LSI為相同編號。
接觸塊34，係分別經由複數個接觸銷34a及34b，進行與測試器母板32之間的連接及與探針卡25之間的連接。接觸銷34a及34b，係由彈簧銷所構成。
測試器控制部35，係具有本實施形態之中心功能者，由控制測試器300之各構成部的電腦所構成。圖2，係表示測試器控制部35之硬體構成的圖。測試器控制部35，係具有：主控制部41；輸入裝置42，鍵盤等；輸出裝置43，印表機等；顯示裝置44；記憶裝置45；外部介面46；及匯流排47，將該些相互連接。主控制部41，係具有CPU48、RAM49及ROM50。記憶裝置45，係用以記憶資訊者，並能讀取被記憶於電腦可讀取之記憶媒體51的資訊。記憶媒體51，係不特別限定，例如可使用硬碟、光碟、快閃記憶體等。在控制部35的主控制部41中，CPU48將RAM49作為作業區域而使用，且藉由執行被儲存於ROM50或記憶裝置45之程式的方式，進行測試器300之控制。又，將被儲存於ROM50或記憶裝置45的檢查結果資訊及測試器300的自我診斷結果(記錄)展開至RAM49，藉由CPU48之晶圓圖顯示功能，作成被顯示於顯示裝置44的晶圓圖顯示資訊。
另外，上述之針測機控制部27亦與測試器控制部35相同構成，該些針測機控制部27及測試器控制部35，係被連接於上位控制部(未圖示)。
圖3，係表示測試器控制部35中之晶圓圖描繪功能的功能方塊圖。測試器控制部35，係具有執行晶圓圖描繪功能之晶圓圖描繪應用程式60，晶圓圖描繪應用程式60，係具有：晶圓圖描繪控制部分(晶圓圖控制類別)61；晶圓圖描繪資訊描述部分(Wafermap.xml)62；晶圓圖資料容器63；及顯示屬性收容部分(DrawWaferMapAttr)64。
晶圓圖描繪制部分61，係表示描繪被顯示於顯示裝置之測試器特性相關的晶圓圖之際的中心作用之類別，具有以下功能。 　　(1)將被儲存於晶圓圖資料容器63之資料描繪為晶圓圖，並使其顯示於顯示裝置44的功能 　　(2)檢測在所顯示之晶圓圖上點擊的座標位置之DUT的DUT No.及醒目顯示點擊位置之DUT的功能 　　(3)對晶圓圖之DUT顯示進行過濾，並僅顯示與所選擇之Slot No.之測試器模組板33對應之DUT的檢查結果及/或自我診斷結果之功能(Slot No.集中功能) 　　(4)對晶圓圖之DUT顯示進行過濾，並僅顯示與所選擇之LSI No.的LSI對應之DUT的檢查結果及/或自我診斷結果之功能(LSI集中功能)
晶圓圖描繪資訊描述部分62，係描述了「在將DUT描繪於晶圓圖之際所需的DUT顯示色、DUT個數、DUT與晶圓圖上之座標的關連對應」和「DUT與測試器模組板之Slot No.及LSI No.的關連對應」之資訊的xml檔(Wafermap.xml)。該些資訊，係在產生了(展開至記憶體上)晶圓圖描繪控制部分(晶圓圖類別)61之際而預先加載。
晶圓圖資料容器63，係設成為「從被收容於記憶媒體51或ROM50之檢查資料及/或自我診斷資料取得預定資訊並用以晶圓圖描繪之資料」的資料類別。又，顯示屬性收容部分64，係收容晶圓圖之顯示屬性(DUT醒目顯示、Slot聚焦、LSI聚焦)的資料類別，可藉由其設定方法來使顯示方法改變。晶圓圖資料容器63與顯示屬性收容部分64，係構成作為晶圓圖描繪控制部分61的描繪方法所給予之引數的Draw，晶圓圖描繪控制部分61，係在晶圓圖描繪之際，從晶圓圖資料容器63與顯示屬性收容部分64讀出資料，描繪晶圓圖。
圖4，係表示藉由晶圓圖描繪控制部分61而描繪之晶圓圖的整體者，並表示為了進行測試器之故障分析而進行預定檢查例如電壓測定的結果者。在圖4中，一個方格表示一個DUT，各DUT與測試器模組板33之LSI相關聯。又，按照每個DUT顯示測試器300所致之檢查結果及/或自我診斷結果的資料，並以不同顏色顯示相對於其資料的基準值之偏離程度的差異。例如，以4階段來表示故障未產生於測試器之PASS的狀態，在相對於基準值的偏離小且幾乎沒有故障之可能性的等級0中，係以綠色表示(在圖4中，係中間灰色)，並與其相比，依相對於基準值之偏離變大的順序而設成為等級1、等級2、等級3，在等級1中，係以淺藍色(在圖4中，係淺灰色)表示，在等級2中，係以黃色(在圖4中，係網點)表示，在等級3中，係以紅色(在圖4中，係深灰色)表示。等級越升高越接近FAIL，而故障之可能性則變高。又，FAIL，係表示實際上發生故障的情形，並以黑色表示。又，在圖4中，係表示藉由點擊成為了FAIL之DUT的方式而進行醒目顯示(框格顯示)的情形。
圖5，係表示僅顯示了「藉由晶圓圖描繪控制部分61而描繪的晶圓圖中之與所選擇的Slot No.之測試器模組板33對應之DUT之檢查結果及/或自我診斷結果」之情況(Slot No.集中)。與未被選擇之測試器模組板33對應之DUT的檢查結果及/或自我診斷結果，雖係實際上以灰色表示，但在圖5中，係為了方便起見而以白色表示。
圖6，係表示僅顯示了「藉由晶圓圖描繪控制部分61而描繪的晶圓圖中之與所選擇的LSI No.之LSI對應之DUT之檢查結果及/或自我診斷結果」之情況(LSI集中)。與未被選擇之LSI No.的LSI對應之DUT的檢查結果及/或自我診斷結果，雖係實際上以灰色表示，但在圖6中，係為了方便起見而以白色表示。另外，在LSI集中的情況下，係顯示各板之與相同No.的LSI對應之DUT的結果。
圖7，係表示將晶圓圖顯示於顯示裝置即顯示器之操作畫面之一例的圖。於圖7的操作畫面中，在「Search UnitName」之下方，係顯示有試驗項目，藉由點擊所顯示的部分之側邊的方式，可選擇複數個例如20個種類以上之檢查中的特定者，且選擇之檢查的結果會被顯示於晶圓圖上。
又，在「Search SLOT」之下方，係顯示有Slot No.，藉由點擊所顯示的部分之側邊的方式，可選擇顯示之Slot No.，如圖5所示，僅顯示與所選擇之Slot No.的測試器模組板對應之DUT的檢查結果及/或自我診斷結果。藉由選擇「All」的方式，選擇所有Slot No.之測試器模組板。另一方面，在「Search LSI」之下方，係顯示有LSI No.，藉由點擊所顯示的部分之側邊的方式，可選擇顯示之LSI No.，如圖6所示，僅顯示與所選擇之LSI No.的LSI對應之DUT的檢查結果及/或自我診斷結果。藉由選擇「All」的方式，選擇所有LSI No.之LSI。圖7，係由於Slot及LSI皆為「All」，因此，表示所有DUT的檢查結果及/或自我診斷結果。另外，圖5，係選擇預定之No.者作為Slot No.，並針對LSI選擇「All」之情形，圖6，係針對Slot選擇「All」，並選擇預定之No.者作為LSI No.的情形。當針對Slot No.及LSI No.兩者選擇預定之No.者時，則僅顯示與一個LSI對應之DUT的結果。例如，當選擇「2」作為Slot.No.，並選擇「3」作為LSI No.時，則僅顯示與第2個測試器模組板之第3個LSI對應之DUT的結果。
又，在圖7中，雖係表示點擊了成為黑色之FAIL的DUT之狀態，但藉由點擊特定之DUT的方式，如上述般，能醒目顯示其DUT，並且僅顯示所點擊之DUT的編號及所有檢查結果及/或自我診斷結果。
＜檢查系統之動作＞ 　　在像這樣構成的檢查系統100中，係藉由針測機200之搬送部22來裝設探針卡25，其次，藉由搬送部22將載體內的晶圓W搬送至平台26上，並在將晶圓W真空吸附於平台26上的狀態下，藉由測試器300，對晶圓W進行電性檢查。此時，探針卡25，係經由接觸塊34被電性連接於測試器母板32。
在檢查或自我診斷之際，係使平台26上升，從而使探針卡25之探針25a接觸於晶圓W的各DUT。而且，來自測試器模組板33之電性信號會經由母板32、接觸塊34、探針卡25到達晶圓W的各DUT，並進一步從DUT經由探針卡25、接觸塊34、測試器母板32返回到測試器模組板33。藉此，實施各DUT之電性特性的檢查及自我診斷。
具體而言，係從測試器300對晶圓上之DUT輸出電壓、電流、邏輯波形等，並從該些元件測定電壓、電流、邏輯波形，判定DUT的PASS及NG。又，實施探針與DUT之接觸電阻或洩漏電流這樣的自我診斷項目之測定，判定PASS及NG。而且，將該些結果顯示於晶圓圖。
又，藉由像這樣的檢查之電氣特性及/或自我診斷結果，可進行測試器300的故障分析。在本實施形態中，係作成考慮了測試器300之構成的晶圓圖，並可將測試器300所致之檢查結果及/或自我診斷結果顯示於晶圓圖上的各個DUT，且根據其結果，可進行故障分析。
具體而言，在晶圓圖中，係按照每個DUT顯示測試器300所致之檢查結果及/或自我診斷結果的資料，各DUT與測試器模組板33之LSI相關聯，且按照每個DUT顯示的測試器300所致之檢查結果及/或自我診斷結果的資料，係以顏色進行區別來表示相對於其資料的基準值之偏離程度，在某個DUT成為FAIL的情況下，可在短時間內分析複數個測試器模組板33中之哪個板的哪個LSI是否故障。
又，即便在DUT之檢查結果及/或自我診斷結果未成為FAIL之PASS的狀態下，由於在晶圓圖上，亦可知檢查結果及/或自我診斷結果相對於基準值偏離何種程度，因此，從其結果，可掌握複數個測試器模組板33中之哪個板的哪個LSI接近FAIL，並可進行故障預測。又，由於在晶圓圖上，可視覺地掌握與測試器模組板33之LSI相關聯的各DUT之檢查結果及/或自我診斷結果，因此，可在短時間內進行像這樣的故障預測。
而且，藉由「對晶圓圖之DUT顯示進行過濾，並僅顯示與所選擇之Slot No.的測試器模組板33對應之DUT的檢查結果及/或自我診斷結果(Slot No.集中)」及「僅顯示與複數個板33中之預定LSI No.的LSI對應之DUT的檢查結果及/或自我診斷結果(LSI No.集中)」的方式，例如可視覺而立即地辨識因特定之測試器模組板33的***不良或各板之特定編號的LSI之配線不良而導致故障或接近故障等的問題，並可在極短時間內進行故障分析或故障預測。
再者，由於可在晶圓圖顯示畫面上點擊特定之DUT的方式，進行醒目顯示並特定其DUT編號，因此，可特定與其DUT相關聯之測試器模組板33的LSI，並掌握故障的LSI。又，由於可顯示所點擊之DUT的所有資訊，因此，亦可在某些檢查項目中，掌握已成為問題之DUT的其他檢查履歷，並可詳細地進行故障分析。
以往，雖係進行了將DUT之PASS/FAIL顯示於晶圓圖，但以往並未存在有藉由使測試器構成反映至晶圓圖的方式來進行測試器之故障分析的技術。由於在本實施形態中，係使測試器構成反映至晶圓圖，因此，在預定檢查或自我診斷中產生了起因於測試器之FAIL的情況下，可視覺地掌握測試器之故障部位，並可實現縮短故障分析的時間及工作量的削減。又，由於不僅使測試器構成反映至晶圓圖，亦在預定檢查中，即便為PASS，仍可在晶圓圖上，階段性地顯示各DUT中之相對於基準值的偏離，因此，可從檢查結果及/或自我診斷結果接近FAIL之值的DUT，掌握易發生故障的測試器部分而亦進行故障預測。而且，藉由在晶圓圖顯示中視覺地進行故障預測的方式，可迅速地進行故障前之問題擷取，並可在測試器故障前迅速地進行對應而縮短裝置的停機時間。
而且，在本實施形態中，係在晶圓圖描繪資訊描述部分(Wafermap.xml)62，描述有「DUT顯示色、DUT個數、DUT與晶圓圖上之座標的關連對應」和「DUT與測試器之Slot No.及LSI No.的關連對應」之資訊，藉此，定義晶圓圖顯示色、DUT個數、對應Slot(測試器母板)、對應LSI等。因此，可靈活地對應於晶圓圖之顯示色的變更、DUT個數的變更等，資源之再利用性高。藉此，可削減軟體開發的工作量。
＜其他應用＞ 　　另外，本發明，係不限定於上述實施形態，在本發明的思想範圍內可進行各種變形。例如，在上述實施形態中，軟體只不過是一例，只要可顯示與測試器構成關連對應的晶圓圖，則不限於上述實施形態。又，檢查系統之構成亦不限定於上述實施形態。例如，在上述實施形態中，雖係表示了使晶圓圖顯示於測試器控制部之顯示裝置的構成，但亦可僅將晶圓圖顯示功能組裝至外部的PC等，從而使相同的晶圓圖顯示於外部的PC等。又，檢查系統亦可包含複數個針測機及複數個測試器。
21‧‧‧本體部
22‧‧‧搬送部
23‧‧‧殼體
24‧‧‧蓋板
25‧‧‧探針卡
25a‧‧‧探針
26‧‧‧平台(晶圓吸盤頂)
27‧‧‧針測機控制部
31‧‧‧殼體
32‧‧‧測試器母板
33‧‧‧測試器模組板(Slot)
34‧‧‧接觸塊
35‧‧‧測試器控制部
41‧‧‧主控制部
42‧‧‧輸入裝置
43‧‧‧輸出裝置
44‧‧‧顯示裝置
45‧‧‧記憶裝置
48‧‧‧CPU
49‧‧‧RAM
50‧‧‧ROM
51‧‧‧記憶媒體
60‧‧‧晶圓圖描繪應用程式
61‧‧‧晶圓圖描繪控制部分(晶圓圖控制類別)
62‧‧‧晶圓圖描繪資訊描述部分(Wafermap.xml)
63‧‧‧晶圓圖資料容器
64‧‧‧顯示屬性收容部分(DrawWaferMapAttr)
100‧‧‧檢查系統
200‧‧‧針測機
300‧‧‧測試器
[圖1] 示意地表示本發明之一實施形態之檢查系統之概略構成的圖。 　　[圖2] 表示測試器控制部之硬體構成的圖。 　　[圖3] 表示測試器控制部中之晶圓圖描繪功能的功能方塊圖。 　　[圖4] 表示藉由晶圓圖描繪控制部分而描繪之晶圓圖的整體者，並表示為了進行測試器之故障分析而進行預定檢查的結果者。 　　[圖5] 表示僅顯示了「藉由晶圓圖描繪控制部分而描繪的晶圓圖中之與所選擇的Slot No.之測試器模組板33對應之DUT之檢查結果及/或自我診斷結果」之情況的圖。 　　[圖6] 表示僅顯示了「藉由晶圓圖描繪控制部分而描繪的晶圓圖中之與所選擇的LSI No.之LSI對應之DUT之檢查結果及/或自我診斷結果」之情況的圖。 　　[圖7] 表示將晶圓圖顯示於顯示裝置即顯示器之操作畫面之一例的圖。

Claims (1)

  1. 一種檢查系統，其特徵係，具備有：
TW107110647A 2017-03-30 2018-03-28 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式 TWI744511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017067047A JP6815251B2 (ja) 2017-03-30 2017-03-30 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JP2017-067047 2017-03-30

Publications (2)

Publication Number Publication Date
TW201903422A true TW201903422A (zh) 2019-01-16
TWI744511B TWI744511B (zh) 2021-11-01

Family

ID=63674743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110647A TWI744511B (zh) 2017-03-30 2018-03-28 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式

Country Status (6)

Country Link
US (1) US11009544B2 (zh)
JP (1) JP6815251B2 (zh)
KR (1) KR102305872B1 (zh)
CN (1) CN110494965B (zh)
TW (1) TWI744511B (zh)
WO (1) WO2018179890A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147959A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
US10802068B2 (en) * 2018-12-07 2020-10-13 Powertech Technology Inc. Method of detecting abnormal test signal channel of automatic test equipment
JP7295703B2 (ja) * 2019-05-29 2023-06-21 株式会社アドバンテスト 試験装置
WO2021044611A1 (ja) * 2019-09-06 2021-03-11 株式会社日立ハイテク レシピ情報提示システム、レシピエラー推定システム
JP7454385B2 (ja) * 2020-01-23 2024-03-22 浜松ホトニクス株式会社 ウェハ搬送ユニット及びウェハ搬送方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108117A (ja) * 2005-10-17 2007-04-26 Sharp Corp 不良原因工程特定システムおよび方法、並びにその方法を実行するためのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4976112B2 (ja) * 2006-11-24 2012-07-18 株式会社日立ハイテクノロジーズ 欠陥レビュー方法および装置
KR101313531B1 (ko) * 2009-02-27 2013-10-02 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
JP5433266B2 (ja) * 2009-03-19 2014-03-05 東京エレクトロン株式会社 針跡の判定方法及び針跡判定用プログラム
JP4482707B1 (ja) * 2009-07-13 2010-06-16 株式会社アドバンテスト 試験装置
US8237462B2 (en) * 2009-08-11 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer-level testing of integrated circuits
KR101025265B1 (ko) * 2009-09-10 2011-03-29 가부시키가이샤 어드밴티스트 통전 부재, 접속 부재, 시험 장치 및 접속 부재를 수선하는 방법
JP2011097799A (ja) * 2009-11-02 2011-05-12 Yokogawa Electric Corp 電源装置および半導体試験装置
JP2011210775A (ja) 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
KR100989561B1 (ko) * 2010-06-10 2010-10-25 주식회사 창성에이스산업 Ｌｅｄ 및 웨이퍼 검사장치 및 이를 이용한 검사방법
KR20130071082A (ko) * 2011-12-20 2013-06-28 세메스 주식회사 웨이퍼 검사 설정 방법
KR101877432B1 (ko) * 2012-02-06 2018-07-11 삼성전자주식회사 프로브 카드의 니들들을 자동으로 포커싱하고 클리닝하는 방법
JP5825502B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置
WO2014132856A1 (ja) * 2013-02-27 2014-09-04 株式会社東京精密 プローブ装置のアライメント支援装置及びアライメント支援方法
JP2015061021A (ja) * 2013-09-20 2015-03-30 東京エレクトロン株式会社 ウエハ検査ユニット、テストヘッド及びウエハ検査装置
US9632134B2 (en) * 2015-05-15 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Generating probing map including touchdowns free of disabled probing site
CN106531657A (zh) * 2017-01-13 2017-03-22 京隆科技(苏州)有限公司 无墨点晶圆外观检查方法及其检查***
US10620236B2 (en) * 2017-06-12 2020-04-14 Marvell Asia Pte, Ltd. Multi-test type probe card and corresponding testing system for parallel testing of dies via multiple test sites

Also Published As

Publication number Publication date
WO2018179890A1 (ja) 2018-10-04
KR102305872B1 (ko) 2021-09-27
TWI744511B (zh) 2021-11-01
CN110494965A (zh) 2019-11-22
KR20190137113A (ko) 2019-12-10
US20200064398A1 (en) 2020-02-27
US11009544B2 (en) 2021-05-18
CN110494965B (zh) 2022-12-23
JP6815251B2 (ja) 2021-01-20
JP2018170418A (ja) 2018-11-01

Similar Documents

Publication Publication Date Title
TWI744511B (zh) 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
TW202045944A (zh) 試驗裝置、試驗方法及電腦可讀取媒體
JP2018170418A5 (zh)
EP2006697A1 (en) Control apparatus
KR19980023914A (ko) 검사장치
JP2007198750A (ja) 半導体装置の検査装置
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US11493549B2 (en) System and method for performing loopback test on PCIe interface
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
JP2000243794A (ja) 半導体ウエハの解析方法
TW202321716A (zh) Cof測試資料的自動整合方法
KR100780849B1 (ko) 샷 단위의 웨이퍼 검사 방법
US11899065B2 (en) System and method to weight defects with co-located modeled faults
JP2638556B2 (ja) プローブカードチェッカー
KR100286098B1 (ko) 리피트페일칩검출시스템및방법
KR100505661B1 (ko) 반도체 테스트 장치 및 그 구동방법
JP7108527B2 (ja) 解析装置及び画像生成方法
US20240070371A1 (en) Defect diagnosis with dynamic root cause detection
KR20230140710A (ko) 반도체 칩 진단 시스템 및 그 방법
US20210372944A1 (en) Analysis apparatus and image creation method
JP2002076076A (ja) プローブカードおよび試験方法
JPS6255572A (ja) 半導体検査装置
JPH0214538A (ja) 検査装置