JP2000321329A - 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体 - Google Patents
実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体Info
- Publication number
- JP2000321329A JP2000321329A JP11130711A JP13071199A JP2000321329A JP 2000321329 A JP2000321329 A JP 2000321329A JP 11130711 A JP11130711 A JP 11130711A JP 13071199 A JP13071199 A JP 13071199A JP 2000321329 A JP2000321329 A JP 2000321329A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- defective
- measurement
- net
- candidate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 電子部品等が実装された回路基板の不良探索
を詳細な回路情報なしに簡易な装置構成で自動的にかつ
短時間で行える不良探索システムを提供する。 【解決手段】 マスタデータ作成工程S1では良品基板
を予め作成したテストプログラムで動作させ、全ネット
または選択ネットの信号を測定し、その結果を格納す
る。特定ICネット測定工程S2では不良基板をテスト
プログラムで動作させ、任意の選択ICチップに対して
該ICの端子と接続された全ネットの信号を測定する。
不良IC候補認識工程S3では測定結果を良品基板の該
ネットの結果と比較し、該ICが少なくとも1つの異常
ネットと接続された不良IC候補であるかどうかを判断
する。不良判定工程S4ではその判断結果に基づき、該
ICが不良IC候補でなければ次の測定ICを選択して
測定を指示する。
を詳細な回路情報なしに簡易な装置構成で自動的にかつ
短時間で行える不良探索システムを提供する。 【解決手段】 マスタデータ作成工程S1では良品基板
を予め作成したテストプログラムで動作させ、全ネット
または選択ネットの信号を測定し、その結果を格納す
る。特定ICネット測定工程S2では不良基板をテスト
プログラムで動作させ、任意の選択ICチップに対して
該ICの端子と接続された全ネットの信号を測定する。
不良IC候補認識工程S3では測定結果を良品基板の該
ネットの結果と比較し、該ICが少なくとも1つの異常
ネットと接続された不良IC候補であるかどうかを判断
する。不良判定工程S4ではその判断結果に基づき、該
ICが不良IC候補でなければ次の測定ICを選択して
測定を指示する。
Description
【0001】
【発明の属する技術分野】本発明は実装基板の不良探索
システム及びその不良探索方法並びにその制御プログラ
ムを記録した記録媒体に関し、特に良品基板と不良品基
板とでIC(集積回路)毎にネット信号を比較し、異常
ネットから不良ICまたは不良端子を特定する探索手法
に関する。
システム及びその不良探索方法並びにその制御プログラ
ムを記録した記録媒体に関し、特に良品基板と不良品基
板とでIC(集積回路)毎にネット信号を比較し、異常
ネットから不良ICまたは不良端子を特定する探索手法
に関する。
【0002】
【従来の技術】従来、この種の実装基板の不良探索にお
いては、熟練者または回路設計者がIC端子や基板パッ
ドに電気プローブを当てて、オシロスコープやスペクト
ルアナライザ等の計測器を用いて信号解析し、各個人が
持つ知識やノーハウによって不良箇所の探索を行ってい
る。
いては、熟練者または回路設計者がIC端子や基板パッ
ドに電気プローブを当てて、オシロスコープやスペクト
ルアナライザ等の計測器を用いて信号解析し、各個人が
持つ知識やノーハウによって不良箇所の探索を行ってい
る。
【0003】また、実装基板の不良探索を自動的に行う
自動探索装置としては、例えば特開平1−263571
号公報に開示された装置がある。この装置は、図8に示
すように、ファンクションボードテスタ部21と、ハン
ドラ部22と、シグネチャアナライザ部23と、コンピ
ュータ部24と、キーボード25とから構成されてい
る。
自動探索装置としては、例えば特開平1−263571
号公報に開示された装置がある。この装置は、図8に示
すように、ファンクションボードテスタ部21と、ハン
ドラ部22と、シグネチャアナライザ部23と、コンピ
ュータ部24と、キーボード25とから構成されてい
る。
【0004】ファンクションボードテスタ部21は電子
回路実装基板(被不良探索基板)27の機能検証を行
う。ハンドラ部22はコンタクトピン26をX−Y−Z
方向に自動的に移動する。
回路実装基板(被不良探索基板)27の機能検証を行
う。ハンドラ部22はコンタクトピン26をX−Y−Z
方向に自動的に移動する。
【0005】シグネチャアナライザ部23はコンタクト
ピン26が採取した被不良探索基板27の各ポイントの
データを入力して解析する。コンピュータ部24はシグ
ネチャアナライザ部23からの解析データと正解値デー
タとを比較照合して良否の判定を行う。キーボード25
はコンピュータ部24に各種の指令を入力する。
ピン26が採取した被不良探索基板27の各ポイントの
データを入力して解析する。コンピュータ部24はシグ
ネチャアナライザ部23からの解析データと正解値デー
タとを比較照合して良否の判定を行う。キーボード25
はコンピュータ部24に各種の指令を入力する。
【0006】実装基板の不良探索を行う場合には、まず
ファンクションボードテスタ部21から被不良探索基板
27にデータが送られる。被不良探索基板27の回路の
浅い順にコンピュータ部24が被不良探索基板27上の
ICのX−Y座標を出し、その位置にハンドラ部22に
取付けられたヘッド部28が位置付けされ、コンタクト
ピン26がICのピンにコンタクトする。
ファンクションボードテスタ部21から被不良探索基板
27にデータが送られる。被不良探索基板27の回路の
浅い順にコンピュータ部24が被不良探索基板27上の
ICのX−Y座標を出し、その位置にハンドラ部22に
取付けられたヘッド部28が位置付けされ、コンタクト
ピン26がICのピンにコンタクトする。
【0007】コンタクトピン26を経由して被不良探索
基板27の1ポイントのデータがシグネチャアナライザ
部23に取込まれ、予め採取されている良品データとの
比較照合がコンピュータ部24によって行われる。良品
との比較照合結果が良の場合には被測定不良探索基板2
7の1ステップ深い位置にバンドラ部22を移動し、次
のポイントにコンタクトピン26をコンタクトさせる。
基板27の1ポイントのデータがシグネチャアナライザ
部23に取込まれ、予め採取されている良品データとの
比較照合がコンピュータ部24によって行われる。良品
との比較照合結果が良の場合には被測定不良探索基板2
7の1ステップ深い位置にバンドラ部22を移動し、次
のポイントにコンタクトピン26をコンタクトさせる。
【0008】上記の作業を被不良探索基板の電子回路の
浅い位置から深い位置について繰返し行い、良品データ
との比較照合結果が否と判定された時は探索を停止し、
否と判定したポイントをディスプレイに表示するので、
この位置のICを良品と交換すればよい。
浅い位置から深い位置について繰返し行い、良品データ
との比較照合結果が否と判定された時は探索を停止し、
否と判定したポイントをディスプレイに表示するので、
この位置のICを良品と交換すればよい。
【0009】
【発明が解決しようとする課題】上述した従来の不良探
索では、熟練者または回路設計者が行う場合、各個人の
能力や経験が探索効率に影響する上、高密度の進展する
実装基板に対してはプロービングが困難な上、機能が複
雑で探索に多大な時間を要するという問題がある。
索では、熟練者または回路設計者が行う場合、各個人の
能力や経験が探索効率に影響する上、高密度の進展する
実装基板に対してはプロービングが困難な上、機能が複
雑で探索に多大な時間を要するという問題がある。
【0010】一方、シグネチャアナライザを用いた解析
装置ではファンクションボードテスタやシグネチャアナ
ライザといった高価な測定機器を必要とし、探索システ
ムが高価になる上、シグネチャアナライザでは同期、波
形比較といった高度な解析のためにデータ取得や解析に
時間がかかるという問題がある。
装置ではファンクションボードテスタやシグネチャアナ
ライザといった高価な測定機器を必要とし、探索システ
ムが高価になる上、シグネチャアナライザでは同期、波
形比較といった高度な解析のためにデータ取得や解析に
時間がかかるという問題がある。
【0011】そこで、本発明の目的は上記の問題点を解
消し、電子部品等が実装された回路基板の不良探索を詳
細な回路情報なしに簡易な装置構成で自動的にかつ短時
間で行うことができる実装基板の不良探索システム及び
その不良探索方法並びにその制御プログラムを記録した
記録媒体を提供することにある。
消し、電子部品等が実装された回路基板の不良探索を詳
細な回路情報なしに簡易な装置構成で自動的にかつ短時
間で行うことができる実装基板の不良探索システム及び
その不良探索方法並びにその制御プログラムを記録した
記録媒体を提供することにある。
【0012】
【課題を解決するための手段】本発明による実装基板の
不良探索システムは、集積回路及び電子部品が実装され
た実装基板の不良探索システムであって、前記実装基板
を予め設定されたテストプログラムで動作させる手段
と、前記テストプログラムが動作する時の前記実装基板
の全ネット及び選択ネットのうちの少なくとも一方の信
号を測定する測定手段と、良品基板及び不良基板を前記
テストプログラムで動作させた時の前記測定手段の測定
結果を比較する比較手段と、前記比較手段の比較結果を
基に前記不良基板の集積回路が少なくとも1つの異常ネ
ットと接続された不良集積回路候補であるかどうかを判
断する判断手段と、前記判断手段で当該集積回路が不良
集積回路候補でないと判断された時に次の測定集積回路
を選択して当該測定集積回路の測定を指示する第1の指
示手段と、前記判断手段で当該集積回路が不良集積回路
候補であると判断された時に当該不良集積回路候補の集
積回路が接続された異常ネット中に他の集積回路の出力
端子及び入出力端子の一方に接続された異常ネットがあ
るかを調べる手段と、前記異常ネットが存在する時にそ
れらの集積回路の中から1つの集積回路を源流側不良集
積回路候補として選択して当該源流側不良集積回路候補
の集積回路の測定を指示する第2の指示手段と、前記異
常ネットが存在しない時に当該不良集積回路候補の集積
回路を不良集積回路として抽出する抽出手段とを備えて
いる。
不良探索システムは、集積回路及び電子部品が実装され
た実装基板の不良探索システムであって、前記実装基板
を予め設定されたテストプログラムで動作させる手段
と、前記テストプログラムが動作する時の前記実装基板
の全ネット及び選択ネットのうちの少なくとも一方の信
号を測定する測定手段と、良品基板及び不良基板を前記
テストプログラムで動作させた時の前記測定手段の測定
結果を比較する比較手段と、前記比較手段の比較結果を
基に前記不良基板の集積回路が少なくとも1つの異常ネ
ットと接続された不良集積回路候補であるかどうかを判
断する判断手段と、前記判断手段で当該集積回路が不良
集積回路候補でないと判断された時に次の測定集積回路
を選択して当該測定集積回路の測定を指示する第1の指
示手段と、前記判断手段で当該集積回路が不良集積回路
候補であると判断された時に当該不良集積回路候補の集
積回路が接続された異常ネット中に他の集積回路の出力
端子及び入出力端子の一方に接続された異常ネットがあ
るかを調べる手段と、前記異常ネットが存在する時にそ
れらの集積回路の中から1つの集積回路を源流側不良集
積回路候補として選択して当該源流側不良集積回路候補
の集積回路の測定を指示する第2の指示手段と、前記異
常ネットが存在しない時に当該不良集積回路候補の集積
回路を不良集積回路として抽出する抽出手段とを備えて
いる。
【0013】本発明による実装基板の不良探索方法は、
集積回路及び電子部品が実装された実装基板の不良探索
方法であって、良品基板を予め作成したテストプログラ
ムで動作させかつその全ネット及び選択ネットのうちの
少なくとも一方の信号を測定してその測定結果を格納す
るマスタデータ作成工程と、不良基板を前記テストプロ
グラムで動作させかつ任意の選択集積回路に対して当該
集積回路の端子と接続された全ネットの信号を測定する
特定ICネット測定工程と、前記特定ICネット測定工
程で得られた測定結果を前記良品基板の該ネットの結果
と比較しかつ当該集積回路が少なくとも1つの異常ネッ
トと接続された不良IC候補であるかどうかを判断する
不良IC候補認識工程と、前記不良IC候補認識工程の
結果に基づいて当該集積回路が不良集積回路候補でない
時に次の測定集積回路を選択して前記特定ICネット測
定工程に測定を指示し、当該集積回路が不良集積回路候
補の時に当該集積回路が接続された異常ネット中に他の
集積回路の出力端子及び入出力端子のいずれかと接続さ
れた異常ネットがあるかを調べ、前記異常ネットが存在
する時にそれらの集積回路の中から1つの集積回路を源
流側不良集積回路の候補として選択して前記特定ICネ
ット測定工程に測定を指示し、前記異常ネットが存在し
ない時に当該集積回路を不良集積回路として抽出する不
良判定工程とを備えている。
集積回路及び電子部品が実装された実装基板の不良探索
方法であって、良品基板を予め作成したテストプログラ
ムで動作させかつその全ネット及び選択ネットのうちの
少なくとも一方の信号を測定してその測定結果を格納す
るマスタデータ作成工程と、不良基板を前記テストプロ
グラムで動作させかつ任意の選択集積回路に対して当該
集積回路の端子と接続された全ネットの信号を測定する
特定ICネット測定工程と、前記特定ICネット測定工
程で得られた測定結果を前記良品基板の該ネットの結果
と比較しかつ当該集積回路が少なくとも1つの異常ネッ
トと接続された不良IC候補であるかどうかを判断する
不良IC候補認識工程と、前記不良IC候補認識工程の
結果に基づいて当該集積回路が不良集積回路候補でない
時に次の測定集積回路を選択して前記特定ICネット測
定工程に測定を指示し、当該集積回路が不良集積回路候
補の時に当該集積回路が接続された異常ネット中に他の
集積回路の出力端子及び入出力端子のいずれかと接続さ
れた異常ネットがあるかを調べ、前記異常ネットが存在
する時にそれらの集積回路の中から1つの集積回路を源
流側不良集積回路の候補として選択して前記特定ICネ
ット測定工程に測定を指示し、前記異常ネットが存在し
ない時に当該集積回路を不良集積回路として抽出する不
良判定工程とを備えている。
【0014】本発明による実装基板の不良探索制御プロ
グラムを記録した記録媒体は、集積回路及び電子部品が
実装された実装基板の不良探索制御を情報処理装置に行
わせるための不良探索制御プログラムを記録した記録媒
体であって、前記不良探索制御プログラムは前記情報処
理装置に、前記実装基板を予め設定されたテストプログ
ラムで動作させ、前記テストプログラムが動作する時の
前記実装基板の全ネット及び選択ネットのうちの少なく
とも一方の信号を測定させ、良品基板及び不良基板を前
記テストプログラムで動作させた時の前記測定手段の測
定結果を比較させ、その比較結果を基に前記不良基板の
集積回路が少なくとも1つの異常ネットと接続された不
良集積回路候補であるかどうかを判断させ、当該集積回
路が不良集積回路候補でないと判断された時に次の測定
集積回路を選択させて当該測定集積回路の測定を指示さ
せ、当該集積回路が不良集積回路候補であると判断され
た時に当該不良集積回路候補の集積回路が接続された異
常ネット中に他の集積回路の出力端子及び入出力端子の
一方に接続された異常ネットがあるかを調べさせ、前記
異常ネットが存在する時にそれらの集積回路の中から1
つの集積回路を源流側不良集積回路候補として選択させ
て当該源流側不良集積回路候補の集積回路の測定を指示
させ、前記異常ネットが存在しない時に当該不良集積回
路候補の集積回路を不良集積回路として抽出させてい
る。
グラムを記録した記録媒体は、集積回路及び電子部品が
実装された実装基板の不良探索制御を情報処理装置に行
わせるための不良探索制御プログラムを記録した記録媒
体であって、前記不良探索制御プログラムは前記情報処
理装置に、前記実装基板を予め設定されたテストプログ
ラムで動作させ、前記テストプログラムが動作する時の
前記実装基板の全ネット及び選択ネットのうちの少なく
とも一方の信号を測定させ、良品基板及び不良基板を前
記テストプログラムで動作させた時の前記測定手段の測
定結果を比較させ、その比較結果を基に前記不良基板の
集積回路が少なくとも1つの異常ネットと接続された不
良集積回路候補であるかどうかを判断させ、当該集積回
路が不良集積回路候補でないと判断された時に次の測定
集積回路を選択させて当該測定集積回路の測定を指示さ
せ、当該集積回路が不良集積回路候補であると判断され
た時に当該不良集積回路候補の集積回路が接続された異
常ネット中に他の集積回路の出力端子及び入出力端子の
一方に接続された異常ネットがあるかを調べさせ、前記
異常ネットが存在する時にそれらの集積回路の中から1
つの集積回路を源流側不良集積回路候補として選択させ
て当該源流側不良集積回路候補の集積回路の測定を指示
させ、前記異常ネットが存在しない時に当該不良集積回
路候補の集積回路を不良集積回路として抽出させてい
る。
【0015】すなわち、本発明の第1の実装基板の不良
探索方法は、良品基板を予め作成したテストプログラム
で動作させ、測定手段を用いて全ネットまたは選択ネッ
トの信号を測定し、その結果を格納するマスタデータ作
成工程と、不良基板をテストプログラムで動作させ、任
意の選択ICチップに対して該ICの端子と接続された
全ネットの信号を測定する特定ICネット測定工程と、
特定ICネット測定工程で得られた測定結果を良品基板
の該ネットの結果と比較し、該ICが少なくとも1つの
異常ネットと接続された不良IC候補であるかどうかを
判断する不良IC候補認識工程と、不良IC候補認識工
程の結果に基づき、該ICが不良IC候補でなければ次
の測定ICを選択して特定ICネット測定工程に測定を
指示し、該ICが不良IC候補であれば該ICが接続さ
れた異常ネット中に他のICの出力端子または入出力端
子と接続された異常ネットがあるかを調べ、存在する場
合にそれらのICの中から1つのICを源流側不良IC
の候補として選択して特定ICネット測定工程に測定を
指示し、存在しない場合に該ICを不良ICとして抽出
する不良判定工程とからなる。
探索方法は、良品基板を予め作成したテストプログラム
で動作させ、測定手段を用いて全ネットまたは選択ネッ
トの信号を測定し、その結果を格納するマスタデータ作
成工程と、不良基板をテストプログラムで動作させ、任
意の選択ICチップに対して該ICの端子と接続された
全ネットの信号を測定する特定ICネット測定工程と、
特定ICネット測定工程で得られた測定結果を良品基板
の該ネットの結果と比較し、該ICが少なくとも1つの
異常ネットと接続された不良IC候補であるかどうかを
判断する不良IC候補認識工程と、不良IC候補認識工
程の結果に基づき、該ICが不良IC候補でなければ次
の測定ICを選択して特定ICネット測定工程に測定を
指示し、該ICが不良IC候補であれば該ICが接続さ
れた異常ネット中に他のICの出力端子または入出力端
子と接続された異常ネットがあるかを調べ、存在する場
合にそれらのICの中から1つのICを源流側不良IC
の候補として選択して特定ICネット測定工程に測定を
指示し、存在しない場合に該ICを不良ICとして抽出
する不良判定工程とからなる。
【0016】本発明の第2の実装基板の不良探索方法
は、マスタデータ作成工程及び特定ICネット測定工程
における測定で、対象ネットの信号特性によってパルス
数や周波数、または電圧を選択するようにしている。
は、マスタデータ作成工程及び特定ICネット測定工程
における測定で、対象ネットの信号特性によってパルス
数や周波数、または電圧を選択するようにしている。
【0017】本発明の第3の実装基板の不良探索方法
は、マスタデータ作成工程及び特定ICネット測定工程
における測定時間を、測定ポイントにおいてテストプロ
グラムの開始から一定時間、あるいはテストプログラム
開始から不良が発生するまでの時間、またはテストプロ
グラムの一周期の時間としている。
は、マスタデータ作成工程及び特定ICネット測定工程
における測定時間を、測定ポイントにおいてテストプロ
グラムの開始から一定時間、あるいはテストプログラム
開始から不良が発生するまでの時間、またはテストプロ
グラムの一周期の時間としている。
【0018】本発明の第4の実装基板の不良探索方法
は、マスタデータ作成工程及び特定ICネット測定工程
における電圧測定を、測定時間内における最高電圧や平
均電圧、または電圧積分値としている。
は、マスタデータ作成工程及び特定ICネット測定工程
における電圧測定を、測定時間内における最高電圧や平
均電圧、または電圧積分値としている。
【0019】本発明の第5の実装基板の不良探索方法
は、不良IC候補認識工程における判定で、パルス数や
周波数、または電圧の測定値に対して良品データとの比
または差分を求め、予め設定した判定レベルを基に異常
ネットを識別している。
は、不良IC候補認識工程における判定で、パルス数や
周波数、または電圧の測定値に対して良品データとの比
または差分を求め、予め設定した判定レベルを基に異常
ネットを識別している。
【0020】本発明の第6の実装基板の不良探索方法
は、不良判定工程において該ICが不良IC候補でない
場合に次の測定ICを選択していく順番を、基板を予め
設定したステップ幅を基に縦横複数のマトリックスに分
割し、各領域に存在するIC毎に測定するとともに、マ
トリックス間の総移動距離が最短となるようにしてい
る。
は、不良判定工程において該ICが不良IC候補でない
場合に次の測定ICを選択していく順番を、基板を予め
設定したステップ幅を基に縦横複数のマトリックスに分
割し、各領域に存在するIC毎に測定するとともに、マ
トリックス間の総移動距離が最短となるようにしてい
る。
【0021】本発明の第7の実装基板の不良探索方法
は、不良判定工程で異常ネットに接続する他のICが複
数個存在した場合、該ICと他のICとの接続関係が入
力−出力、入力−入出力、入出力−入出力の順に順位付
けして次の測定ICを選択するようにしている。
は、不良判定工程で異常ネットに接続する他のICが複
数個存在した場合、該ICと他のICとの接続関係が入
力−出力、入力−入出力、入出力−入出力の順に順位付
けして次の測定ICを選択するようにしている。
【0022】本発明の第8の実装基板の不良探索方法
は、不良判定工程で最終的に特定された不良ICを提示
する際に、異常ネットと接続された該ICの端子に加
え、異常ネットではない入力端子も不良端子の候補とし
て抽出している。
は、不良判定工程で最終的に特定された不良ICを提示
する際に、異常ネットと接続された該ICの端子に加
え、異常ネットではない入力端子も不良端子の候補とし
て抽出している。
【0023】本発明の第9の実装基板の不良探索方法
は、不良判定工程で順次不良IC候補を探索した結果、
複数のICがループを形成し、いずれのICが源流の不
良ICかを特定することができない場合に該ICをすべ
て不良IC候補として抽出している。
は、不良判定工程で順次不良IC候補を探索した結果、
複数のICがループを形成し、いずれのICが源流の不
良ICかを特定することができない場合に該ICをすべ
て不良IC候補として抽出している。
【0024】本発明の第10の実装基板の不良探索方法
は、不良判定工程が特定ICネット測定工程で該ICの
関連ネットをすべて測定した後に該ICの不良候補判定
を行う代わりに、測定ネット毎に良品ネットデータと比
較し、異常ネットが検出されかつ該異常ネットが他のI
Cの出力端子または入出力端子と接続されていた場合
に、該ICの測定を中止して次の不良IC候補の測定に
移るようにしている。
は、不良判定工程が特定ICネット測定工程で該ICの
関連ネットをすべて測定した後に該ICの不良候補判定
を行う代わりに、測定ネット毎に良品ネットデータと比
較し、異常ネットが検出されかつ該異常ネットが他のI
Cの出力端子または入出力端子と接続されていた場合
に、該ICの測定を中止して次の不良IC候補の測定に
移るようにしている。
【0025】上記の実装基板の不良探索方法はIC部品
毎に接続されているネットに対して測定及び比較が容易
なパルス数と電圧とを測定し、良品基板との比較から不
良IC候補を見つけ出し、異常ネットに対する各IC端
子の入出力特性から信号伝達の上流側不良ICの候補を
抽出し、選択的に順次不良IC候補を絞り込むため、簡
易なシステム構成で自動的かつ高速に不良箇所を特定す
ることが可能となる。
毎に接続されているネットに対して測定及び比較が容易
なパルス数と電圧とを測定し、良品基板との比較から不
良IC候補を見つけ出し、異常ネットに対する各IC端
子の入出力特性から信号伝達の上流側不良ICの候補を
抽出し、選択的に順次不良IC候補を絞り込むため、簡
易なシステム構成で自動的かつ高速に不良箇所を特定す
ることが可能となる。
【0026】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図1は本発明の一実施例によ
る不良探索システムの構成を示す図である。図1におい
て、本発明の一実施例による不良探索システムはテスト
プログラム制御部1と、プローブ移動機構2と、パーソ
ナルコンピュータ(以下、パソコンとする)3と、カウ
ンタ4と、電圧計5と、プローブ6とから構成されてい
る。
図面を参照して説明する。図1は本発明の一実施例によ
る不良探索システムの構成を示す図である。図1におい
て、本発明の一実施例による不良探索システムはテスト
プログラム制御部1と、プローブ移動機構2と、パーソ
ナルコンピュータ(以下、パソコンとする)3と、カウ
ンタ4と、電圧計5と、プローブ6とから構成されてい
る。
【0027】テストプログラム制御部1は実装基板7を
予め作成したテストプログラムで稼働する。プローブ移
動機構2はプローブ6を指定されたポイントに移動する
X、Y、Zの3軸移動機構を備えている。
予め作成したテストプログラムで稼働する。プローブ移
動機構2はプローブ6を指定されたポイントに移動する
X、Y、Zの3軸移動機構を備えている。
【0028】カウンタ4はプローブ6の検出信号からパ
ルス数をカウントし、電圧計5はプローブ6の検出信号
から電圧を測定する。パソコン3は図示せぬ制御メモリ
のプログラムを実行してテストプログラム制御部1及び
プローブ移動機構2を制御し、カウンタ4及び電圧計5
の測定結果を読込んで信号処理する。
ルス数をカウントし、電圧計5はプローブ6の検出信号
から電圧を測定する。パソコン3は図示せぬ制御メモリ
のプログラムを実行してテストプログラム制御部1及び
プローブ移動機構2を制御し、カウンタ4及び電圧計5
の測定結果を読込んで信号処理する。
【0029】測定は実装基板7のレイアウトデータとネ
ット接続情報とを基に、選択されたICの端子(集積回
路)または対応する基板パッド(集積回路)に自動プロ
ービングして実行される。該ICの端子の一部が同一ネ
ットと接続されている場合にはいずれか1本の端子また
は基板パッドで測定すればよい。
ット接続情報とを基に、選択されたICの端子(集積回
路)または対応する基板パッド(集積回路)に自動プロ
ービングして実行される。該ICの端子の一部が同一ネ
ットと接続されている場合にはいずれか1本の端子また
は基板パッドで測定すればよい。
【0030】また、該ICの端子または基板パッドが物
理的障害によってプロービングできない場合には、同一
ネットに接続された他のICの端子または基板パッドで
測定すればよい。
理的障害によってプロービングできない場合には、同一
ネットに接続された他のICの端子または基板パッドで
測定すればよい。
【0031】図2は本発明の一実施例による不良探索手
順を示すフローチャートである。図2において、本発明
の一実施例による不良探索手順はマスタデータ作成工程
S1と、特定ICネット測定工程S2と、不良IC候補
認識工程S3と、不良判定工程S4とから構成されてい
る。不良判定工程S4はケース1の不良判定工程S4a
と、ケース2の不良判定工程S4bと、ケース3の不良
判定工程S4cとから構成されている。尚、上記の各工
程はパソコン3が制御メモリのプログラムを実行するこ
とで実現され、制御メモリとしてはROM(リードオン
リメモリ)やICメモリが使用可能である。
順を示すフローチャートである。図2において、本発明
の一実施例による不良探索手順はマスタデータ作成工程
S1と、特定ICネット測定工程S2と、不良IC候補
認識工程S3と、不良判定工程S4とから構成されてい
る。不良判定工程S4はケース1の不良判定工程S4a
と、ケース2の不良判定工程S4bと、ケース3の不良
判定工程S4cとから構成されている。尚、上記の各工
程はパソコン3が制御メモリのプログラムを実行するこ
とで実現され、制御メモリとしてはROM(リードオン
リメモリ)やICメモリが使用可能である。
【0032】マスタデータ作成工程S1では良品基板
(図示せず)を予め作成したテストプログラムで動作さ
せ、測定手段(カウンタ4及び電圧計5)を用いて全ネ
ットまたは選択ネットの信号を測定し、その結果を格納
している。
(図示せず)を予め作成したテストプログラムで動作さ
せ、測定手段(カウンタ4及び電圧計5)を用いて全ネ
ットまたは選択ネットの信号を測定し、その結果を格納
している。
【0033】特定ICネット測定工程S2では不良基板
(図示せず)をテストプログラムで動作させ、任意の選
択ICチップに対して該ICの端子と接続された全ネッ
トの信号を測定している。
(図示せず)をテストプログラムで動作させ、任意の選
択ICチップに対して該ICの端子と接続された全ネッ
トの信号を測定している。
【0034】不良IC候補認識工程S3では特定ICネ
ット測定工程S2で得られた測定結果を良品基板の該ネ
ットの結果と比較し、該ICが少なくとも1つの異常ネ
ットと接続された不良IC候補であるかどうかを判断し
ている。
ット測定工程S2で得られた測定結果を良品基板の該ネ
ットの結果と比較し、該ICが少なくとも1つの異常ネ
ットと接続された不良IC候補であるかどうかを判断し
ている。
【0035】不良判定工程S4のケース1の不良判定工
程S4aでは不良IC候補認識工程S3の結果に基づ
き、該ICが不良IC候補でなければ次の測定ICを選
択して特定ICネット測定工程S2に測定を指示してい
る。
程S4aでは不良IC候補認識工程S3の結果に基づ
き、該ICが不良IC候補でなければ次の測定ICを選
択して特定ICネット測定工程S2に測定を指示してい
る。
【0036】ケース2の不良判定工程S4bでは該IC
が不良IC候補であれば、該ICが接続された異常ネッ
ト中に他のICの出力端子または入出力端子と接続され
た異常ネットがあるかを調べ、他のICの出力端子また
は入出力端子と接続された異常ネットが存在する場合
に、それらのICの中から1つのICを源流側不良IC
の候補として選択して特定ICネット測定工程S2に測
定を指示している。
が不良IC候補であれば、該ICが接続された異常ネッ
ト中に他のICの出力端子または入出力端子と接続され
た異常ネットがあるかを調べ、他のICの出力端子また
は入出力端子と接続された異常ネットが存在する場合
に、それらのICの中から1つのICを源流側不良IC
の候補として選択して特定ICネット測定工程S2に測
定を指示している。
【0037】ケース3の不良判定工程S4cでは他のI
Cの出力端子または入出力端子と接続された異常ネット
が存在しない場合に、該ICを不良ICとして抽出して
いる。
Cの出力端子または入出力端子と接続された異常ネット
が存在しない場合に、該ICを不良ICとして抽出して
いる。
【0038】次に、パルス数及び電圧の測定による不良
ネットや不良ICの検出原理の概要について説明する。
不良の原因としてはプリント基板の断線やショート不
良、実装部品の端子接合部でのオープンやショート不良
といった製造不良や、電子部品の故障が挙げられる。
ネットや不良ICの検出原理の概要について説明する。
不良の原因としてはプリント基板の断線やショート不
良、実装部品の端子接合部でのオープンやショート不良
といった製造不良や、電子部品の故障が挙げられる。
【0039】一般に、実装基板の製造工程においてはイ
ンサーキットテストや外観検査によって製造不良の検査
を実施している。しかしながら、近年の実装基板の微細
化、高密度化の進展によって、すべての端子やテストパ
ッドにプロービングすることができず、製造不良をすべ
て検出することは事実上不可能である。
ンサーキットテストや外観検査によって製造不良の検査
を実施している。しかしながら、近年の実装基板の微細
化、高密度化の進展によって、すべての端子やテストパ
ッドにプロービングすることができず、製造不良をすべ
て検出することは事実上不可能である。
【0040】図3は製造不良が存在した場合の不良伝播
の一例を示す図である。この図3を参照して、製造不良
が存在した場合の不良伝播の1例について説明する。図
3においてはLSI(大規模集積回路)チップ(以下、
チップとする)IC2の出力端子8がオープンしていた
場合の不良伝播の様子を示している。尚、チップIC1
〜IC9にはネットN1〜N15が接続されている。
の一例を示す図である。この図3を参照して、製造不良
が存在した場合の不良伝播の1例について説明する。図
3においてはLSI(大規模集積回路)チップ(以下、
チップとする)IC2の出力端子8がオープンしていた
場合の不良伝播の様子を示している。尚、チップIC1
〜IC9にはネットN1〜N15が接続されている。
【0041】ネットN2は上流側から信号を受信できな
いために異常ネットとなり、この異常ネットN2と入力
端子で接続されたチップIC4は正常動作ができず、そ
の結果チップIC4の2つの出力端子には異常信号が現
れる。したがって、これらの出力端子に接続されたネッ
トN4,N5は異常ネットとなり、この影響が下位のチ
ップIC5,IC7に伝達される。
いために異常ネットとなり、この異常ネットN2と入力
端子で接続されたチップIC4は正常動作ができず、そ
の結果チップIC4の2つの出力端子には異常信号が現
れる。したがって、これらの出力端子に接続されたネッ
トN4,N5は異常ネットとなり、この影響が下位のチ
ップIC5,IC7に伝達される。
【0042】その後、同様にしてさらに下位のチップI
C8へと不良が伝播していく。この場合、8つのネット
N2,N4,N5,N9,N10,N11,N12,N
13が異常ネットとなる。
C8へと不良が伝播していく。この場合、8つのネット
N2,N4,N5,N9,N10,N11,N12,N
13が異常ネットとなる。
【0043】次に、これらの異常ネットを識別する方法
に付いて説明する。通常、ディジタルICの信号はパル
ス信号である。パルス発生タイミング等の厳密な解析に
はロジックアナライザやスペクトロアナライザ等のパル
ス波形評価用の計測器が必要であるが、単に異常ネット
を検出することを考えた場合にはパルス数や周波数、ま
たは電圧を測定し、良品データとの比または差分を求
め、予め設定した判定レベルで識別することで、容易に
異常ネットを抽出することができる。
に付いて説明する。通常、ディジタルICの信号はパル
ス信号である。パルス発生タイミング等の厳密な解析に
はロジックアナライザやスペクトロアナライザ等のパル
ス波形評価用の計測器が必要であるが、単に異常ネット
を検出することを考えた場合にはパルス数や周波数、ま
たは電圧を測定し、良品データとの比または差分を求
め、予め設定した判定レベルで識別することで、容易に
異常ネットを抽出することができる。
【0044】そこで、本発明の一実施例による検査方法
では各ネットN1〜N15のパルス数と電圧とを測定
し、それらを良品基板のデータと比較することによっ
て、異常ネットの抽出を行う。ここで、重要なことは測
定の再現性である。本発明の一実施例による検査手法で
は機能検査等で用いられるテストプログラムで被測定基
板を起動させた状態で測定することを基本としている。
では各ネットN1〜N15のパルス数と電圧とを測定
し、それらを良品基板のデータと比較することによっ
て、異常ネットの抽出を行う。ここで、重要なことは測
定の再現性である。本発明の一実施例による検査手法で
は機能検査等で用いられるテストプログラムで被測定基
板を起動させた状態で測定することを基本としている。
【0045】図4は本発明の一実施例においてテストプ
ログラム稼働中のネット出力信号例を模式的に示す図で
ある。この図4を参照して本発明の一実施例による測定
方法について説明する。
ログラム稼働中のネット出力信号例を模式的に示す図で
ある。この図4を参照して本発明の一実施例による測定
方法について説明する。
【0046】一般的に、制御信号等のパルス信号は不規
則なパルス信号であり、測定するタイミングや測定時間
によって測定値が異なる。そこで、本発明の一実施例に
よる検査手法ではテストプログラム開始から一定時間の
領域で測定する測定方法Aや、テストプログラムの1周
期と等しい測定時間で測定する測定方法Bを適用する。
則なパルス信号であり、測定するタイミングや測定時間
によって測定値が異なる。そこで、本発明の一実施例に
よる検査手法ではテストプログラム開始から一定時間の
領域で測定する測定方法Aや、テストプログラムの1周
期と等しい測定時間で測定する測定方法Bを適用する。
【0047】測定方法Aにおける測定時間の設定につい
ては測定時間が短いと、良品と不良品とで設定時間内に
差が生じない場合があり得る。そのような場合にはテス
トプログラムで不良発生までの時間が既知であるなら、
その不良発生までの時間を設定することによって必要最
小時間内で差を検出することができる。尚、パルスカウ
ントの測定は電圧しきい値をハイレベル判定範囲の下限
付近に設定し、パルスの立下りまたは立上りで測定すれ
ばよい。
ては測定時間が短いと、良品と不良品とで設定時間内に
差が生じない場合があり得る。そのような場合にはテス
トプログラムで不良発生までの時間が既知であるなら、
その不良発生までの時間を設定することによって必要最
小時間内で差を検出することができる。尚、パルスカウ
ントの測定は電圧しきい値をハイレベル判定範囲の下限
付近に設定し、パルスの立下りまたは立上りで測定すれ
ばよい。
【0048】上記の電圧測定の必要性について説明す
る。ディジタルICの出力にはパルス信号以外に、論理
判定値としてのハイレベル及びローレベルの2つの電圧
値が存在する。このようなDC(直流)信号に対しては
電圧測定が必要である。
る。ディジタルICの出力にはパルス信号以外に、論理
判定値としてのハイレベル及びローレベルの2つの電圧
値が存在する。このようなDC(直流)信号に対しては
電圧測定が必要である。
【0049】一方、パルス信号に対しても、パルスの電
圧レベルがハイレベルの下限近傍で突発的に不良が発生
するような場合、パルス数のみでの比較では不良箇所を
見逃す可能性があり、パルス数に加えて測定パルスの最
高電圧または平均電圧も同時に測定することによって、
良品と差のある箇所を精度良く検出することができる。
圧レベルがハイレベルの下限近傍で突発的に不良が発生
するような場合、パルス数のみでの比較では不良箇所を
見逃す可能性があり、パルス数に加えて測定パルスの最
高電圧または平均電圧も同時に測定することによって、
良品と差のある箇所を精度良く検出することができる。
【0050】続いて、図3を参照して不良伝播ネットか
ら源流の不良部品または不良箇所のを探索する方法につ
いて説明する。図3において、チップIC9から測定を
始め、順次隣接チップIC8,IC7を測定すると仮定
する。
ら源流の不良部品または不良箇所のを探索する方法につ
いて説明する。図3において、チップIC9から測定を
始め、順次隣接チップIC8,IC7を測定すると仮定
する。
【0051】チップIC9の場合、チップIC9の端子
と接続されたネットN8,N14,N15には異常ネッ
トが存在せず、不良IC候補にはならない。チップIC
8の場合、チップIC8の端子と接続された4つのネッ
トN10,N11,N12,N13に異常ネットが存在
し、不良IC候補として認識される。
と接続されたネットN8,N14,N15には異常ネッ
トが存在せず、不良IC候補にはならない。チップIC
8の場合、チップIC8の端子と接続された4つのネッ
トN10,N11,N12,N13に異常ネットが存在
し、不良IC候補として認識される。
【0052】ここで、異常ネットN10はチップIC8
の入力端子とチップIC5の出力端子とを接続するネッ
トである。したがって、チップIC5が信号伝達のより
源流側と認識され、次の測定はチップIC5が選択され
る。
の入力端子とチップIC5の出力端子とを接続するネッ
トである。したがって、チップIC5が信号伝達のより
源流側と認識され、次の測定はチップIC5が選択され
る。
【0053】上記と同様の手順で、測定対象がチップI
C5からチップIC4へと移動し、最終的にチップIC
2にたどり着く。この場合、チップIC2の端子と接続
された異常ネットはネットN2のみであり、チップIC
2またはチップIC2の異常ネットN2と接続された出
力端子8が不良候補として抽出される。
C5からチップIC4へと移動し、最終的にチップIC
2にたどり着く。この場合、チップIC2の端子と接続
された異常ネットはネットN2のみであり、チップIC
2またはチップIC2の異常ネットN2と接続された出
力端子8が不良候補として抽出される。
【0054】上記の説明ではチップIC8が最初の不良
IC候補として認識されたが、チップIC7から測定を
始めた場合にも上記と同様の手順で、チップIC7→チ
ップIC4→チップIC2と遡り、同じ結果が得られ
る。
IC候補として認識されたが、チップIC7から測定を
始めた場合にも上記と同様の手順で、チップIC7→チ
ップIC4→チップIC2と遡り、同じ結果が得られ
る。
【0055】さらに、上記の説明では測定対象チップの
関連ネット測定後に該チップの不良IC候補判定及び次
の測定チップ選択を行っているが、各ネットの測定毎に
比較判断を実行し、異常ネットが検出されかつ該異常ネ
ットが他のICの出力端子または入出力端子と接続され
ていた場合に該ICの測定を中止し、次の不良IC候補
の測定に移ることも可能である。
関連ネット測定後に該チップの不良IC候補判定及び次
の測定チップ選択を行っているが、各ネットの測定毎に
比較判断を実行し、異常ネットが検出されかつ該異常ネ
ットが他のICの出力端子または入出力端子と接続され
ていた場合に該ICの測定を中止し、次の不良IC候補
の測定に移ることも可能である。
【0056】以上説明したように、本発明の一実施例に
よる不良探索手法では不良基板の測定において、不良候
補のチップを測定過程で絞り込んで選択的に測定を実行
するため、測定するネット数を低減することができ、良
品基板と同様に全ネットを測定する方法に比べて高速化
が図れる。
よる不良探索手法では不良基板の測定において、不良候
補のチップを測定過程で絞り込んで選択的に測定を実行
するため、測定するネット数を低減することができ、良
品基板と同様に全ネットを測定する方法に比べて高速化
が図れる。
【0057】図5は製造不良が存在した場合の不良伝播
の他の例を示す図である。図5においてはチップIC2
の入力端子9がオープンしていた場合の不良伝播の様子
を示している。この場合、ネットN2〜N15の14個
のネットが異常ネットとなる。
の他の例を示す図である。図5においてはチップIC2
の入力端子9がオープンしていた場合の不良伝播の様子
を示している。この場合、ネットN2〜N15の14個
のネットが異常ネットとなる。
【0058】探索順序としてはいずれのチップから始め
ても構わないが、チップIC8から始めると、すぐ上流
のチップIC5で次の探索候補のチップとしてチップI
C4とチップIC3との2つ存在する。このような場合
にはいずれか1つのチップを選択すれば良く、IC4→
IC2またはIC3→IC2のいずれの探索経路でも最
終的に源流の不良チップIC2に到達することができ
る。
ても構わないが、チップIC8から始めると、すぐ上流
のチップIC5で次の探索候補のチップとしてチップI
C4とチップIC3との2つ存在する。このような場合
にはいずれか1つのチップを選択すれば良く、IC4→
IC2またはIC3→IC2のいずれの探索経路でも最
終的に源流の不良チップIC2に到達することができ
る。
【0059】ここで、チップIC2の端子と接続された
異常ネットはネットN2,N3の2つであるが、真の不
良箇所であるネットN1は異常ネットとして抽出されな
い。このような場合を想定し、本発明の一実施例による
不良探索手法では異常ネットと接続された該ICの出力
端子10,11が複数個ある場合に、異常ネットと接続
された端子に加え、異常ネットではない入力端子をも不
良端子の候補として抽出することで、確実に不良箇所を
特定することができる。
異常ネットはネットN2,N3の2つであるが、真の不
良箇所であるネットN1は異常ネットとして抽出されな
い。このような場合を想定し、本発明の一実施例による
不良探索手法では異常ネットと接続された該ICの出力
端子10,11が複数個ある場合に、異常ネットと接続
された端子に加え、異常ネットではない入力端子をも不
良端子の候補として抽出することで、確実に不良箇所を
特定することができる。
【0060】図6は不良伝播がループを形成して源流チ
ップを特定することができない例を示す図である。図6
においてはチップIC2の出力端子12がオープンの場
合であり、ネットN2〜N15が異常ネットとなる。
ップを特定することができない例を示す図である。図6
においてはチップIC2の出力端子12がオープンの場
合であり、ネットN2〜N15が異常ネットとなる。
【0061】探索はいずれのチップから始めても良い
が、チップIC9から始めると、IC9→IC6→IC
3→IC5→IC4→IC2→IC3と遡り、最終的に
4つのチップIC2〜IC5の間でループする。このよ
うな場合にはこれら4つのチップIC2〜IC5をすべ
て不良ICの候補として抽出する。
が、チップIC9から始めると、IC9→IC6→IC
3→IC5→IC4→IC2→IC3と遡り、最終的に
4つのチップIC2〜IC5の間でループする。このよ
うな場合にはこれら4つのチップIC2〜IC5をすべ
て不良ICの候補として抽出する。
【0062】図7は最初の不良IC候補が見つかるまで
順次測定ICを選択していく方法を説明するための模式
図である。図7に示す方法では実装基板13を予め設定
したステップ幅で縦横それぞれ分割し、分割された領域
毎に測定を実行する。
順次測定ICを選択していく方法を説明するための模式
図である。図7に示す方法では実装基板13を予め設定
したステップ幅で縦横それぞれ分割し、分割された領域
毎に測定を実行する。
【0063】その際、領域間の測定順序はプローブ移動
に要する距離をできるだけ短くするために、基板の4つ
のコーナのいずれかの領域を始点として、横方向または
縦方向に順次測定領域を移動する。
に要する距離をできるだけ短くするために、基板の4つ
のコーナのいずれかの領域を始点として、横方向または
縦方向に順次測定領域を移動する。
【0064】図7に示す例では各領域を(行,列)で表
示すると、左上の(1,1)から始め、(1,2)→
(1,3)→(1,4)→(2,4)→(2,3)→…
…→(3,4)の順で測定領域が選択される。
示すると、左上の(1,1)から始め、(1,2)→
(1,3)→(1,4)→(2,4)→(2,3)→…
…→(3,4)の順で測定領域が選択される。
【0065】結果的に、図7に示すチップの番号順によ
って測定が実行されることになる。尚、実際の測定では
測定途中で不良IC候補が見つかるため、その後は上述
した手順にしたがって選択的に測定が実行される。
って測定が実行されることになる。尚、実際の測定では
測定途中で不良IC候補が見つかるため、その後は上述
した手順にしたがって選択的に測定が実行される。
【0066】このように、従来の検査方法がボードテス
タやシグネチャアナライザ等の測定器を用いてタイミン
グあるいは動作波形を良品と比較しているのに対し、パ
ルス数と電圧とを測定して比較することによって、情報
量を大幅に減少することができ、測定時間及び処理時間
を大幅に短縮することができる。その際、カウンタ4や
電圧計5という簡易な測定器で不良探索システムを構成
することができるので、装置コストを安くすることがで
きる。
タやシグネチャアナライザ等の測定器を用いてタイミン
グあるいは動作波形を良品と比較しているのに対し、パ
ルス数と電圧とを測定して比較することによって、情報
量を大幅に減少することができ、測定時間及び処理時間
を大幅に短縮することができる。その際、カウンタ4や
電圧計5という簡易な測定器で不良探索システムを構成
することができるので、装置コストを安くすることがで
きる。
【0067】また、予め良品基板を測定してマスタデー
タを作成しておき、不良基板の測定においてはチップ単
位で関連ネットを測定し、マスタデータとの比較から該
チップが異常ネットと接続された不良IC候補かどうか
を逐次判断し、該チップが不良IC候補の場合に異常ネ
ットの端子接続情報を基に上流側チップを絞込み、源流
の不良チップをより少ない測定回数で特定するという方
法をとっているので、電子部品等が実装された回路基板
の不良探索を詳細な回路情報なしに自動的に短時間で探
索することができる。
タを作成しておき、不良基板の測定においてはチップ単
位で関連ネットを測定し、マスタデータとの比較から該
チップが異常ネットと接続された不良IC候補かどうか
を逐次判断し、該チップが不良IC候補の場合に異常ネ
ットの端子接続情報を基に上流側チップを絞込み、源流
の不良チップをより少ない測定回数で特定するという方
法をとっているので、電子部品等が実装された回路基板
の不良探索を詳細な回路情報なしに自動的に短時間で探
索することができる。
【0068】
【発明の効果】以上説明したように本発明によれば、パ
ルス数と電圧とを測定して比較し、予め良品基板を測定
してマスタデータを作成しておき、不良基板の測定にお
いてはチップ単位で関連ネットを測定し、マスタデータ
との比較から該チップが異常ネットと接続された不良I
C候補かどうかを逐次判断し、該チップが不良IC候補
の場合に異常ネットの端子接続情報を基に上流側チップ
を絞込み、源流の不良チップをより少ない測定回数で特
定することによって、電子部品等が実装された回路基板
の不良探索を詳細な回路情報なしに簡易な装置構成で自
動的にかつ短時間で行うことができるという効果があ
る。
ルス数と電圧とを測定して比較し、予め良品基板を測定
してマスタデータを作成しておき、不良基板の測定にお
いてはチップ単位で関連ネットを測定し、マスタデータ
との比較から該チップが異常ネットと接続された不良I
C候補かどうかを逐次判断し、該チップが不良IC候補
の場合に異常ネットの端子接続情報を基に上流側チップ
を絞込み、源流の不良チップをより少ない測定回数で特
定することによって、電子部品等が実装された回路基板
の不良探索を詳細な回路情報なしに簡易な装置構成で自
動的にかつ短時間で行うことができるという効果があ
る。
【図1】本発明の一実施例による不良探索システムの構
成を示す図である。
成を示す図である。
【図2】本発明の一実施例による不良探索手順を示すフ
ローチャートである。
ローチャートである。
【図3】製造不良が存在した場合の不良伝播の一例を示
す図である。
す図である。
【図4】本発明の一実施例においてテストプログラム稼
働中のネット出力信号例を模式的に示す図である。
働中のネット出力信号例を模式的に示す図である。
【図5】製造不良が存在した場合の不良伝播の他の例を
示す図である。
示す図である。
【図6】不良伝播がループを形成して源流チップを特定
することができない例を示す図である。
することができない例を示す図である。
【図7】最初の不良IC候補が見つかるまで順次測定I
Cを選択していく方法を説明するための模式図である。
Cを選択していく方法を説明するための模式図である。
【図8】従来例による不良探索システムの構成を示す図
である。
である。
1 テストプログラム制御部 2 プローブ移動機構 3 パーソナルコンピュータ 4 カウンタ 5 電圧計 6 プローブ 7 実装基板 8,9,12 オープン端子 10,11 出力端子 IC1〜IC9 LSIチップ N1〜N15 ネット S1 マスタデータ作成工程 S2 特定ICネット測定工程 S3 不良IC候補認識工程 S4 不良判定工程 S4a ケース1の不良判定工程 S4b ケース2の不良判定工程 S4c ケース3の不良判定工程
Claims (21)
- 【請求項1】 集積回路及び電子部品が実装された実装
基板の不良探索システムであって、前記実装基板を予め
設定されたテストプログラムで動作させる手段と、前記
テストプログラムが動作する時の前記実装基板の全ネッ
ト及び選択ネットのうちの少なくとも一方の信号を測定
する測定手段と、良品基板及び不良基板を前記テストプ
ログラムで動作させた時の前記測定手段の測定結果を比
較する比較手段と、前記比較手段の比較結果を基に前記
不良基板の集積回路が少なくとも1つの異常ネットと接
続された不良集積回路候補であるかどうかを判断する判
断手段と、前記判断手段で当該集積回路が不良集積回路
候補でないと判断された時に次の測定集積回路を選択し
て当該測定集積回路の測定を指示する第1の指示手段
と、前記判断手段で当該集積回路が不良集積回路候補で
あると判断された時に当該不良集積回路候補の集積回路
が接続された異常ネット中に他の集積回路の出力端子及
び入出力端子の一方に接続された異常ネットがあるかを
調べる手段と、前記異常ネットが存在する時にそれらの
集積回路の中から1つの集積回路を源流側不良集積回路
候補として選択して当該源流側不良集積回路候補の集積
回路の測定を指示する第2の指示手段と、前記異常ネッ
トが存在しない時に当該不良集積回路候補の集積回路を
不良集積回路として抽出する抽出手段とを有することを
特徴とする不良探索システム。 - 【請求項2】 前記測定手段は、対象ネットの信号特性
によってパルス数と周波数と電圧との中から選択して測
定するよう構成したことを特徴とする請求項1記載の不
良探索システム。 - 【請求項3】 前記測定手段による測定時間は、測定ポ
イントにおいて前記テストプログラムの開始から一定時
間と前記テストプログラムの開始から不良が発生するま
での時間と前記テストプログラムの一周期の時間とのう
ちのいずれかにするよう構成したことを特徴とする請求
項1または請求項2記載の不良探索システム。 - 【請求項4】 前記測定手段による電圧測定は、測定時
間内における最高電圧と平均電圧と電圧積分値との中か
ら選択して測定するように構成したことを特徴とする請
求項1から請求項3のいずれか記載の不良探索システ
ム。 - 【請求項5】 前記比較手段は、前記測定手段の測定結
果に対して前記良品基板の測定結果と前記不良基板の測
定結果との比及びそれらの差分のうちのいずれかを求
め、 前記判断手段は、予め設定した判定レベルを基に異常ネ
ットを識別するよう構成したことを特徴とする請求項1
から請求項4のいずれか記載の不良探索システム。 - 【請求項6】 前記第1の指示手段は、前記集積回路が
前記不良集積回路候補でない時に、前記実装基板を予め
設定したステップ幅を基に縦横の複数のマトリックスに
分割し、各領域に存在するIC毎に測定するとともに、
前記マトリックス間の総移動距離が最短となるように前
記次の測定集積回路を選択していくよう構成したことを
特徴とする請求項1から請求項5のいずれか記載の不良
探索システム。 - 【請求項7】 前記第2の指示手段は、前記異常ネット
に接続する他の集積回路が複数存在する時に、前記不良
集積回路候補の集積回路と他の集積回路との接続関係が
入力−出力、入力−入出力、入出力−入出力の順に前記
源流側不良集積回路候補として選択するよう構成したこ
とを特徴とする請求項1から請求項6のいずれか記載の
不良探索システム。 - 【請求項8】 前記抽出手段は、最終的に特定された不
良集積回路を提示する際に前記異常ネットと接続された
集積回路の端子に加え、前記異常ネットではない入力端
子も不良端子の候補として抽出するよう構成したことを
特徴とする請求項1から請求項7のいずれか記載の不良
探索システム。 - 【請求項9】 前記抽出手段は、順次不良集積回路候補
を探索した結果、複数の集積回路がループを形成してい
ずれの集積回路が源流側不良集積回路であるかを特定で
きない時にそれらの集積回路をすべて不良集積回路候補
として抽出するようよう構成したことを特徴とする請求
項1から請求項8のいずれか記載の不良探索システム。 - 【請求項10】 前記不良基板の測定ネット毎に前記良
品基板の測定結果と比較し、前記異常ネットが検出され
かつ前記異常ネットが他の集積回路の出力端子及び入出
力端子のいずれかと接続されている時に当該集積回路の
測定を中止して次の不良集積回路候補の測定に移るよう
構成したことを特徴とする請求項1から請求項9のいず
れか記載の不良探索システム。 - 【請求項11】 集積回路及び電子部品が実装された実
装基板の不良探索方法であって、 良品基板を予め作成したテストプログラムで動作させか
つその全ネット及び選択ネットのうちの少なくとも一方
の信号を測定してその測定結果を格納するマスタデータ
作成工程と、 不良基板を前記テストプログラムで動作させかつ任意の
選択集積回路に対して当該集積回路の端子と接続された
全ネットの信号を測定する特定ICネット測定工程と、 前記特定ICネット測定工程で得られた測定結果を前記
良品基板の該ネットの結果と比較しかつ当該集積回路が
少なくとも1つの異常ネットと接続された不良IC候補
であるかどうかを判断する不良IC候補認識工程と、 前記不良IC候補認識工程の結果に基づいて当該集積回
路が不良集積回路候補でない時に次の測定集積回路を選
択して前記特定ICネット測定工程に測定を指示し、当
該集積回路が不良集積回路候補の時に当該集積回路が接
続された異常ネット中に他の集積回路の出力端子及び入
出力端子のいずれかと接続された異常ネットがあるかを
調べ、前記異常ネットが存在する時にそれらの集積回路
の中から1つの集積回路を源流側不良集積回路の候補と
して選択して前記特定ICネット測定工程に測定を指示
し、前記異常ネットが存在しない時に当該集積回路を不
良集積回路として抽出する不良判定工程とを有すること
を特徴とする不良探索方法。 - 【請求項12】 前記マスタデータ作成工程及び特定I
Cネット測定工程における測定は、対象ネットの信号特
性によってパルス数と周波数と電圧との中から選択する
ようにしたことを特徴とする請求項11記載の不良探索
方法。 - 【請求項13】 前記マスタデータ作成工程及び特定I
Cネット測定工程における測定時間は、測定ポイントに
おいて前記テストプログラムの開始から一定時間と前記
テストプログラムの開始から不良が発生するまでの時間
と前記テストプログラムの一周期の時間とのうちのいず
れかとするようにしたことを特徴とする請求項11また
は請求項12記載の不良探索方法。 - 【請求項14】 前記マスタデータ作成工程及び特定I
Cネット測定工程における電圧測定は、測定時間内にお
ける最高電圧と平均電圧と電圧積分値との中から選択す
るようにしたことを特徴とする請求項11から請求項1
3のいずれか記載の不良探索方法。 - 【請求項15】 前記不良IC候補認識工程における判
定は、良品基板のデータと不良基板のデータとの比及び
それらの差分とのうちのいずれかを求め、予め設定した
判定レベルを基に前記異常ネットを識別するようにした
ことを特徴とする請求項11から請求項14のいずれか
記載の不良探索方法。 - 【請求項16】 前記不良判定工程においては、前記集
積回路が前記不良集積回路候補でない時に次の測定集積
回路を選択していく順番として、前記実装基板を予め設
定したステップ幅を基に縦横の複数のマトリックスに分
割し、各領域に存在する集積回路毎に測定するととも
に、前記マトリックス間の総移動距離が最短となるよう
に予め順番付けしたことを特徴とする請求項11から請
求項15のいずれか記載の不良探索方法。 - 【請求項17】 前記不良判定工程で、前記異常ネット
に接続する他の集積回路が複数個存在している時に当該
集積回路と他の集積回路との接続関係が入力−出力、入
力−入出力、入出力−入出力の順番に次の測定集積回路
を選択するようにしたことを特徴とする請求項11から
請求項16のいずれか記載の不良探索方法。 - 【請求項18】 前記不良判定工程で最終的に特定され
た不良集積回路を提示する際に、前記異常ネットと接続
された集積回路の端子に加え、前記異常ネットではない
入力端子をも不良端子の候補として抽出するようにした
ことを特徴とする請求項11から請求項17のいずれか
記載の不良探索方法。 - 【請求項19】 前記不良判定工程で順次不良集積回路
候補を探索した結果、複数の集積回路がループを形成し
ていずれの集積回路が源流側不良集積回路かを特定でき
ない時にそれらの集積回路をすべて不良集積回路候補と
して抽出するようにしたことを特徴とする請求項11か
ら請求項18のいずれか記載の不良探索方法。 - 【請求項20】 前記不良判定工程が前記特定ICネッ
ト測定工程で前記集積回路の関連ネットをすべて測定し
た後に当該集積回路の不良候補判定を行う代わりに、前
記不良基板の測定ネット毎に前記良品基板のネットデー
タと比較し、前記異常ネットが検出されかつ当該異常ネ
ットが他の集積回路の出力端子及び入出力端子のうちの
いずれかと接続されている時に、当該集積回路の測定を
中止して次の不良集積回路候補の測定に移るようにした
ことを特徴とする請求項11から請求項19のいずれか
記載の不良探索方法。 - 【請求項21】 集積回路及び電子部品が実装された実
装基板の不良探索制御を情報処理装置に行わせるための
不良探索制御プログラムを記録した記録媒体であって、
前記不良探索制御プログラムは前記情報処理装置に、前
記実装基板を予め設定されたテストプログラムで動作さ
せ、前記テストプログラムが動作する時の前記実装基板
の全ネット及び選択ネットのうちの少なくとも一方の信
号を測定させ、良品基板及び不良基板を前記テストプロ
グラムで動作させた時の前記測定手段の測定結果を比較
させ、その比較結果を基に前記不良基板の集積回路が少
なくとも1つの異常ネットと接続された不良集積回路候
補であるかどうかを判断させ、当該集積回路が不良集積
回路候補でないと判断された時に次の測定集積回路を選
択させて当該測定集積回路の測定を指示させ、当該集積
回路が不良集積回路候補であると判断された時に当該不
良集積回路候補の集積回路が接続された異常ネット中に
他の集積回路の出力端子及び入出力端子の一方に接続さ
れた異常ネットがあるかを調べさせ、前記異常ネットが
存在する時にそれらの集積回路の中から1つの集積回路
を源流側不良集積回路候補として選択させて当該源流側
不良集積回路候補の集積回路の測定を指示させ、前記異
常ネットが存在しない時に当該不良集積回路候補の集積
回路を不良集積回路として抽出させることを特徴とする
不良探索制御プログラムを記録した記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11130711A JP2000321329A (ja) | 1999-05-12 | 1999-05-12 | 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11130711A JP2000321329A (ja) | 1999-05-12 | 1999-05-12 | 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000321329A true JP2000321329A (ja) | 2000-11-24 |
Family
ID=15040805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11130711A Pending JP2000321329A (ja) | 1999-05-12 | 1999-05-12 | 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000321329A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017523383A (ja) * | 2014-06-25 | 2017-08-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 電源モニタを用いた電源の較正 |
-
1999
- 1999-05-12 JP JP11130711A patent/JP2000321329A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017523383A (ja) * | 2014-06-25 | 2017-08-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 電源モニタを用いた電源の較正 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8190953B2 (en) | Method and system for selecting test vectors in statistical volume diagnosis using failed test data | |
US7765444B2 (en) | Failure diagnosis for logic circuits | |
CN110494965B (zh) | 检查***、晶圆图显示器、晶圆图显示方法以及存储介质 | |
JP2001127163A (ja) | 半導体集積回路の故障検査方法及びレイアウト方法 | |
JP2003084036A (ja) | 診断システム及び診断方法 | |
US6536007B1 (en) | Models and technique for automated fault isolation of open defects in logic | |
US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
US6781151B2 (en) | Failure analysis vehicle | |
JP2001074812A (ja) | デバイス試験評価システムおよびデバイス試験評価方法 | |
JP2000321329A (ja) | 実装基板の不良探索システム及びその不良探索方法並びにその制御プログラムを記録した記録媒体 | |
JP3784479B2 (ja) | 回路基板検査方法 | |
JPH10142281A (ja) | 回路基板検査方法 | |
Yilmaz et al. | Defect-based test optimization for analog/RF circuits for near-zero DPPM applications | |
JPH0252446A (ja) | 集積回路の試験装置 | |
JP2000304820A (ja) | 故障診断装置および故障診断方法ならびに半導体集積回路 | |
JPS62206468A (ja) | プローブポイント決定装置 | |
JPH10199953A (ja) | 歩留まり解析方法及びその装置 | |
JP3696009B2 (ja) | 半導体試験装置、半導体試験方法および記録媒体 | |
JP2000098006A (ja) | 実装基板の不良探索方法 | |
JP3147855B2 (ja) | 実装基板の不良検査方法 | |
JP2001141789A (ja) | 半導体及びその半導体の良品/不良品識別装置 | |
JP2000338187A (ja) | 実装基板不良探索方法及び実装基板不良探索装置 | |
KR100276650B1 (ko) | 반도체소자의불량검사및분석방법 | |
JP2001074818A (ja) | 実装基板の不良探索方法及び実装基板の不良探索装置 | |
JP3112263B2 (ja) | 配線ショート箇所検出方法及びその検査装置 |