JP6115050B2 - 半導体装置 - Google Patents

Description

本発明は、トレンチゲート型のＩＧＢＴ等の半導体装置に関する。

近年、インバータ、ＤＣ／ＤＣコンバータ等の電源回路に使用されるパワースイッチング素子として、高速化、高耐圧化が可能な絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）が広く利用されている。ＩＧＢＴは、伝導度変調効果により、パワーＭＯＳＦＥＴよりも低いオン電圧で動作するため、低消費電力化への貢献度が大きい。さらに近年では、半導体基板の表面上にゲート電極を設けた通常のプレーナ型のＩＧＢＴに代わり、電子の供給能力の高いトレンチゲート型のＩＧＢＴが多く利用されている（例えば、特許文献１参照）。

トレンチゲート型のＩＧＢＴにおいては、高いスイッチング速度を実現するために、帰還容量（ゲート−コレクタ間の容量）の増加を抑制することが重要である。帰還容量を低減する方法としては、エミッタ電極に電気的に接続されるトレンチゲートを設ける技術が知られている。

さらに、近年は、パワースイッチング素子の小型化及び低コスト化のために、ＩＧＢＴとダイオードを一体化した逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ）が提案されている（例えば、特許文献２参照）。ＲＣ−ＩＧＢＴは、ダイオード領域と、トレンチゲートが形成されたＩＧＢＴ領域とが交互に配置された構成を有している。ダイオード領域は、ＩＧＢＴ領域がオフのときに負荷電流を還流させる役割を果たすようになっている。なお、ダイオード領域には、ＲＣ−ＩＧＢＴに印加される電界の偏りを低減して耐圧向上を図るために、ダミートレンチゲートが形成される場合がある。

トレンチゲートは、トレンチゲート電極と、トレンチゲート電極を被覆するゲート絶縁膜と、からなる。このゲート絶縁膜は、トレンチゲート電極に印加される電界強度が許容値を超えると破壊されてしまう。ゲート絶縁膜が破壊されると、この破壊されたゲート絶縁膜を通じてリークが発生してしまう。このため、製品出荷前にトレンチゲート電極に対して電圧を掛け、ベース領域との間に電位差を発生させることでゲート絶縁膜に電位ストレスを加え、ゲート絶縁膜が所望の耐圧を得られるか否か、さらにはトレンチゲートに構造欠陥があるか否かをスクリーニング検査する必要がある。

同様に、ダイオード領域がダミートレンチゲートを有する場合には、このダミートレンチゲートに関しても、構造欠陥があるか否か等をスクリーニング検査する必要がある。ところが、ダイオード領域に負荷電流を還流させるダイオードとしての機能を発揮させるためには、ダミートレンチゲート電極をエミッタ電極と電気的に接続するなどして接地させる必要がある。つまり、製品として完成された半導体装置においては、ダミートレンチゲート電極がエミッタ電極と電気的に接続されているため、ゲート絶縁膜に適切な電位ストレスを掛けることができなくなり、ダミートレンチゲートに関するスクリーニング検査を行うことが事実上不可能となる。

特許文献１に開示されたＩＧＢＴは、この問題を解決するものであって、ダミートレンチゲート電極がエミッタ電極と電気的に接続される前の半製品の状態で、ダミートレンチゲートに対するスクリーニング検査を行うことを可能としたものである。

特開２０１０−５０２１１号公報 特開２０１２−２８７１９号公報

特許文献１等に開示された従来の半導体装置においては、トレンチゲート電極が電気的に接続されるＡｌ配線及びＰｏｌｙ−Ｓｉ配線が、互いに上下平行に位置する２重配線構造をなしている。これらの配線は互いに電気的に接続された状態で、ＩＧＢＴ領域内のエミッタ領域間に引き回されている。

このため、ダミートレンチゲートのスクリーニング検査を行うためには、別途そのための配線（以下、ダミートレンチスクリーニング用配線と記す）を設ける必要がある。このダミートレンチスクリーニング用配線は、上記のトレンチゲート電極用の２重配線と同様に、エミッタ領域間に引き回されることとなる。実際には、この２重配線構造があるために、ダミートレンチスクリーニング用配線の配線箇所は、エミッタ電極と上記２重配線との間に限定される。このため、エミッタ領域の有効面積がダミートレンチスクリーニング用配線の追加のために減少してしまうという課題があった。あるいは、エミッタ領域の有効面積を十分に確保する場合には、素子全体のサイズが増加することとなり、製造コストの増大を免れないという課題があった。

本発明は、このような従来の課題を解決するためになされたものであって、ダミートレンチゲートとそのスクリーニング検査用の配線を備えた半導体装置において、素子動作領域を従来よりも広く確保することが可能な半導体装置を提供することを目的とする。

本発明に係る半導体装置は、上記目的達成のため、（１）第１導電型のドリフト層を含む半導体基板にＩＧＢＴ領域とダイオード領域とが交互に配置された半導体装置であって、前記ＩＧＢＴ領域には、前記半導体基板の主面側において前記第１導電型のドリフト層上に形成された第２導電型のベース領域と、前記主面側において前記ベース領域を貫通して前記ドリフト層に達する複数のトレンチゲートと、前記ベース領域において前記トレンチゲートの側面に接するように選択的に形成された第１導電型のエミッタ領域と、前記エミッタ領域に電気的に接続される上部電極と、前記トレンチゲートに電気的に接続されるゲート配線と、前記半導体基板の他面側において前記半導体基板に電気的に接続される第２導電型のコレクタ領域と、が形成され、前記ダイオード領域には、前記主面側において前記第１導電型のドリフト層上に形成された第２導電型のアノード領域と、前記アノード領域に電気的に接続される前記上部電極と、前記主面側において前記アノード領域を貫通して前記ドリフト層に達する複数のダミートレンチゲートと、前記ダミートレンチゲートに電気的に接続されるダミーゲート配線と、前記他面側において前記半導体基板に電気的に接続される第１導電型のカソード領域と、が形成され、前記複数のトレンチゲートは、前記半導体基板の主面側に配置された素子形成領域において、第１の方向に延伸し、当該第１の方向と直交する第２の方向に並設され、前記複数のダミートレンチゲートは、前記ダミーゲート配線に電気的に接続されるダミートレンチゲート電極と、前記ダミートレンチゲート電極を被覆するゲート絶縁膜と、を備えており、前記素子形成領域において、前記第１の方向に延伸し、前記トレンチゲートを挟んで前記第２の方向に並設され、前記ゲート配線は、前記半導体基板の主面上に形成され、前記複数のトレンチゲート同士を電気的に接続し、前記ダミーゲート配線は、前記半導体基板の主面上に形成され、前記複数のダミートレンチゲート同士を電気的に接続し、前記ダミーゲート配線は、前記半導体基板の厚さ方向から平面視したときに、前記トレンチゲートを避けるようにして前記ゲート配線と重なっており、スクリーニング検査後に、前記ダミーゲート配線に電気的に接続された電極パッドが、前記上部電極に電気的に接続されたエミッタパッドと導通可能に配置されていることを特徴とする。

この構成により、ダミーゲート配線がトレンチゲート用のゲート配線の直上または直下に配線されるため、素子動作領域（エミッタ領域）を従来よりも低コストで広く確保することが可能となる。

上記（１）に記載の半導体装置において、（２）前記半導体基板の主面上に形成された第１の配線層と、前記第１の配線層よりも上層に形成された第２の配線層と、を備え、前記ダミーゲート配線は、前記第１の配線層に形成され、前記ゲート配線は、前記第１及び第２の配線層に亘って形成されていることを特徴とする。

上記（１）に記載の半導体装置において、（３）前記半導体基板の主面上に形成された第１の配線層と、前記第１の配線層よりも上層に形成された第２の配線層と、を備え、前記ゲート配線は、前記第１の配線層に形成され、前記ダミーゲート配線は、前記第１及び第２の配線層に亘って形成されていることを特徴とする。

これらの構成により、ゲート配線またはダミーゲート配線を２層構造とすることにより、素子動作領域（エミッタ領域）を従来よりも低コストで広く確保することが可能となる。

上記（１）ないし（３）のいずれかに記載の半導体装置において、（４）前記ダミーゲート配線は、前記第２の方向に延伸する第１の配線部と、前記第１の配線部から前記第１の方向に引き出され、前記ダミートレンチゲートの前記第１の方向の端部と電気的に接続される第２の配線部と、を有し、前記半導体基板の厚さ方向から平面視したときに、前記第１の配線部が前記第２の方向に沿って前記ゲート配線と重なっていることを特徴とする。

この構成により、ダミーゲート配線の大部分がトレンチゲート用のゲート配線の直上または直下に配線されるため、基板面積を増加させることなく、従来よりも広い素子動作領域（エミッタ領域）を確保することが可能となる。

上記（４）に記載の半導体装置において、（５）前記ゲート配線及び前記ダミーゲート配線は、前記第１の方向において、前記トレンチゲート及び前記ダミートレンチゲートの両端部側にそれぞれ設けられていることを特徴とする。

この構成により、トレンチゲートまたはダミートレンチゲートに印加される動作電位を均一にすることが可能となる。

上記（１）ないし（３）のいずれかに記載の半導体装置において、（６）前記ダミーゲート配線は、前記第２の方向に延伸する第１の配線部と、前記第１の配線部から前記第１の方向に引き出され、前記ダミートレンチゲートの前記第１の方向の端部と電気的に接続される第２の配線部と、を有し、前記半導体基板の厚さ方向から平面視したときに、前記第１の配線部が前記ゲート配線との重なりを避け、前記第２の配線部が前記ゲート配線を横切るようにして前記ゲート配線と重なっていることを特徴とする。

この構成により、トレンチゲート用のゲート配線と上下平行に設けられるダミーゲート配線の面積が大幅に減少するため、これらの配線間の寄生容量が減少し、ダミーゲート配線の電位を安定させることが可能となる。そして、ダミーゲート配線の電位が安定することにより、素子領域の破壊を防ぐとともに、より高いスイッチング速度を実現することが可能となる。

上記（６）に記載の半導体装置において、（７）前記半導体基板の主面側に、前記第１の方向に所定の間隔を置いて複数の前記素子形成領域が並設され、前記複数の素子形成領域を一群とするとき、前記ゲート配線及び前記ダミーゲート配線は、前記一群の前記第１の方向における両側にそれぞれ設けられていることを特徴とする。

この構成により、複数の素子形成領域が並設された構成においても、トレンチゲート用のゲート配線とダミーゲート配線の重なり部分の面積を大幅に減少させることが可能となる。

上記（１）ないし（７）のいずれかに記載の半導体装置において、（８）前記ダミートレンチゲートに電気的に接続される前記電極パッドを介して前記ダミートレンチゲートに基準電位が印加されることを特徴とする。

この構成により、ＩＧＢＴ領域がオフのときに、ダイオード領域を負荷電流を還流させるダイオードとして機能させることが可能となる。

本発明によれば、ダミートレンチゲートとそのスクリーニング検査用の配線を備えた半導体装置において、素子動作領域を従来よりも広く確保することが可能な半導体装置を提供することができる。

第１の実施形態に係る半導体装置の上面図である。 第１の実施形態に係る半導体装置の下層部及び中層部の拡大上面図である。 第１の実施形態に係る半導体装置の上層部の拡大上面図である。 第１の実施形態に係る半導体装置の下層部、中層部及び上層部の拡大上面図である。 図４に示す半導体装置のＡ−Ａ断面図である。 （ａ）は図４に示す半導体装置のＢ−Ｂ断面図であり、（ｂ）は図４に示す半導体装置のＣ−Ｃ断面図である。 第２の実施形態に係る半導体装置の上面図である。 第２の実施形態に係る半導体装置の下層部、中層部及び上層部の拡大上面図である。 第２の実施形態に係る半導体装置の下層部及び中層部の拡大上面図である。 第２の実施形態に係る半導体装置の下層部、中層部及び上層部の拡大上面図である。

以下、本発明に係る半導体装置の実施形態について図面を用いて説明する。

（第１の実施形態）
まず、第１の実施形態に係る半導体装置の構成について説明する。なお、本実施形態では、ＩＧＢＴ領域１０とダイオード領域４０が交互に配置されたＲＣ−ＩＧＢＴ構造の半導体装置を例に挙げて説明する。ここで、図１は本実施形態に係る半導体装置１の上面図であり、図２〜４は図１の楕円で囲まれた領域の構成をより詳細に示す拡大図である。さらに、図５、６は図４の断面図である。なお、図６は、構造の一部を簡略化して示している。

図１〜６に示すように、本実施形態に係る半導体装置１は、主に、半導体基板１１内に形成されたトレンチゲート１２及びダミートレンチゲート１３を有する下層部（図５、６参照）と、Ｐｏｌｙ−Ｓｉ等により構成されるダミートレンチスクリーニング用配線１４及び第１のゲート配線１５が形成された中層部（第１の配線層）（図２等参照）と、Ａｌ等により構成される上部電極１６及び第２のゲート配線１７が形成され、中層部よりも上層に配置される上層部（第２の配線層）（図３等参照）と、からなる。中層部の第１のゲート配線１５と上層部の第２のゲート配線１７とは、コンタクト１７ａ（図２、３等参照）を介して電気的に接続されている。なお、中層部及び上層部は、半導体基板１１（図５参照）の一面（主面）１１ａ上に形成されている。

ここで、第１のゲート配線１５、第２のゲート配線１７、及びコンタクト１７ａは、ゲート配線を構成する。また、ダミートレンチスクリーニング用配線１４はダミーゲート配線を構成する。即ち、本実施形態の半導体装置１は、ダミーゲート配線が中層部（第１の配線層）に形成され、ゲート配線が中層部及び上層部（第１及び第２の配線層）に亘って形成されるものである。

また、図１等に示すように、ゲート配線及びダミーゲート配線は、第１の方向（図２等に示したＸ方向）において、トレンチゲート１２及びダミートレンチゲート１３の両端部側にそれぞれ設けられている。

なお、以降では、トレンチゲート１２及びダミートレンチゲート１３をまとめて単にトレンチとも記す。また、ダミートレンチスクリーニング用配線１４及び第１のゲート配線１５をまとめてＰｏｌｙ−Ｓｉ配線とも記す。

さらに、図１に示すように、半導体装置１は、第２のゲート配線１７と外部回路を電気的に接続するためのゲートパッド１８と、ダミートレンチスクリーニング用配線１４と外部回路を電気的に接続するためのダミートレンチスクリーニング用パッド１９と、上部電極１６と外部回路を電気的に接続するためのエミッタパッド（またはケルビンパッド）２０と、を備える。即ち、第２のゲート配線１７はゲートパッド１８に、ダミートレンチスクリーニング用配線１４はダミートレンチスクリーニング用パッド１９に、上部電極１６はエミッタパッド２０に、それぞれ電気的に接続されている。

複数のトレンチ１２は、半導体基板１１の一面１１ａ側に配置された素子形成領域において、第１の方向（図２等に示したＸ方向）に延伸するとともに、第１の方向と直交する第２の方向（図２等に示したＹ方向）に一定の間隔を空けて平行に配列されている。同様に、複数のトレンチ１３は、素子形成領域において、Ｘ方向に延伸するとともに、複数のトレンチ１２を挟んでＹ方向に並設されている。

さらに、図１に示すように、トレンチ１２、１３は、Ｘ方向に断続的に複数形成されていてもよい。言い換えれば、半導体基板１１の一面１１ａ側において、複数の素子形成領域がＸ方向に所定の間隔を置いて並設されていてもよい。

ダミートレンチスクリーニング用配線１４は、Ｙ方向に延伸する主配線部１４ａと、主配線部１４ａからＸ方向に引き出され、ダミートレンチゲート１３の長手方向（Ｘ方向）の端部と電気的に接続される第１の引き出し配線部１４ｂと、を含む。

ダミートレンチスクリーニング用配線１４は、Ｘ方向に隣り合うダミートレンチゲート１３も含めて、ダミートレンチゲート１３同士を電気的に接続するようになっている（図２等参照）。一方、第１のゲート配線１５は、コンタクト１７ａ及び上層部の第２のゲート配線１７を介して、Ｘ方向に隣り合うトレンチゲート１２も含めて、トレンチゲート１２同士を電気的に接続するようになっている（図２、３等参照）。なお、トレンチゲート１２とダミートレンチゲート１３とは電気的に絶縁されている。

即ち、図２に示すように、中層部に形成されたダミートレンチスクリーニング用配線１４は、ダイオード領域４０のダミートレンチゲート１３と直接コンタクトしているが、ＩＧＢＴ領域１０のトレンチゲート１２とはコンタクトしていない。一方、図２に示すように、中層部に形成された第１のゲート配線１５は、ＩＧＢＴ領域１０のトレンチゲート１２と直接コンタクトしているが、ダイオード領域４０のダミートレンチゲート１３とはコンタクトしていない。

なお、図１〜６は、複数のトレンチ１２、１３が独立して形成された例を示しているが、各トレンチの先端部が適宜引き回されることより、複数のトレンチ１２、１３がそれぞれ環状構造を成すものであってもよい。

図４は、下層部、中層部、及び上層部を重ねて示す上面図である。図２〜４に示すように、中層部のダミートレンチスクリーニング用配線１４は、トレンチ１２、１３の深さ方向（Ｚ方向）、即ち半導体基板１１の厚さ方向、から平面視したときに、トレンチ１２、１３を避けるようにして、上層部の第２のゲート配線１７と重なっている。言い換えれば、ダミートレンチスクリーニング用配線１４は、第２のゲート配線１７と配線の長手方向（Ｙ方向）に沿って互いに重なる領域（主に主配線部１４ａ）を有している。

以下、半導体装置１の構成について、図５、６を用いてより詳細に説明する。なお、図６は、トレンチ１２、１３やその周辺の構造の一部を簡略化して示している。

半導体基板１１の大部分には、ｎ⁻型（第１導電型）のドリフト層２１が形成されている。ＩＧＢＴ領域１０においては、半導体基板１１の一面１１ａ側においてドリフト層２１上に形成されたｐ型（第１導電型とは逆導電型である第２導電型）のベース領域２２と、半導体基板１１の一面１１ａ側においてベース領域２２を貫通してドリフト層２１に達するトレンチゲート１２と、ベース領域２２においてトレンチゲート１２の側面に接するように選択的に形成されたｎ型のエミッタ領域２３（図５には不図示）と、トレンチゲート１２に第１のゲート配線１５を介して電気的に接続される第２のゲート配線１７（図５には不図示）と、半導体基板１１の他面１１ｂ側において半導体基板１１に電気的に接続されるｐ^＋型のコレクタ領域２６と、が形成されている。

ここで、トレンチゲート１２は、トレンチゲート電極２５と、トレンチゲート電極２５を被覆するＳｉＯ_２等からなるゲート絶縁膜２４と、を備えている。トレンチゲート電極２５には、ＩＧＢＴ領域１０をオン／オフさせるための動作電位（制御電位）が第２のゲート配線１７から印加されるようになっている。

一方、ダイオード領域４０においては、半導体基板１１の一面１１ａ側においてドリフト層２１上に形成されたｐ型のアノード領域２７と、半導体基板１１の一面１１ａ側においてアノード領域２７を貫通してドリフト層２１に達するダミートレンチゲート１３と、ダミートレンチゲート１３に電気的に接続されるダミートレンチスクリーニング用配線１４と、半導体基板１１の他面１１ｂ側において半導体基板１１に電気的に接続されるｎ^＋型のカソード領域２９と、が形成されている。

ここで、ダミートレンチゲート１３は、ダミートレンチゲート電極２８と、ダミートレンチゲート電極２８を被覆するゲート絶縁膜２４と、を備えている。製品として完成された状態の半導体装置においては、ダミートレンチゲート電極２８は、ダミートレンチスクリーニング用配線１４を介して上部電極１６と短絡され、動作電位が印加されることはない。

半導体基板１１の一面１１ａ側においては、ベース領域２２、エミッタ領域２３、及びアノード領域２７の上面に、コンタクトホール３０ａ（図６参照）を有するＳｉＯ_２等からなる層間絶縁膜３０が形成されている。コンタクトホール３０ａ内には、中層部の第１のゲート配線１５と上層部の第２のゲート配線１７を電気的に接続するためのコンタクト１７ａが配置される。また、ダミートレンチスクリーニング用配線１４及び第１のゲート配線１５は、層間絶縁膜３０の内部に形成されている。

なお、層間絶縁膜３０としては、上記のＳｉＯ_２に限らず、ＳｉＯＦ、ＳｉＯＣ、有機ポリマー系材料などの低誘電率絶縁膜を用いてもよい。このような低誘電率の絶縁体材料を層間絶縁膜３０として用いることにより、ダミートレンチスクリーニング用配線１４と第２のゲート配線１７との間の寄生容量を抑えることができるため好ましい。

半導体基板１１の一面１１ａとは反対側の他面１１ｂ側には、コレクタ領域２６またはカソード領域２９を介して下部電極３１が形成されている。上部電極１６は、層間絶縁膜３０上に形成されており、層間絶縁膜３０のコンタクトホール（不図示）を通じて、エミッタ領域２３及びアノード領域２７に電気的に接続される。さらに、層間絶縁膜３０上には、上述の第２のゲート配線１７（図５には不図示）が形成されている。トレンチゲート電極２５及びダミートレンチゲート電極２８は、層間絶縁膜３０及びゲート絶縁膜２４によって上部電極１６から絶縁されている。

即ち、上部電極１６及び下部電極３１は、ＩＧＢＴ領域１０とダイオード領域４０の双方に亘って形成されている。上部電極１６は、ＩＧＢＴ領域１０におけるエミッタ電極として機能するとともに、ダイオード領域４０におけるアノード電極として機能する。一方、下部電極３１は、ＩＧＢＴ領域１０におけるコレクタ電極として機能するとともに、ダイオード領域４０におけるカソード電極として機能する。なお、必要に応じて、上部電極１６をエミッタ電極とアノード電極とに分離してもよく、下部電極３１をコレクタ電極とカソード電極に分離してもよい。

図４、図６等に示すように、本実施形態の半導体装置１は、従来のＩＧＢＴのトレンチゲート駆動用の２重配線において、上層部と中層部にそれぞれ引き回されていたＡｌ配線とＰｏｌｙ−Ｓｉ配線のうち、上層部のＡｌ配線を第２のゲート配線１７として利用し、中層部のＰｏｌｙ−Ｓｉ配線をダミートレンチスクリーニング用配線１４として利用する構成を有している。ここで、ダミートレンチスクリーニング用配線１４は、層間絶縁膜３０を介して第２のゲート配線１７の下方に配置されている。このような構成により、ダミートレンチゲート１３のスクリーニング検査用の配線を別途設けることなく（配線が占有する面積を増加させることなく）、中層部のＰｏｌｙ−Ｓｉ配線をダミートレンチスクリーニング用配線１４として機能させることが可能となる。

また、図２等に示したように、ダミートレンチスクリーニング用配線１４は、ＩＧＢＴ領域１０における幅がダイオード領域４０における幅よりも狭くなるように形成されている。これにより、中層部に配置されたＰｏｌｙ−Ｓｉ配線１４、１５全体の幅を所望の幅に保ちつつ、ＩＧＢＴ領域１０に第１のゲート配線１５を配置することが可能となる。

次に、本実施形態の半導体装置１のダミートレンチゲート１３に対するスクリーニング検査の手順について説明する。スクリーニング検査は、ダミートレンチスクリーニング用配線１４と上部電極１６とが絶縁された状態、即ち、ダミートレンチスクリーニング用パッド１９とエミッタパッド２０とが導通していない半製品の状態で行われる。

この状態で、上部電極１６の電位を基準電位（例えば０Ｖ）とし、ダミートレンチスクリーニング用配線１４を介して、ダミートレンチゲート電極２８に一定の電位（例えば５０Ｖ程度）を印加する。これにより、ダミートレンチゲート電極２８のゲート絶縁膜２４が所望の耐圧を得られるものであるか否か、さらにはダミートレンチゲート１３に構造欠陥があるか否かを判別することが可能となる。

そして、ダミートレンチゲート１３が所望の条件を満たすものであった場合には、ダミートレンチスクリーニング用パッド１９をエミッタパッド２０とワイヤボンディング（またはメッキ処理）により導通させることで、基準電位が印加される上部電極１６とダミートレンチゲート１３とを電気的に接続する。これにより、ダミートレンチゲート電極２８を無効化し、ダイオード領域４０がダイオードとしての役割を果たすことが可能となる。

なお、上記の説明では、ダミートレンチスクリーニング用パッド１９とエミッタパッド２０の導通により、ダミートレンチゲート１３に基準電位が印加されるとしたが、ダミートレンチスクリーニング用パッド１９とエミッタパッド２０とが導通しない構成であってもよい。この場合には、例えば、ダミートレンチスクリーニング用パッド１９を介して外部回路からダミートレンチゲート１３に動作電位を印加することにより、ダミートレンチゲート１３を独立に駆動させることが可能となる。

ところで、特許文献１等に開示された従来の半導体装置における、ダイオード領域のダミートレンチに対するスクリーニング検査は、当該ダイオード領域の両隣に配置された２つのＩＧＢＴ領域のトレンチゲート電極間に電圧を印加し、この印加電圧により生じる電界分布を評価することによって、言わば間接的にダミートレンチの良否を判定するものであった。

これに対して、本実施形態の半導体装置１に対するスクリーニング検査は、ダミートレンチスクリーニング用配線１４からダミートレンチゲート電極２８に直接電圧を印加するものであるため、より直接的にダミートレンチゲート１３の構造欠陥やゲート絶縁膜２４の良否を判定することができる。

以上説明したように、本実施形態に係る半導体装置１は、中層部に形成されたダミートレンチスクリーニング用配線１４の主配線部１４ａが、上層部に形成された第２のゲート配線１７の直下に配置されるため、素子動作領域（エミッタ領域）を従来よりも低コストで広く確保することができる。言い換えれば、本実施形態に係る半導体装置１は、エミッタ領域２３を従来よりもＸ方向（図２等参照）に長く確保することができる。これにより、本実施形態の半導体装置１は、外形サイズ（チップサイズ）を増加させることなく、大電力を得ることができる。

また、本実施形態に係る半導体装置１は、ダミートレンチスクリーニング用配線１４と上部電極１６とが層間絶縁膜３０を介して上下に配置される構成であるため、ダミートレンチスクリーニング用パッド１９とエミッタパッド２０とが導通していない半製品の状態）で、ダミートレンチゲート１３に対するスクリーニング検査を精度良く行うことができる。

なお、好適には、ダミートレンチスクリーニング用配線１４（ダミーゲート配線）が、ダミートレンチゲート１３端部からダミートレンチゲート１３長手方向に引き出されている。さらに好適には、上面視したときにダミートレンチスクリーニング用配線１４はエミッタ領域と重ならない。ここで、エミッタ領域とは、ＩＧＢＴ領域１０内の表面構造のうち、ｎ型半導体領域を指す（ｎチャネル型の場合）。

さらに好適には、上面視したときにダミートレンチスクリーニング用配線１４はエミッタ領域のうちチャネル形成領域と重ならない。チャネル形成領域とは、エミッタ領域がトレンチゲート１２へ接する近傍において、ゲート正電圧の印加によりｎ型に反転する通電領域を指す。

なお、以上の説明では、半導体装置１は、ダミーゲート配線（ダミートレンチスクリーニング用配線１４）が中層部に形成され、ゲート配線（第１のゲート配線１５、第２のゲート配線１７、及びコンタクト１７ａ）が中層部及び上層部に亘って形成されるものであり、ゲート配線が２層構造を成すものであった。

他の形態として、半導体装置１は、ゲート配線（第１のゲート配線１５及び第２のゲート配線１７）が中層部に形成され、ダミーゲート配線（ダミートレンチスクリーニング用配線１４）が中層部及び上層部に亘って形成されるものであってもよい。即ち、この場合は、ダミーゲート配線が２層構造を成す。

また、本実施形態では、半導体基板１、ドリフト層２１、エミッタ領域２３、及びカソード領域２９がｎ型、ベース領域２２、コレクタ領域２６、及びアノード領域２７がｐ型の例を示したが、この導電型は逆であってもよい。

また、本実施形態では、ＲＣ−ＩＧＢＴを例に挙げて説明したが、ダミートレンチゲートを備えた半導体装置でありさえすれば、半導体装置１はＩＧＢＴやパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）等の電力スイッチング素子であってもよい。

（第２の実施形態）
本発明に係る半導体装置の第２の実施形態を図面を参照しながら説明する。なお、第１の実施形態と同様の構成及び動作については適宜説明を省略する。

第１の実施形態に係る半導体装置１においては、トレンチゲート電極２５に動作電位を印加するための配線（第２のゲート配線１７）と、ダミートレンチゲート１３のスクリーニング検査用の配線（ダミートレンチスクリーニング用配線１４）とが、トレンチ１２、１３の深さ方向から平面視したときに、その大部分が重なる形で上下に配線されていた。

それ故に、上層部の第２のゲート配線１７と中層部のダミートレンチスクリーニング用配線１４の深さ方向（半導体基板１１の厚さ方向）の重なり部分において、第２のゲート配線１７に印加された動作電位は、層間絶縁膜３０を介してダミートレンチスクリーニング用配線１４にも幾らか加わることになり、以下に述べるような問題が生じる可能性がある。

本発明に係る半導体装置が製品として完成された状態で使用される際には、第２のゲート配線１７によりＩＧＢＴ領域１０のトレンチゲート電極２５に印加される動作電位（制御電位）は、例えば１５Ｖから０Ｖの範囲でパルス状に変化する。第１の実施形態のように、上層部の第２のゲート配線１７と中層部のダミートレンチスクリーニング用配線１４とが上下に重なる構成であると、これらの配線間の寄生容量により、常に０Ｖであるべきダイオード領域４０のダミートレンチスクリーニング用配線１４の電位が変動してしまうことがある。ダミートレンチスクリーニング用配線１４の電位の揺れが生じると、ＩＧＢＴ領域１０がオフのときに、ダイオード領域４０がダイオードとして機能せず、負荷電流を十分に還流させることが不可能となる場合があるため、上記の配線間の寄生容量をできるだけ小さくすることが好ましい。

そこで、図７に示すように、本実施形態の半導体装置２は、複数の素子形成領域を一群とするとき、当該一群の外周（図７に示した例では上部電極１６の外周）にダミートレンチスクリーニング用配線１４を引き回すことで、トレンチ１２、１３の深さ方向（Ｚ方向）から平面視したときのダミートレンチスクリーニング用配線１４と第２のゲート配線１７との上部電極１６の重なり部分の面積を減少させることにより、これらの配線間の寄生容量を減少させている。

図８〜１０は、図７の楕円で囲まれた領域の拡大図である。図８は、上部電極１６の外周部の拡大図である。ダミートレンチスクリーニング用配線１４は、複数の素子形成領域の一群の外周部（一群のＸ方向における両側）においてＹ方向に延伸する外周配線部１４ｃと、外周配線部１４ｃからＸ方向に引き出され、ダイオード領域４０のダミートレンチゲート１３の長手方向（Ｘ方向）の端部と電気的に接続される第２の引き出し配線部１４ｄと、を含む。即ち、外周配線部１４ｃから第２の引き出し配線部１４ｄを介して、ダミートレンチゲート１３にスクリーニング検査用の電位を印加することが可能な構成となっている。

また、第２のゲート配線１７は、ダミートレンチスクリーニング用配線１４との重なりを避けて、複数の素子形成領域の一群の外周部における両側に設けられている。これにより、複数の素子形成領域の一群の外周においては、Ｚ方向から平面視したときに、ダミートレンチスクリーニング用配線１４の引き出し配線部１４ｄの一部のみが第２のゲート配線１７を横切るようにして第２のゲート配線１７と重なり、外周配線部１４ｃは第２のゲート配線１７とは重ならないことになる。

さらに、図９及び１０に示すように、半導体装置２の内側におけるダミートレンチスクリーニング用配線１４は、Ｘ方向に隣り合うダミートレンチゲート１３を電気的に接続する接続配線部１４ｅを含む。この接続配線部１４ｅと、上記の外周配線部１４ｃ及び第２の引き出し配線部１４ｄにより、第１の実施形態における主配線部１４ａ（図２等参照）を省略することが可能となる。このように、半導体装置２の内側に配置されるダミートレンチスクリーニング用配線１４を極力減らすことにより、ダミートレンチスクリーニング用配線１４と第２のゲート配線１７との重なり部分の面積を大幅に減少させることが可能となる。

つまり、半導体装置２の外周部及び内側でダミートレンチスクリーニング用配線１４が上記のように構成されることにより、第２のゲート配線１７から印加される動作電位がダミートレンチスクリーニング用配線１４の電位に及ぼす影響を大幅に抑制することが可能となる。

さらに、第１の実施形態でも述べたように、層間絶縁膜３０として低誘電率の絶縁体材料を用いれば、ダミートレンチスクリーニング用配線１４と第２のゲート配線１７との間の寄生容量をさらに抑えることができるため好ましい。例えば、層間絶縁膜３０としては、ＳｉＯＦ、ＳｉＯＣ、有機ポリマー系材料などの低誘電率絶縁膜を用いることが好ましい。

以上説明したように、本実施形態に係る半導体装置は、上層部の第２のゲート配線１７と中層部のダミートレンチスクリーニング用配線１４との間の寄生容量を低減することにより、ダイオード領域４０のダミートレンチスクリーニング用配線１４の電位を一定（０Ｖ）とすることができる。このようにダミートレンチスクリーニング用配線１４の電位が安定することにより、素子領域（特にダイオード領域）の破壊を防ぐとともに、より高いスイッチング速度を実現することが可能となる。

第１の実施形態でも述べたように、好適には、ダミートレンチスクリーニング用配線１４（ダミーゲート配線）が、ダミートレンチゲート１３端部からダミートレンチゲート１３長手方向に引き出されている。さらに好適には、上面視したときにダミートレンチスクリーニング用配線１４はエミッタ領域と重ならない。ここで、エミッタ領域とは、ＩＧＢＴ領域１０内の表面構造のうち、ｎ型半導体領域を指す（ｎチャネル型の場合）。

さらに好適には、上面視したときにダミートレンチスクリーニング用配線１４はエミッタ領域のうちチャネル形成領域と重ならない。チャネル形成領域とは、エミッタ領域がトレンチゲート１２へ接する近傍において、ゲート正電圧の印加によりｎ型に反転する通電領域を指す。

１，２…半導体装置、１０…ＩＧＢＴ領域、１１…半導体基板、１１ａ…一面（主面）、１１ｂ…他面、１２…トレンチゲート、１３…ダミートレンチゲート、１４…ダミートレンチスクリーニング用配線（ダミーゲート配線）、１４ａ…主配線部（第１の配線部）、１４ｂ…第１の引き出し配線部（第２の配線部）、１４ｃ…外周配線部（第１の配線部）、１４ｄ…第２の引き出し配線部（第２の配線部）、１４ｅ…接続配線部、１５…第１のゲート配線、１６…上部電極、１７…第２のゲート配線、１７ａ…コンタクト（ゲート配線）、１８…ゲートパッド、１９…ダミートレンチスクリーニング用パッド（電極パッド）、２０…エミッタパッド、２１…ドリフト層、２２…ベース領域、２３…エミッタ領域、２４…ゲート絶縁膜、２５…トレンチゲート電極、２６…コレクタ領域、２７…アノード領域、２８…ダミートレンチゲート電極、２９…カソード領域、３０…層間絶縁膜、３１…下部電極、４０…ダイオード領域

Claims (8)

1. 第１導電型のドリフト層を含む半導体基板にＩＧＢＴ領域とダイオード領域とが交互に配置された半導体装置であって、
   前記ＩＧＢＴ領域には、前記半導体基板の主面側において前記第１導電型のドリフト層上に形成された第２導電型のベース領域と、前記主面側において前記ベース領域を貫通して前記ドリフト層に達する複数のトレンチゲートと、前記ベース領域において前記トレンチゲートの側面に接するように選択的に形成された第１導電型のエミッタ領域と、前記エミッタ領域に電気的に接続される上部電極と、前記トレンチゲートに電気的に接続されるゲート配線と、前記半導体基板の他面側において前記半導体基板に電気的に接続される第２導電型のコレクタ領域と、が形成され、
   前記ダイオード領域には、前記主面側において前記第１導電型のドリフト層上に形成された第２導電型のアノード領域と、前記アノード領域に電気的に接続される前記上部電極と、前記主面側において前記アノード領域を貫通して前記ドリフト層に達する複数のダミートレンチゲートと、前記ダミートレンチゲートに電気的に接続されるダミーゲート配線と、前記他面側において前記半導体基板に電気的に接続される第１導電型のカソード領域と、が形成され、
   前記複数のトレンチゲートは、前記半導体基板の主面側に配置された素子形成領域において、第１の方向に延伸し、当該第１の方向と直交する第２の方向に並設され、
   前記複数のダミートレンチゲートは、前記ダミーゲート配線に電気的に接続されるダミートレンチゲート電極と、前記ダミートレンチゲート電極を被覆するゲート絶縁膜と、を備えており、前記素子形成領域において、前記第１の方向に延伸し、前記トレンチゲートを挟んで前記第２の方向に並設され、
   前記ゲート配線は、前記半導体基板の主面上に形成され、前記複数のトレンチゲート同士を電気的に接続し、
   前記ダミーゲート配線は、前記半導体基板の主面上に形成され、前記複数のダミートレンチゲート同士を電気的に接続し、
   前記ダミーゲート配線は、前記半導体基板の厚さ方向から平面視したときに、前記トレンチゲートを避けるようにして前記ゲート配線と重なっており、
   スクリーニング検査後に、前記ダミーゲート配線に電気的に接続された電極パッドが、前記上部電極に電気的に接続されたエミッタパッドと導通可能に配置されていることを特徴とする半導体装置。
2. 前記半導体基板の主面上に形成された第１の配線層と、
   前記第１の配線層よりも上層に形成された第２の配線層と、を備え、
   前記ダミーゲート配線は、前記第１の配線層に形成され、
   前記ゲート配線は、前記第１及び第２の配線層に亘って形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体基板の主面上に形成された第１の配線層と、
   前記第１の配線層よりも上層に形成された第２の配線層と、を備え、
   前記ゲート配線は、前記第１の配線層に形成され、
   前記ダミーゲート配線は、前記第１及び第２の配線層に亘って形成されていることを特徴とする請求項１に記載の半導体装置。
4. 前記ダミーゲート配線は、前記第２の方向に延伸する第１の配線部と、前記第１の配線部から前記第１の方向に引き出され、前記ダミートレンチゲートの前記第１の方向の端部と電気的に接続される第２の配線部と、を有し、
   前記半導体基板の厚さ方向から平面視したときに、前記第１の配線部が前記第２の方向に沿って前記ゲート配線と重なっていることを特徴とする請求項１ないし請求項３のいずれか１の請求項に記載の半導体装置。
5. 前記ゲート配線及び前記ダミーゲート配線は、前記第１の方向において、前記トレンチゲート及び前記ダミートレンチゲートの両端部側にそれぞれ設けられていることを特徴とする請求項４に記載の半導体装置。
6. 前記ダミーゲート配線は、前記第２の方向に延伸する第１の配線部と、前記第１の配線部から前記第１の方向に引き出され、前記ダミートレンチゲートの前記第１の方向の端部と電気的に接続される第２の配線部と、を有し、
   前記半導体基板の厚さ方向から平面視したときに、前記第１の配線部が前記ゲート配線との重なりを避け、前記第２の配線部が前記ゲート配線を横切るようにして前記ゲート配線と重なっていることを特徴とする請求項１ないし請求項３のいずれか１の請求項に記載の半導体装置。
7. 前記半導体基板の主面側に、前記第１の方向に所定の間隔を置いて複数の前記素子形成領域が並設され、
   前記複数の素子形成領域を一群とするとき、前記ゲート配線及び前記ダミーゲート配線は、前記一群の前記第１の方向における両側にそれぞれ設けられていることを特徴とする請求項６に記載の半導体装置。
8. 前記ダミートレンチゲートに電気的に接続される前記電極パッドを介して前記ダミートレンチゲートに基準電位が印加されることを特徴とする請求項１ないし請求項７のいずれか１の請求項に記載の半導体装置。