JP6569375B2 - 半導体装置、半導体装置の製造方法及び電子装置 - Google Patents

半導体装置、半導体装置の製造方法及び電子装置 Download PDF

Info

Publication number
JP6569375B2
JP6569375B2 JP2015158794A JP2015158794A JP6569375B2 JP 6569375 B2 JP6569375 B2 JP 6569375B2 JP 2015158794 A JP2015158794 A JP 2015158794A JP 2015158794 A JP2015158794 A JP 2015158794A JP 6569375 B2 JP6569375 B2 JP 6569375B2
Authority
JP
Japan
Prior art keywords
substrate
adhesive
protrusion
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015158794A
Other languages
English (en)
Other versions
JP2017037980A (ja
Inventor
匠 井原
匠 井原
敦和 清水
敦和 清水
生雲　雅光
雅光 生雲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2015158794A priority Critical patent/JP6569375B2/ja
Priority to US15/215,800 priority patent/US10008432B2/en
Publication of JP2017037980A publication Critical patent/JP2017037980A/ja
Application granted granted Critical
Publication of JP6569375B2 publication Critical patent/JP6569375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置、半導体装置の製造方法及び電子装置に関する。
基板に実装された半導体素子の上方に放熱体を設ける技術、その放熱体の一部を基板に固定する技術が知られている。放熱体の一部を基板に固定する技術としては、例えば、放熱体の一部を熱伝導性の接着剤で基板に固定するものが知られている。
特開平１１−１２１６６０号公報
基板に実装された半導体素子を含む半導体装置において、その基板には、半導体装置を用いる電子装置の組み立てに伴う熱や、半導体装置又は電子装置の実使用に伴う熱に起因した熱応力により、膨張、収縮、反り等の変形が生じ得る。
半導体素子が実装された基板に放熱体の一部を接着剤で固定する技術を採用した半導体装置の場合、上記のような熱応力、それにより生じる基板の変形が、基板からの接着剤の剥がれを引き起こす恐れがある。
本発明の一観点によれば、基板と、前記基板の第１面に実装された半導体素子と、前記第１面に設けられ、平面視で前記半導体素子の外側に位置する第１パッドと、前記第１パッド上に設けられた第１突起と、前記半導体素子及び前記第１突起の上方に設けられた放熱体と、前記第１面と前記放熱体との間に設けられ、前記第１突起と前記放熱体とを接着する第１接着剤と、前記第１面と前記半導体素子との間に設けられた第１部分と、平面視で前記半導体素子の外側の前記第１面上に設けられた第２部分とを有する第２接着剤とを含み、前記第１接着剤は、前記第２部分上に設けられ、前記第１突起は、前記第１接着剤及び前記第２部分中に設けられ、前記第１パッド、前記第１突起及び前記第１接着剤が導電性であり、前記第１パッド、前記第１突起及び前記第１接着剤を通じて前記基板と前記放熱体とが電気的に接続される半導体装置が提供される。
また、本発明の一観点によれば、上記のような半導体装置の製造方法、上記のような半導体装置を含む電子装置が提供される。
開示の技術によれば、放熱体と接着剤で接着される基板上の突起がアンカーとなり、基板からの接着剤の剥がれが効果的に抑えられる半導体装置が実現される。
第１の実施の形態に係る半導体装置の構成例を示す図（その１）である。 第１の実施の形態に係る半導体装置の構成例を示す図（その２）である。 第１の実施の形態に係る半導体装置の基板からの接着剤の剥がれ抑制効果の説明図（その１）である。 第１の実施の形態に係る半導体装置の基板からの接着剤の剥がれ抑制効果の説明図（その２）である。 第１の実施の形態に係る基板準備工程の一例を示す図である。 第１の実施の形態に係る半導体素子及び突起配置工程の一例を示す図である。 第１の実施の形態に係るアンダーフィル樹脂配置工程の一例を示す図である。 第１の実施の形態に係る熱伝導材配置工程の一例を示す図である。 第１の実施の形態に係る接着剤配置工程の一例を示す図である。 第１の実施の形態に係る放熱体配置工程の一例を示す図である。 第１の実施の形態に係る端子配置工程の一例を示す図である。 第２の実施の形態に係る半導体装置の構成例を示す図（その１）である。 第２の実施の形態に係る半導体装置の構成例を示す図（その２）である。 第３の実施の形態に係る半導体装置の構成例を示す図である。 第４の実施の形態に係る半導体装置の構成例を示す図である。 第５の実施の形態に係る半導体装置の構成例を示す図である。 第６の実施の形態に係る半導体装置の構成例を示す図である。 第７の実施の形態に係る電子装置の構成例を示す図である。 一形態に係る半導体装置の構成例を示す図である。
まず、半導体装置の一形態について述べる。
一形態に係る半導体装置の構成例を図１９に示す。図１９には、一形態に係る半導体装置の要部断面を模式的に図示している。
図１９に示す半導体装置１００は、基板１１０、半導体素子１２０、放熱体１３０、アンダーフィル樹脂１４０、熱伝導材１５０及び接着剤１６０を含む。
基板１１０内には、信号配線、電源配線、接地配線といった各種配線が含まれる。図１９には、基板１１０内の配線の一例として、接地配線１１１を図示している。基板１１０の表面１１０ａには、接地配線１１１等の配線に電気的に接続された複数のパッド１１２が設けられる。基板１１０の表面１１０ａのパッド１１２は、例えば、半導体素子１２０が実装される領域、及び端部に、設けられる。基板１１０の表面１１０ａの端部に設けられるパッド１１２（１１２ｂ）は、接地配線１１１に電気的に接続される。
基板１１０には、その裏面１１０ｂにも同様に、パッド１１２が設けられてよい。基板１１０の裏面１１０ｂに設けられるパッド１１２には、半田ボールが端子１１３として接続される。
また、基板１１０の表面１１０ａ及び裏面１１０ｂには、各パッド１１２の少なくとも一部が露出するように、保護膜１１４が設けられてよい。
このような基板１１０の、その表面１１０ａに、半導体素子１２０が実装される。
半導体素子１２０は、基板１１０の実装領域のパッド１１２と対応する位置に設けられたパッド１２２を含む。半導体素子１２０と基板１１０とは、互いのパッド１２２とパッド１１２とが半田ボール（バンプ）１２３が用いられて接合され、機械的及び電気的に接続される。
基板１１０と、それにバンプ１２３を介して接合される半導体素子１２０との間には、それらを接着する接着剤として機能するアンダーフィル樹脂１４０が設けられる。アンダーフィル樹脂１４０は、基板１１０と半導体素子１２０との間のほか、そこから半導体素子１２０の側面より外側の表面１１０ａにも広がる（延在する）。アンダーフィル樹脂１４０の、半導体素子１２０の側面より外側の表面１１０ａ上に延在した部位を、ここではフィレット部１４１と言う。このようなフィレット部１４１を含むアンダーフィル樹脂１４０により、半導体素子１２０と基板１１０との接続強度の向上が図られる。
基板１１０に実装された半導体素子１２０の上方には、放熱体１３０が設けられる。
放熱体１３０には、例えば、金属材料が用いられる。ここでは一例として平板状の放熱体１３０を図示するが、半導体装置１００では、基板１１０に実装された半導体素子１２０の上方及び側方を覆うような箱状の放熱体１３０を用いることもできる。
放熱体１３０は、基板１１０の表面１１０ａ側に実装された半導体素子１２０の上面に、熱伝導材１５０を用いて接着される。熱伝導材１５０には、熱界面材料、半田、導電性ペースト等が用いられる。放熱体１３０は、半導体素子１２０の上面と共に、その端部が、接着剤１６０が用いられて基板１１０端部に接着され、固定される。
上記のような構成を有する半導体装置１００では、その動作時に半導体素子１２０が発熱する。動作時に半導体素子１２０で発生した熱は、例えば、熱伝導材１５０を介して放熱体１３０に伝熱され、放熱体１３０から半導体装置１００の外部へと放熱される。これにより、半導体素子１２０の過熱、それによる破損が抑えられる。尚、半導体装置１００の放熱経路は、これに限定されるものではない。半導体素子１２０から直接外部に放熱される経路や、半導体素子１２０から基板１１０に伝熱されて基板１１０から外部に放熱される経路等もある。
半導体装置１００において、放熱体１３０と基板１１０との接着に用いる接着剤１６０として、シリコーン系接着剤等の熱伝導性接着剤を用いると、放熱体１３０と基板１１０との間で比較的高い伝熱性が得られる。
また、接着剤１６０として導電性接着剤を用い、放熱体１３０を、その導電性接着剤を介して、基板１１０端部の接地されたパッド１１２ｂに電気的に接続してもよい。このようにすると、放熱体１３０に、外部からの電磁波の入射を遮蔽する、或いは、内部からの電磁波の放射を抑制する電磁シールド機能を持たせることができる。
半導体装置１００では、上記のように動作時に熱が発生するほか、端子１１３を用いて回路基板等の別の電子部品に搭載する組み立て時に、別の電子部品との接続のために熱が付与され得る。半導体装置１００では、このような実使用や組み立てに伴う熱、用いられている各種材料の熱膨張係数に起因して、熱応力が発生し、その熱応力に起因して、基板１１０に膨張、収縮、反り、うねり等の変形が生じる場合がある。このような基板１１０の変形が生じると、基板１１０端部からの接着剤１６０の剥がれが生じる恐れがある。このような基板１１０からの接着剤１６０の剥がれは、放熱体１３０と基板１１０との間の熱抵抗を増大させ、半導体装置１００の放熱性を低下させる一因となり得る。
また、基板１１０の平面サイズを小さくし、フィレット部１４１を含めた半導体素子１２０の占有率を高めるような形態の半導体装置１００では、放熱体１３０を基板１１０端部に接着する接着剤１６０の、その接着エリアが狭くなる。このような半導体装置１００では、熱応力の負荷が最もかかり易い基板１１０端部で放熱体１３０を接着すること、及びその接着エリアが狭くなっていることで、基板１１０からの接着剤１６０の剥がれが生じ易くなる。
導電性の接着剤１６０を用い、放熱体１３０を基板１１０端部の接地されたパッド１１２ｂに電気的に接続する形態の半導体装置１００では、上記のように接着剤１６０の接着エリアが狭まると、当該パッド１１２ｂの配置エリア（配置数）も減少する。導電性接着剤は、熱伝導を主目的とするシリコーン系接着剤等に比べて接着強度が低い傾向があるため、基板１１０からの接着剤１６０の剥がれが比較的起こり易い。剥がれにより、放熱体１３０と、基板１１０端部の接地されたパッド１１２ｂ及びそれに繋がる接地配線１１１との間では、断線等によって放熱体１３０から接地配線１１１までの電気抵抗（インピーダンス）が増大する。このような電気抵抗の増大は、基板１１０端部のパッド１１２ｂの配置数が減少すると、より起こり易くなる。放熱体１３０から接地配線１１１までの電気抵抗が増大すると、放熱体１３０に励起されたノイズによる誘導電流が行き場を失い、電磁シールドが期待される放熱体１３０から、逆に電磁波が放射されてしまうという不具合が発生する恐れがある。
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用し、半導体素子が実装される基板と、半導体素子の上方に設けられる放熱体とを接着剤で接着する半導体装置の、その基板からの接着剤の剥がれを抑える。
まず、第１の実施の形態について説明する。
図１及び図２は第１の実施の形態に係る半導体装置の構成例を示す図である。図１には、第１の実施の形態に係る半導体装置の一例の要部断面を模式的に図示している。図２には、第１の実施の形態に係る半導体装置の一例の要部平面を模式的に図示している。図２では便宜上、放熱体、熱伝導材及び接着剤についてはそれぞれその一部を図示している。図１は図２のＬ２−Ｌ２断面模式図である。
図１及び図２に示す半導体装置１は、基板１０、半導体素子２０、放熱体３０、アンダーフィル樹脂４０、熱伝導材５０、接着剤６０及び突起７０を含む。
基板１０は、プリント基板等の回路基板である。基板１０内には、信号配線、電源配線、接地配線といった各種配線が含まれる。図１には、基板１０内の配線の一例として、接地配線１１を図示している。
基板１０の表面１０ａには、接地配線１１等の配線に電気的に接続された複数のパッドが設けられる。図１及び図２に示すように、基板１０の表面１０ａに設けられるパッド群には、半導体素子２０が実装される領域１０ａａに設けられるパッド１２ａ群、及び、その領域１０ａａより外側の領域１０ａｂに設けられるパッド１２ｂ群が含まれる。図１に示すように、領域１０ａｂに設けられるパッド１２ｂ群は、接地配線１１に電気的に接続される。
基板１０には、その裏面１０ｂにも同様に、複数のパッドが設けられてよい。図１に示すように、基板１０の裏面１０ｂに設けられるパッド１２ｃ群にはそれぞれ、半田ボールが端子１３として接続される。
基板１０の表面１０ａ及び裏面１０ｂには、図１及び図２に示すように、各パッド１２ａの少なくとも一部、各パッド１２ｂの少なくとも一部、及び各パッド１２ｃの少なくとも一部が露出するように、ソルダーレジスト等の保護膜１４が設けられる。
このような基板１０の表面１０ａ側に、図１及び図２に示すように、半導体素子２０及び突起７０が実装される。
半導体素子２０は、ＬＳＩ（Large Scale Integration）等の半導体チップ、そのような半導体チップとそれが実装されるパッケージ基板とを含む半導体パッケージ等である。半導体素子２０は、図１に示すように、それが実装される基板１０の領域１０ａａのパッド１２ａ群と対応する位置に設けられたパッド２２群を含む。半導体素子２０と基板１０とは、互いのパッド２２群とパッド１２ａ群とがそれぞれ半田ボール（バンプ）２３が用いられて接合され、機械的及び電気的に接続される。
図１及び図２に示すように、基板１０の表面１０ａ側には、半導体素子２０と共に、それが実装される領域１０ａａ外側の領域１０ａｂに設けられたパッド１２ｂ群上にそれぞれ、突起７０群が実装される。突起７０群には、例えば、一定の熱伝導性及び導電性を有する材料、例えば、半田が用いられる。このほか、突起７０群には、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）等、他の導電材料が用いられてもよい。ここでは一例として、ボール状の半田の突起７０群を図示している。
図１及び図２に示すように、基板１０と、それにバンプ２３を介して接合される半導体素子２０との間には、それらを接着するアンダーフィル樹脂４０が設けられる。アンダーフィル樹脂４０は、半導体素子２０の側面より外側の領域１０ａｂに広がって延在されたフィレット部４１を含む。ここでは一例として、基板１０の縁までは達しない領域に広がるフィレット部４１を図示している。このようなフィレット部４１を含むアンダーフィル樹脂４０により、半導体素子２０と基板１０との接続強度の向上が図られる。
基板１０の領域１０ａｂに設けられる突起７０群は、各突起７０の少なくとも一部が、領域１０ａｂに広がるアンダーフィル樹脂４０のフィレット部４１から露出する。このように各突起７０の少なくとも一部がフィレット部４１から露出するように、基板１０上の各突起７０の高さが調整され、或いは、基板１０上のフィレット部４１の高さ（厚さ）若しくは広がりの範囲が調整される。
このように基板１０に実装された半導体素子２０及び突起７０の上方に、図１及び図２に示すように、放熱体３０が設けられる。
放熱体３０には、一定の熱伝導性及び導電性を有する材料、例えば、ＣｕやＡｌ等の金属が用いられる。放熱体３０は、図１及び図２に示すように、基板１０の表面１０ａ側に実装された半導体素子２０の上面に、熱伝導材５０を用いて接着される。熱伝導材５０には、熱界面材料、半田、導電性ペースト等、一定の熱伝導性を有する材料が用いられる。放熱体３０は、熱伝導材５０を介して、半導体素子２０と熱的に接続される。
放熱体３０と基板１０との間には、図１及び図２に示すように、接着剤６０が設けられる。
接着剤６０には、例えば、導電性接着剤が用いられる。接着剤６０は、図１に示すように、表面１０ａ側に半導体素子２０、突起７０群及びアンダーフィル樹脂４０が設けられた基板１０と、半導体素子２０上に熱伝導材５０を介して設けられた放熱体３０との間を埋める。接着剤６０は、図１に示すように、各突起７０の、アンダーフィル樹脂４０のフィレット部４１から露出する部位に、接する。放熱体３０と基板１０とは、導電性の接着剤６０及びそれに少なくとも一部が接する各突起７０を通じて、電気的に接続される。
上記のような構成を有する半導体装置１では、その実使用や組み立てに伴う熱に起因して基板１０に熱応力が生じるような場合でも、基板１０に突起７０群を設けていることで、基板１０からの接着剤６０の剥がれを効果的に抑えることができる。
ここで、図３及び図４は第１の実施の形態に係る半導体装置の基板からの接着剤の剥がれ抑制効果の説明図である。
図３は図１のＡ部の拡大模式図である。
図３に示すように、半導体装置１では、基板１０の表面１０ａ側の保護膜１４から露出するパッド１２ｂ上に、突起７０が設けられる。このような基板１０の表面１０ａ側に、基板１０に対向して、放熱体３０が設けられる。そして、対向する基板１０と放熱体３０との間に、接着剤６０が設けられる。
このように半導体装置１では、接着剤６０を介して放熱体３０と対向する基板１０の、そのパッド１２ｂ上に、突起７０を設ける。これにより、突起７０を設けない場合に比べて、基板１０の、放熱体３０との対向面の表面積が増大し、突起７０を設けた基板１０と接着剤６０との接触面積が増大して、それらの間の接着強度が向上する。基板１０に設けられた突起７０は、接着剤６０内部でアンカーとして働く。熱応力により、接着剤６０を介して設けられた基板１０と放熱体３０とを引き離そうとする力（図３に太矢印で図示）が生じたとしても、突起７０のアンカー効果により、基板１０からの接着剤６０の剥がれが抑えられる。
半導体装置１では、パッド１２ｂ上の突起７０として、例えば、ボール状の半田バンプが設けられる。このようにボール状とした場合、突起７０は、パッド１２ｂ側から放熱体３０側に向かって、一旦徐々に径が大きくなり、それから再び徐々に径が小さくなる形状となる。即ち、パッド１２ｂ上にボール状の突起７０が設けられた基板１０は、突起７０のパッド１２ｂ側下部に括れた部位１５を有するようになる。接着剤６０は、このような基板１０の括れた部位１５に一部が入り込み、突起７０をホールドする。熱応力により、接着剤６０を介して設けられた基板１０と放熱体３０とを引き離そうとする力（図３に太矢印で図示）が生じたとしても、接着剤６０のホールド効果により、基板１０からの接着剤６０の剥がれが抑えられる。
図４は図１のＢ部の拡大模式図である。
半導体装置１において、アンダーフィル樹脂４０のフィレット部４１が形成されるような領域に設けられる突起７０は、図４に示すように、その一部がフィレット部４１から露出し、他部がフィレット部４１で覆われる。即ち、基板１０の、突起７０のパッド１２ｂ側下部の括れた部位１５には、アンダーフィル樹脂４０のフィレット部４１が入り込む。接着剤６０は、このような基板１０の括れた部位１５に一部が入り込んだアンダーフィル樹脂４０のフィレット部４１上に、そのフィレット部４１から露出する突起７０の一部に接して、設けられる。ここで、接着剤６０とフィレット部４１（アンダーフィル樹脂４０）とは、いずれも樹脂材料が用いられ、互いの接着性は良好である。そのため、接着剤６０とそれに良好に接着したフィレット部４１との積層体６１の内部で突起７０がアンカーとして働く。また、当該積層体６１によって突起７０がホールドされる。熱応力により、基板１０と放熱体３０とを引き離そうとする力（図４に太矢印で図示）が生じたとしても、アンカー効果、或いはアンカー効果とホールド効果により、基板１０からのフィレット部４１及び接着剤６０（積層体６１）の剥がれが抑えられる。
突起７０を設けることで得られる上記のようなアンカー効果、或いはアンカー効果とホールド効果により、基板１０からの接着剤６０の剥がれが効果的に抑えられる。アンカー効果、或いはアンカー効果とホールド効果が得られる突起７０を基板１０上に複数設けることで、接着剤６０の接着部位が増大するため、基板１０からの接着剤６０の剥がれを一層効果的に抑えることが可能になる。
また、半導体装置１において、上記のように放熱体３０、接着剤６０及び突起７０群を導電性とすれば、放熱体３０に電磁シールド機能を持たせることができる。
このように放熱体３０を電磁シールドに用いる半導体装置１において、例えば、突起７０群の少なくとも一部（１つ又は２つ以上）を、半導体素子２０近傍の、アンダーフィル樹脂４０のフィレット部４１が形成されるような領域に設ける場合、次のような利点が得られる。
即ち、この場合は、放熱体３０を基板１０（接地配線１１）に電気的に接続するためのパッド１２ｂも、半導体素子２０近傍の、フィレット部４１が形成されるような領域に設けられる。パッド１２ｂを設ける領域が、フィレット部４１の外側の領域に限定されないため、基板１０の配線設計自由度を向上させることができる。
更に、半導体装置１の実使用や組み立てに伴う熱に起因する熱応力が比較的小さい基板１０の中心部（領域１０ａａ）近傍に、突起７０群の少なくとも一部が存在する。そのため、基板１０の中心部近傍に存在する、突起７０群の少なくとも一部で、接着剤６０との電気的な接続を確保し、接着剤６０の剥がれによる電気的な接続パスの断線リスクを低減することができる。
また、放熱体３０を電磁シールドに用いる半導体装置１では、複数の突起７０群を設けることで、次のような利点が得られる。
即ち、放熱体３０を、接着剤６０を介して突起７０群に電気的に接続するため、それら突起７０群によって放熱体３０と基板１０（接地配線１１）との間の電気的な接続パスを増大させることができる。放熱体３０と基板１０との間の電気的な接続パスを増大させることで、放熱体３０と基板１０との間の断線リスクの低減、及び電気抵抗の低減を図ることができる。
このように半導体装置１では、突起７０群により、基板１０からの接着剤６０の剥がれを抑えることができ、更に、放熱体３０と基板１０との間の断線リスクの低減及び低抵抗化を図り、高い電磁シールド性能を得ることができる。
尚、半導体装置１は、放熱体３０と基板１０とを電気的に接続しない（放熱体３０を電磁シールドに用いない）構成とすることもできる。このように放熱体３０と基板１０とを電気的に接続しない場合には、接着剤６０として、絶縁性接着剤が用いられる。絶縁性の接着剤６０を用いる場合には、突起７０、又は突起７０とそれが設けられるパッド１２ｂは必ずしも導電性とすることを要しないほか、突起７０は必ずしも接地される（接地配線１１に電気的に接続される）ことを要しない。また、絶縁性の接着剤６０を用いる場合には、必ずしもアンダーフィル樹脂４０を設けることを要しない。
ここでは基板１０上に複数の突起７０群を設ける場合を例示するが、基板１０上に少なくとも１つの突起７０を設けることで、上記の効果、即ち、基板１０からの接着剤６０の剥がれを抑える効果、電磁シールド性能を実現する効果を得ることが可能である。
続いて、上記図１及び図２に例示した半導体装置１を例に、以下の図５〜図１１を参照して、その製造方法を説明する。
図５〜図１１は第１の実施の形態に係る半導体装置の製造方法の説明図である。以下、図５〜図１１を参照し、各工程について説明する。
図５は第１の実施の形態に係る基板準備工程の一例を示す図である。図５（Ａ）は基板準備工程の要部平面模式図である。図５（Ｂ）は基板準備工程の要部断面模式図であって、図５（Ａ）のＬ５−Ｌ５断面模式図である。
半導体装置１の製造では、まず、図５（Ａ）及び図５（Ｂ）に示すような基板１０が準備される。
基板１０は、その内部に設けられた配線（図５（Ｂ）に接地配線１１のみ図示）、表面１０ａに設けられたパッド１２ａ群及びパッド１２ｂ群、裏面１０ｂに設けられたパッド１２ｃ群、並びに表面１０ａ及び裏面１０ｂに設けられた保護膜１４を含む。各パッド１２ａの少なくとも一部、各パッド１２ｂの少なくとも一部、及び各パッド１２ｃの少なくとも一部が、保護膜１４から露出する。
基板１０の中央部の領域１０ａａに設けられるパッド１２ａ群は、後述のようにして実装される半導体素子２０の端子（パッド２２又はバンプ２３）群に対応する位置に、設けられる。
この領域１０ａａ外側の領域１０ａｂに設けられるパッド１２ｂ群は、後述のようにして実装される突起７０群の配置に基づき、設けられる。パッド１２ｂ群は、平面視で縦横に隣接するパッド１２ｂ間のピッチを一定にした配置とすることができるほか、当該ピッチが異なるパッド１２ｂ群を含む配置とすることもできる。
裏面１０ｂのパッド１２ｃ群は、製造後の半導体装置１が実装される電子部品（回路基板等）の端子群に対応する位置に、設けられる。
基板１０には、例えば、プリント基板が用いられる。基板１０の層数は限定されるものではなく、多層プリント板でも単層プリント板でもよい。基板１０は、コア基板上にプリプレグ等を用いた配線層をラミネートして形成されるビルドアップ基板でもよい。
図６は第１の実施の形態に係る半導体素子及び突起配置工程の一例を示す図である。図６（Ａ）は半導体素子及び突起配置工程の要部平面模式図である。図６（Ｂ）は半導体素子及び突起配置工程の要部断面模式図であって、図６（Ａ）のＬ６−Ｌ６断面模式図である。
準備した上記のような基板１０上に、図６（Ａ）及び図６（Ｂ）に示すように、半導体素子２０及び突起７０群を実装する。
半導体素子２０には、半導体チップ等が用いられる。半導体素子２０は、基板１０の領域１０ａａのパッド１２ａ群と対応する位置に設けられたパッド２２群を含む。例えば、基板１０への実装前に、パッド２２群上にそれぞれバンプ（半田ボール）２３が搭載された半導体素子２０が準備される。
各突起７０には、例えば、半田ボールが用いられる。突起７０用の半田ボールには、基板１０上に突起７０として実装された時に、その突起７０が、後述のようにして設けられる放熱体３０に接触しないようなサイズのものが用いられる。これにより、突起７０が放熱体３０に接触するようなサイズのものを用いる場合に比べて、コストの低減を図ることができる。突起７０用の半田ボールには、様々な材料、組成のものを用いることができ、例えば、スズ（Ｓｎ）、又は、Ｓｎを主体とし、銀（Ａｇ）、Ｃｕ、インジウム（Ｉｎ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）若しくは亜鉛（Ｚｎ）等を含むものを用いることができる。
基板１０上への半導体素子２０及び突起７０群の実装は、例えば、次のような手順で行う。
まず、基板１０のパッド１２ａ群及びパッド１２ｂ群の上に、半田ペーストのスクリーン印刷等の手法により、予備半田層（図示せず）を形成する。そして、予備半田層が形成されたパッド１２ａ群上に、半導体素子２０に搭載したバンプ２３群を付着させ、予備半田層が形成されたパッド１２ｂ群上にそれぞれ、突起７０用の所定の材料及びサイズの半田ボールを付着させる。基板１０上への半導体素子２０（それに搭載したバンプ２３群）の付着と、突起７０用の半田ボール群の付着とは、いずれを先に行ってもよいし、同時に行ってもよい。
このようにして基板１０上に半導体素子２０のバンプ２３群、及び突起７０用の半田ボール群を付着させた後、それらのバンプ２３群及び突起７０用の半田ボール群を、所定の温度で一括リフローする。この一括リフローにより、バンプ２３群及び突起７０用の半田ボール群が加熱により溶融され、その後の冷却により凝固される。これにより、半導体素子２０と基板１０とが、互いのバンプ２３群とパッド１２ａ群とが接合されて、機械的及び電気的に接続されると共に、基板１０のパッド１２ｂ群上に突起７０用の半田ボール群が接合されて、突起７０群が形成される。
例えば、このような手順により、図６（Ａ）及び図６（Ｂ）に示すような、基板１０上に半導体素子２０及び突起７０群が実装された構造を得る。このように一括リフローで基板１０上に半導体素子２０及び突起７０群を実装する場合、バンプ２３群及び突起７０用の半田ボール群には、融点が同じか又は近いものが用いられる。
図６（Ａ）及び図６（Ｂ）に示すような構造は、基板１０上に半導体素子２０のバンプ２３群を付着させてリフローした後、基板１０上に突起７０用の半田ボール群を付着させてリフローするという手順で得ることもできる。
また、図６（Ａ）及び図６（Ｂ）に示すような構造は、基板１０上に突起７０用の半田ボール群を付着させてリフローした後、基板１０上に半導体素子２０のバンプ２３群を付着させてリフローするという手順で得ることもできる。
更にまた、図６（Ａ）及び図６（Ｂ）に示すような構造は、次のような手順で得ることもできる。まず、基板１０上に、半導体素子２０のバンプ２３用の半田ボール群、及び突起７０用の半田ボール群を付着させる。その後、バンプ２３用の半田ボール群上に、位置合わせを行って半導体素子２０を設け、その状態から一括リフローする。これにより、基板１０上に、バンプ２３群を介して半導体素子２０を実装すると共に、突起７０群を実装する。このような手順を採用してもよい。
図７は第１の実施の形態に係るアンダーフィル樹脂配置工程の一例を示す図である。図７（Ａ）はアンダーフィル樹脂配置工程の要部平面模式図である。図７（Ｂ）はアンダーフィル樹脂配置工程の要部断面模式図であって、図７（Ａ）のＬ７−Ｌ７断面模式図である。
基板１０上に半導体素子２０及び突起７０群を実装した後、図７（Ａ）及び図７（Ｂ）に示すように、基板１０上にアンダーフィル樹脂４０を設ける。
アンダーフィル樹脂４０には、エポキシ樹脂等の樹脂材料が用いられる。このような樹脂材料にシリカやアルミナ等の絶縁性フィラーが含有されてもよい。アンダーフィル樹脂４０の樹脂材料には、基板１０上への供給時には一定の流動性を有し、供給後、加熱や紫外線照射によって硬化できるものが用いられる。
アンダーフィル樹脂４０を設ける際は、まず、所定の樹脂材料を、ディスペンサ等の供給装置を用いて、基板１０上にバンプ２３群を介して実装された半導体素子２０の縁部に供給する。半導体素子２０の縁部に供給された樹脂材料は、毛細管現象によって基板１０と半導体素子２０との間の隙間に充填され、例えば半導体素子２０の外側にも広がる。例えばこのように、基板１０と半導体素子２０との間の隙間に充填され、半導体素子２０の外側に広がった樹脂材料が、加熱や紫外線照射の手法で硬化される。尚、樹脂材料を加熱により硬化する場合には、その加熱時に突起７０群及びバンプ２３群の半田が溶融して性能上或いは品質上望ましくない流出や変質が生じないように、加熱温度、或いは、樹脂材料及び半田の種類が適宜選択される。
このようにして樹脂材料を供給し、硬化することにより、図７（Ａ）及び図７（Ｂ）に示すような、半導体素子２０の外側に広がるフィレット部４１を有するアンダーフィル樹脂４０が設けられる。
図７（Ｂ）に示すように、フィレット部４１は、半導体素子２０の側面から、その外側に向かって次第に厚みが薄くなるように広がる。基板１０上の突起７０群の各々は、半導体素子２０の外側に広がるフィレット部４１から少なくとも一部が露出するようなサイズで設けられる（図６（Ａ）及び図６（Ｂ））。或いは、基板１０上の突起７０群の、各々の少なくとも一部がフィレット部４１から露出するように、このアンダーフィル樹脂４０を設ける工程（図７（Ａ）及び図７（Ｂ））で、フィレット部４１の厚さ、広がり範囲、樹脂材料の粘度等が調整される。基板１０上の突起７０群の、各々の少なくとも一部を、フィレット部４１から露出させるのは、後述のようにして設けられる接着剤６０と突起７０群とを接触（接着）させるためである。
図８は第１の実施の形態に係る熱伝導材配置工程の一例を示す図である。図８（Ａ）は熱伝導材配置工程の要部平面模式図である。図８（Ｂ）は熱伝導材配置工程の要部断面模式図であって、図８（Ａ）のＬ８−Ｌ８断面模式図である。
アンダーフィル樹脂４０を設けた後、図８（Ａ）及び図８（Ｂ）に示すように、半導体素子２０上に熱伝導材５０を設ける。
熱伝導材５０には、一定の熱伝導性を有する材料が用いられる。熱伝導材５０には、例えば、シリコーン、或いは、金属やセラミック等の熱伝導性フィラーを含有させたシリコーンのシート若しくはペーストを用いることができる。このほか、熱伝導材５０には、半田、或いは、半田やＡｇ等を樹脂材料に含有させた導電性ペースト等を用いることもできる。このような熱伝導材５０を、基板１０上に実装された半導体素子２０の上面（背面）に、貼付、載置、塗布等、熱伝導材５０の種類に応じた手法で設け、必要に応じて加熱や紫外線照射の手法で硬化する。熱伝導材５０を加熱により硬化する場合には、その加熱時に突起７０群及びバンプ２３群の半田が溶融して性能上或いは品質上望ましくない流出や変質が生じないように、加熱温度、或いは、熱伝導材５０及び半田の種類が適宜選択される。
尚、熱伝導材５０を設けた後に、上記図７（Ａ）及び図７（Ｂ）に示したアンダーフィル樹脂４０を設けることもできる。例えば、アンダーフィル樹脂４０の樹脂材料を供給して更に硬化する際、熱伝導材５０の性質や形状が変化しないのであれば、先に熱伝導材５０を設け、次いで、アンダーフィル樹脂４０を設けてもよい。
図９は第１の実施の形態に係る接着剤配置工程の一例を示す図である。図９（Ａ）は接着剤配置工程の要部平面模式図である。図９（Ｂ）は接着剤配置工程の要部断面模式図であって、図９（Ａ）のＬ９−Ｌ９断面模式図である。
アンダーフィル樹脂４０及び熱伝導材５０を設けた後、図９（Ａ）及び図９（Ｂ）に示すように、基板１０上に各々の少なくとも一部を露出させて設けた突起７０群を覆うように、接着剤６０を設ける。
接着剤６０には、例えば、導電性接着剤が用いられる。接着剤６０は、一定の熱伝導性を有していることが望ましい。接着剤６０には、例えば、金属等の熱伝導性フィラーを含有させたシリコーンを用いることができる。このような接着剤６０を、アンダーフィル樹脂４０及び熱伝導材５０を設けた後の基板１０上に供給し、突起７０群を覆うように設ける。
図９（Ａ）及び図９（Ｂ）には、熱伝導材５０の上面が露出するように接着剤６０を設けた場合を図示するが、接着剤６０は、一定の熱伝導性を有するものであれば、熱伝導材５０の上面を覆うように設けられてもよい。
尚、後述のようにして設けられる放熱体３０を電磁シールドに用いない場合には、接着剤６０として絶縁性接着剤を、アンダーフィル樹脂４０及び熱伝導材５０を設けた後の基板１０上に供給し、突起７０群を覆うように設ければよい。
図１０は第１の実施の形態に係る放熱体配置工程の一例を示す図である。図１０（Ａ）は放熱体配置工程の要部平面模式図である。図１０（Ｂ）は放熱体配置工程の要部断面模式図であって、図１０（Ａ）のＬ１０−Ｌ１０断面模式図である。
接着剤６０を設けた後、図１０（Ａ）及び図１０（Ｂ）に示すように、接着剤６０及び熱伝導材５０の上に放熱体３０を設ける。
放熱体３０には、例えば、一定の熱伝導性を有する材料が用いられる。放熱体３０を電磁シールドに用いる場合、放熱体３０には、導電性を有する材料が用いられる。放熱体３０には、例えば、一定の熱伝導性及び導電性を有するＣｕ、Ａｌ等の金属を用いることができる。
このような放熱体３０を、基板１０の、半導体素子２０及び突起７０群の実装面側に対向させ、一定の圧力で押圧し、接着剤６０を用いて接着する。放熱体３０は、押圧量によって基板１０からの高さが調整される。放熱体３０を、基板１０から所定の高さまで押圧する際、熱伝導材５０は、その厚みが圧縮され得る。接着剤６０は、加熱や紫外線照射の手法で硬化される。接着剤６０を加熱により硬化する場合には、その加熱時に突起７０群及びバンプ２３群の半田が溶融して性能上或いは品質上望ましくない流出や変質が生じないように、加熱温度、或いは、接着剤６０及び半田の種類が適宜選択される。
接着剤６０及び熱伝導材５０の上に放熱体３０を設けることで、半導体素子２０と放熱体３０とが、熱伝導材５０及び接着剤６０を通じて熱的に接続される。この例では、放熱体３０が、突起７０群の上端から離れて（突起７０群の上端との間に接着剤６０が介在されて）、設けられる。
放熱体３０には、基板１０側に対向させる面及びそれと反対側の面がいずれも平坦な、平板状のものを用いることができる。このほか、放熱体３０には、基板１０側に対向させる面が平坦で、それと反対側の面にピン状、板状、波板状等のフィンを複数設けたものを用いてもよく、また、そのようなフィンを設けた別の部材を、平板状の放熱体３０上に接合してもよい。基板１０側に対向させる面が平坦な放熱体３０は、当該面が平坦でないものに比べて、その製造工数や製造コストの増大を抑えて準備することができる。その結果、放熱体３０を用いる半導体装置（半導体装置１のほか、以下に示す半導体装置１ａ，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆを含む）の製造工数や製造コストの増大を抑えることができる。
導電性の接着剤６０を用いた場合には、放熱体３０が、接着剤６０と、接着剤６０に各々の少なくとも一部が接する突起７０群と、突起７０群がそれぞれ実装されたパッド１２ｂ群とを通じて、基板１０に電気的に接続される。基板１０のパッド１２ｂ群が接地配線１１に電気的に接続されることで、放熱体３０が接地可能になる。
このようにして放熱体３０の接着まで行った半導体装置１ａを、ＬＧＡ（Land Grid Array）型の半導体装置として用いてもよい。
尚、上記図９（Ａ）及び図９（Ｂ）に示すように接着剤６０を設ける前に、この図１０（Ａ）及び図１０（Ｂ）に示す放熱体３０を熱伝導材５０上に設け、その後、放熱体３０と基板１０との間に接着剤６０を設ける手順を採用することもできる。
図１１は第１の実施の形態に係る端子配置工程の一例を示す図である。図１１（Ａ）は端子配置工程の要部平面模式図であって、端子配置面側から見た要部平面模式図である。図１１（Ｂ）は端子配置工程の要部断面模式図であって、図１１（Ａ）のＬ１１−Ｌ１１断面模式図である。
放熱体３０の接着まで行った後は、図１１（Ａ）及び図１１（Ｂ）に示すように、基板１０の裏面１０ｂのパッド１２ｃ群上にそれぞれ端子１３を設けることができる。端子１３には、例えば、半田が用いられる。例えば、基板１０の裏面１０ｂのパッド１２ｃ群上にそれぞれ半田ボールを搭載し、リフローすることで、端子１３を形成する。これにより、図１１（Ａ）及び図１１（Ｂ）並びに上記図１及び図２に示すような、ＢＧＡ（Ball Grid Array）型の半導体装置１が得られる。
次に、第２の実施の形態について説明する。
図１２及び図１３は第２の実施の形態に係る半導体装置の構成例を示す図である。図１２及び図１３にはそれぞれ、第２の実施の形態に係る半導体装置の一例の要部断面を模式的に図示している。
図１２に示す半導体装置１Ａは、基板１０のパッド１２ｂ群上にそれぞれ設けられる突起７０群のうち一部の突起７０Ａ（一例として複数）が放熱体３０に接する点で、上記第１の実施の形態に係る半導体装置１と相違する。また、図１３に示す半導体装置１Ｂは、基板１０のパッド１２ｂ群上にそれぞれ設けられる突起７０群がいずれも放熱体３０に接する点で、上記第１の実施の形態に係る半導体装置１と相違する。
半導体装置１Ａでは、放熱体３０に接する突起７０群の一部（突起７０Ａ）で、また、半導体装置１Ｂでは、放熱体３０に接する突起７０群の全部で、製造時の基板１０からの放熱体３０の高さが調整される。
上記図１０（Ａ）及び図１０（Ｂ）に示すように放熱体３０を設ける工程において、基板１０からの放熱体３０の高さを、その放熱体３０の押圧量で調整する場合、接着剤６０及び熱伝導材５０が柔らかくなるほど、放熱体３０の高さの調整が難しくなる。そのような場合、図１２又は図１３に示すように、基板１０上の突起７０群の一部（突起７０Ａ）又は全部を、基板１０からの放熱体３０の高さの設定値に応じたサイズとする。このような突起７０群は、例えば、上記図６（Ａ）及び図６（Ｂ）に示す工程において、突起７０用の半田ボールの一部又は全部に、基板１０からの放熱体３０の高さの設定値に基づくサイズのものを用いることで、得ることができる。
放熱体３０を設ける工程（図１０（Ａ）及び図１０（Ｂ））では、基板１０からの放熱体３０の高さの設定値に応じたサイズとした突起７０群の一部又は全部に当接させるように放熱体３０を押圧する。これにより、基板１０から所定の高さに放熱体３０を設けることができる。基板１０からの放熱体３０の高さの設定値に応じたサイズとした突起７０群の一部又は全部は、放熱体３０を基板１０から所定の高さに調整する、所謂スタンドオフ部材として機能する。
このように突起７０群の一部又は全部で放熱体３０の高さを調整する手法を用いると、放熱体３０と半導体素子２０との間に介在する熱伝導材５０の厚みを、異なる半導体装置１Ａ間又は異なる半導体装置１Ｂ間で一定或いはほぼ一定とすることが可能になる。これにより、熱伝導材５０の厚みのばらつきを抑えることができ、熱伝導材５０の厚みのばらつきによって生じる、半導体素子２０と放熱体３０との間の伝熱性のばらつきを抑えることができる。
更に、突起７０群の一部又は全部と放熱体３０とが、接着剤６０が介在せずに直に接する構造となるため、突起７０群及び接着剤６０を導電性とする（放熱体３０を電磁シールドに用いる）場合には、放熱体３０と基板１０との間の低抵抗化を図ることができる。
次に、第３の実施の形態について説明する。
図１４は第３の実施の形態に係る半導体装置の構成例を示す図である。図１４には、第３の実施の形態に係る半導体装置の一例の要部断面を模式的に図示している。
図１４に示す半導体装置１Ｃは、アンダーフィル樹脂４０のフィレット部４１が基板１０の縁まで広がっている点で、上記第１の実施の形態に係る半導体装置１と相違する。
フィレット部４１は、アンダーフィル樹脂４０に用いる樹脂材料の粘度や、基板１０及び半導体素子２０の平面サイズによっては、この図１４に示すように、基板１０の縁まで広がり得る。半導体装置１Ｃでは、基板１０の縁まで広がるフィレット部４１から各々の一部が露出するように突起７０群が設けられる。
この半導体装置１Ｃのように、フィレット部４１が基板１０の縁まで広がる場合でも、半導体素子２０近傍から基板１０の縁近傍にわたって突起７０群を設けることができる。半導体装置１Ｃでは、フィレット部４１の広がり範囲で制約を受けずに一定数の突起７０群を設けて接着剤６０と接着することができ、それらの接触面積及び接着強度の確保、それによる剥がれの抑制を図ることができる。更に、接着剤６０及び突起７０群を介した放熱体３０と基板１０との間の電気的な接続パスも一定数確保することができ、断線リスクの低減及び電気抵抗の低減を図ることができる。
尚、上記第２の実施の形態で述べた例に従い、半導体装置１Ｃの突起７０群の一部又は全部を、放熱体３０に接するようなサイズとし、スタンドオフ部材として機能させてもよい。
次に、第４の実施の形態について説明する。
図１５は第４の実施の形態に係る半導体装置の構成例を示す図である。図１５には、第４の実施の形態に係る半導体装置の一例の要部断面を模式的に図示している。
図１５に示す半導体装置１Ｄは、アンダーフィル樹脂４０のフィレット部４１が、突起７０群の配置領域（領域１０ａｂ）よりも内側に形成されている点で、上記第１の実施の形態に係る半導体装置１と相違する。
基板１０とその上に実装される半導体素子２０との間に供給するアンダーフィル樹脂４０の粘度、供給量、基板１０及び半導体素子２０の平面サイズによっては、半導体素子２０外側へのアンダーフィル樹脂４０の広がりが抑えられる。このような場合、フィレット部４１が、突起７０群の配置領域よりも内側になる、この図１５のような半導体装置１Ｄが得られる。
半導体装置１Ｄでは、突起７０群のいずれも、フィレット部４１とは非接触となる。突起７０群をボール状とした場合、半導体装置１Ｄでは、突起７０のアンカー効果のほか、突起７０群のいずれでも接着剤６０が突起７０をホールドするホールド効果が得られ、接着剤６０の剥がれが抑えられる。
尚、上記第２の実施の形態で述べた例に従い、半導体装置１Ｄの突起７０群の一部又は全部を、放熱体３０に接するようなサイズとし、スタンドオフ部材として機能させてもよい。
次に、第５の実施の形態について説明する。
図１６は第５の実施の形態に係る半導体装置の構成例を示す図である。図１６には、第５の実施の形態に係る半導体装置の一例の要部断面を模式的に図示している。
図１６に示す半導体装置１Ｅは、基板１０のパッド１２ｂ群上にそれぞれ設けられる突起７０群が、パッド１２ａ群にそれぞれ接続される、半導体素子２０のバンプ２３群と同一又は実質的に同一（同等）のサイズである点で、上記第１の実施の形態に係る半導体装置１と相違する。
このような突起７０群は、例えば、上記図６（Ａ）及び図６（Ｂ）に示す工程において、突起７０用の半田ボールに、リフロー後、半導体素子２０のバンプ２３群と同一又は同等のサイズになるようなものを用いることで、得ることができる。
このようなサイズの突起７０群を設ける場合にも、各突起７０の少なくとも一部がアンダーフィル樹脂４０のフィレット部４１から露出するように、基板１０上のフィレット部４１の厚さや広がり範囲等が調整される。ここでは一例として、基板１０の縁まで達しないフィレット部４１を図示するが、上記第３の実施の形態で述べた例に従い、基板１０上にはその縁まで広がるフィレット部４１が形成されてもよい。或いは、上記第４の実施の形態で述べた例に従い、基板１０上には突起７０群の配置領域（領域１０ａｂ）よりも内側にフィレット部４１が形成されてもよい。
接着剤６０は、フィレット部４１から各々の少なくとも一部が露出する突起７０群に接して設けられ、導電性の接着剤６０を用いる場合には、放熱体３０が接着剤６０、突起７０群及びパッド１２ｂ群を通じて基板１０の接地配線１１に電気的に接続される。
図１６に示すような、半導体素子２０のバンプ２３群と同一又は同等のサイズの突起７０群を用いても、上記のアンカー効果、ホールド効果により、基板１０からの接着剤６０の剥がれが抑えられる。
また、半導体素子２０のバンプ２３群と同一又は同等のサイズの突起７０群を用いることで、突起７０群、更に半導体装置１Ｅの、材料コスト、製造コストの低減を図ることができる。
更にまた、基板１０上に設ける各突起７０のサイズを小さくする分、隣接突起７０間のピッチを狭め、基板１０上に設ける突起７０群の数を増大させて、接着剤６０と突起７０群との接触面積の増大、それによる接着強度の向上を図ることも可能である。
次に、第６の実施の形態について説明する。
図１７は第６の実施の形態に係る半導体装置の構成例を示す図である。図１７には、第６の実施の形態に係る半導体装置の一例の要部断面を模式的に図示している。
図１７に示す半導体装置１Ｆは、基板１０上にピラー状の突起７０群が設けられている点で、上記第１の実施の形態に係る半導体装置１と相違する。
このようなピラー状の突起７０群は、例えば、上記図６（Ａ）及び図６（Ｂ）に示す工程において、基板１０のパッド１２ｂ群上にそれぞれ、半田ボールに代えて、半田、Ｃｕ、Ｎｉ、Ａｕ等の金属ピラー部材を実装することで、得ることができる。或いは、基板１０に対するメッキ処理により、パッド１２ｂ上に選択的に所定の金属を堆積することで、ピラー状の突起７０群を得ることもできる。
ピラー状の突起７０は、例えば、円柱状、円錐状、円錐台状、逆円錐台状等とすることができる。また、ピラー状の突起７０は、例えば、四角柱状、四角錐状、四角錐台状、逆四角錐台状等とすることもできる。尚、図１７には円柱状や角柱状の突起７０群の断面を例示している。
半導体装置１Ｆのように、突起７０群を、ボール状ではなく、ピラー状にしても、そのピラー状の突起７０群が接着剤６０内部でアンカーとして機能するアンカー効果により、基板１０からの接着剤６０の剥がれが抑えられる。
尚、半導体装置１Ｆにおいて、半導体素子２０のバンプ２３群をピラー状にすることもできる。上記の半導体装置１，１ａ，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅについても同様に、半導体素子２０のバンプ２３群をピラー状にすることもできる。
また、上記第２の実施の形態で述べた例に従い、ピラー状の突起７０群の一部又は全部を、放熱体３０に接するようなサイズとし、スタンドオフ部材として機能させてもよい。
ここでは一例として、基板１０の縁まで達しないフィレット部４１を図示するが、上記第３の実施の形態で述べた例に従い、基板１０上にはその縁まで広がるフィレット部４１が形成されてもよい。或いは、上記第４の実施の形態で述べた例に従い、基板１０上にはピラー状の突起７０群の配置領域（領域１０ａｂ）よりも内側にフィレット部４１が形成されてもよい。
また、上記第５の実施の形態で述べた例に従い、ピラー状の突起７０群を、半導体素子２０のバンプ２３群と同一又は同等のサイズとしてもよい。
次に、第７の実施の形態について説明する。
以上説明した第１〜第６の実施の形態に係る半導体装置１，１ａ，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆは、回路基板等の他の電子部品と電気的に接続することができる。このような形態の一例を、第７の実施の形態として説明する。
図１８は第７の実施の形態に係る電子装置の構成例を示す図である。図１８には、第７の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。ここでは、上記第１の実施の形態に係る半導体装置１を、他の電子部品と電気的に接続した電子装置を例にして説明する。
図１８に示す電子装置８０は、上記第１の実施の形態で述べたような構成を有する半導体装置１、及び電子部品９０を含む。
電子部品９０は、例えば、回路基板又は半導体装置である。回路基板には、プリント基板のほか、Ｓｉインターポーザ等の中継基板を用いることができる。半導体装置には、ＬＳＩ等の半導体チップ、半導体チップとそれが実装されるパッケージ基板とを含む半導体パッケージ、半導体チップとそれが埋設される樹脂層と樹脂層上に設けられた再配線層とを含む擬似ＳｏＣ（System on a Chip）等を用いることができる。
電子部品９０は、半導体装置１の半田ボールの端子１３群に対応する位置にそれぞれ、端子（パッド）９１群を備えている。端子９１群は、電子部品９０内の図示しない所定の回路素子（配線やビア等の導体部、トランジスタ等の電子素子）に電気的に接続されている。
例えば、このような電子部品９０の端子９１群の配設面と、半導体装置１の端子１３群の配設面とを、位置合わせを行って対向させる。そして、端子９１群と端子１３群とを接触させ、端子１３群の半田ボールを加熱により溶融し、それから冷却により凝固することで、端子９１群と端子１３群とを接合する。このような方法により、電子部品９０と半導体装置１とが互いの端子９１群と端子１３群とを通じて電気的に接続された電子装置８０が組み立てられる。
半導体装置１は、基板１０上に突起７０群が設けられていることで、このような電子装置８０の組み立て時或いは電子装置８０の実使用時に熱応力が生じる場合でも、基板１０からの接着剤６０の剥がれが抑えられる。これにより、基板１０と放熱体３０との間の熱抵抗の増大を抑えることができ、半導体素子２０の過熱、それによる破損を抑えることができる。また、放熱体３０を電磁シールドに用いる（接着剤６０や突起７０群を導電性にする）場合には、基板１０と放熱体３０との間の電気抵抗の増大を抑えることができ、高い電磁シールド性能を得ることができる。このような半導体装置１を用いることで、性能及び品質に優れる電子装置８０を実現することができる。
ここでは半導体装置１を例にしたが、他の半導体装置１ａ，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆについても同様に、電子部品９０と電気的に接続した電子装置を得ることができ、上記同様の効果を得ることができる。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 基板と、
前記基板の第１面に実装された半導体素子と、
前記第１面に設けられ、平面視で前記半導体素子の外側に位置する第１パッドと、
前記第１パッド上に設けられた第１突起と、
前記半導体素子及び前記第１突起の上方に設けられた放熱体と、
前記第１面と前記放熱体との間に設けられ、前記第１突起と前記放熱体とを接着する第１接着剤と
を含むことを特徴とする半導体装置。
（付記２） 前記第１パッド、前記第１突起及び前記第１接着剤が導電性であり、
前記第１パッド、前記第１突起及び前記第１接着剤を通じて前記基板と前記放熱体とが電気的に接続されることを特徴とする付記１に記載の半導体装置。
（付記３） 前記放熱体は、前記第１面と対向する面が平坦面であることを特徴とする付記１又は２に記載の半導体装置。
（付記４） 前記第１突起と前記放熱体とが離れていることを特徴とする付記１乃至３のいずれかに記載の半導体装置。
（付記５） 前記第１突起と前記放熱体とが接していることを特徴とする付記１乃至３のいずれかに記載の半導体装置。
（付記６） 前記半導体素子は、前記第１面との間に設けられた接合部を通じて前記基板と電気的に接続され、
前記第１突起は、前記接合部と同一又は実質的に同一のサイズであることを特徴とする付記１乃至５のいずれかに記載の半導体装置。
（付記７） 前記半導体素子を前記第１面に接着し、平面視で前記半導体素子の側面から外側に延在する延在部を有する第２接着剤を更に含み、
前記第１突起は、一部が前記第２接着剤の前記延在部に接し、他部が前記第１接着剤に接することを特徴とする付記１乃至６のいずれかに記載の半導体装置。
（付記８） 前記第１面に設けられ、平面視で前記第１パッドよりも外側に位置する第２パッドと、
前記第２パッド上に設けられた第２突起と
を更に含み、
前記第１接着剤は、前記第１突起及び前記第２突起と、前記放熱体とを接着することを特徴とする付記１乃至７のいずれかに記載の半導体装置。
（付記９） 前記第２パッド、前記第２突起及び前記第１接着剤が導電性であり、
前記第２パッド、前記第２突起及び前記第１接着剤を通じて前記基板と前記放熱体とが電気的に接続されることを特徴とする付記８に記載の半導体装置。
（付記１０） 前記半導体素子を前記第１面に接着し、平面視で前記半導体素子の側面から外側に延在する延在部を有する第２接着剤と、
前記第１面に設けられ、平面視で前記第１パッドよりも外側に位置する第２パッドと、
前記第２パッド上に設けられた第２突起と
を更に含み、
前記第１接着剤は、前記第１突起及び前記第２突起と、前記放熱体とを接着し、
前記第１突起及び前記第２突起の、少なくとも前記第１突起は、前記第２接着剤の前記延在部に接することを特徴とする付記１乃至６のいずれかに記載の半導体装置。
（付記１１） 前記半導体素子を前記第１面に接着し、平面視で前記半導体素子の側面から外側に延在する延在部を有する第２接着剤と、
前記第１面に設けられ、平面視で前記第１パッドよりも外側に位置する第２パッドと、
前記第２パッド上に設けられた第２突起と
を更に含み、
前記第１接着剤は、前記第１突起及び前記第２突起と、前記放熱体とを接着し、
前記第１突起は、平面視で前記第２接着剤の前記延在部よりも外側に位置することを特徴とする付記１乃至６のいずれかに記載の半導体装置。
（付記１２） 第１面に、半導体素子が実装される領域と、平面視で前記領域の外側に位置する第１パッドとを含む基板を準備する工程と、
前記領域に前記半導体素子を設ける工程と、
前記第１パッド上に第１突起を設ける工程と、
前記半導体素子及び前記第１突起が設けられた前記第１面に第１接着剤を設ける工程と、
前記第１面に設けられた前記半導体素子及び前記第１突起の上方に放熱体を設ける工程と、
前記第１接着剤を用いて、前記第１面に設けられた前記第１突起と、前記第１突起の上方に設けられた前記放熱体とを接着する工程と
を含むことを特徴とする半導体装置の製造方法。
（付記１３） 前記第１突起を、その上方に設けられる前記放熱体から離れるようなサイズで前記第１パッド上に設けることを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４） 前記第１接着剤を設ける工程前に、第２接着剤を用いて前記半導体素子を前記第１面に接着する工程を更に含み、
前記第２接着剤は、平面視で前記半導体素子の側面から外側に延在し、前記第１突起の一部に接する延在部を含むことを特徴とする付記１２又は１３に記載の半導体装置の製造方法。
（付記１５） 前記半導体素子及び前記第１突起を設ける工程では、前記領域と前記半導体素子との間に設けられた第１半田、及び前記第１パッド上に設けられた第２半田を溶融し、凝固することによって、前記領域に前記第１半田で前記半導体素子を接合すると共に、前記第１パッド上に前記第２半田で前記第１突起を形成することを特徴とする付記１２乃至１４のいずれかに記載の半導体装置の製造方法。
（付記１６） 前記基板は、平面視で前記第１パッドよりも外側に位置する第２パッドを含み、
前記第１接着剤を設ける工程前に、前記第２パッド上に第２突起を設ける工程を更に含むことを特徴とする付記１２乃至１５のいずれかに記載の半導体装置の製造方法。
（付記１７） 基板と、
前記基板の第１面に実装された半導体素子と、
前記第１面に設けられ、平面視で前記半導体素子の外側に位置する第１パッドと、
前記第１パッド上に設けられた第１突起と、
前記半導体素子及び前記第１突起の上方に設けられた放熱体と、
前記第１面と前記放熱体との間に設けられ、前記第１突起と前記放熱体とを接着する第１接着剤と
を含む半導体装置と、
前記半導体装置と電気的に接続された電子部品と
を含むことを特徴とする電子装置。
１，１ａ，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１００ 半導体装置
１０，１１０ 基板
１０ａ，１１０ａ 表面
１０ａａ，１０ａｂ 領域
１０ｂ，１１０ｂ 裏面
１１，１１１ 接地配線
１２ａ，１２ｂ，１２ｃ，２２，１１２，１１２ｂ，１２２ パッド
１３，９１，１１３ 端子
１４，１１４ 保護膜
１５ 部位
２０，１２０ 半導体素子
２３，１２３ バンプ
３０，１３０ 放熱体
４０，１４０ アンダーフィル樹脂
４１，１４１ フィレット部
５０，１５０ 熱伝導材
６０，１６０ 接着剤
６１ 積層体
７０，７０Ａ 突起
８０ 電子装置
９０ 電子部品

Claims (7)

  1. 基板と、
    前記基板の第１面に実装された半導体素子と、
    前記第１面に設けられ、平面視で前記半導体素子の外側に位置する第１パッドと、
    前記第１パッド上に設けられた第１突起と、
    前記半導体素子及び前記第１突起の上方に設けられた放熱体と、
    前記第１面と前記放熱体との間に設けられ、前記第１突起と前記放熱体とを接着する第１接着剤と、
    前記第１面と前記半導体素子との間に設けられた第１部分と、平面視で前記半導体素子の外側の前記第１面上に設けられた第２部分とを有する第２接着剤と
    を含み、
    前記第１接着剤は、前記第２部分上に設けられ、
    前記第１突起は、前記第１接着剤及び前記第２部分中に設けられ、
    前記第１パッド、前記第１突起及び前記第１接着剤が導電性であり、
    前記第１パッド、前記第１突起及び前記第１接着剤を通じて前記基板と前記放熱体とが電気的に接続されることを特徴とする半導体装置。
  2. 前記放熱体は、前記第１面と対向する面が平坦面であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１突起と前記放熱体とが離れていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体素子は、前記第１面との間に設けられた接合部を通じて前記基板と電気的に接続され、
    前記第１突起は、前記接合部と同一又は実質的に同一のサイズであることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記第１面に設けられ、平面視で前記第１パッドよりも外側に位置する第２パッドと、
    前記第２パッド上に設けられた第２突起と
    を更に含み、
    前記第１接着剤は、前記第１突起及び前記第２突起と、前記放熱体とを接着することを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
  6. 第１面に、半導体素子が実装される領域と、平面視で前記領域の外側に位置する第１パッドとを含む基板を準備する工程と、
    前記領域に前記半導体素子を設ける工程と、
    前記第１パッド上に第１突起を設ける工程と、
    前記第１面と前記半導体素子との間の第１部分と、平面視で前記半導体素子の外側の前記第１面上の第２部分とを有する第２接着剤を設ける工程と、
    前記半導体素子、前記第１突起及び前記第２接着剤が設けられた前記第１面に第１接着剤を設ける工程と、
    前記第１面に設けられた前記半導体素子、前記第１突起及び前記第２接着剤の上方に放熱体を設ける工程と、
    前記第１接着剤を用いて、前記第１面に設けられた前記第１突起と、前記第１突起の上方に設けられた前記放熱体とを接着する工程と
    を含み、
    前記第１接着剤は、前記第２部分上に設けられ、
    前記第１突起は、前記第１接着剤及び前記第２部分中に設けられ、
    前記第１パッド、前記第１突起及び前記第１接着剤が導電性であり、
    前記第１パッド、前記第１突起及び前記第１接着剤を通じて前記基板と前記放熱体とが電気的に接続されることを特徴とする半導体装置の製造方法。
  7. 基板と、
    前記基板の第１面に実装された半導体素子と、
    前記第１面に設けられ、平面視で前記半導体素子の外側に位置する第１パッドと、
    前記第１パッド上に設けられた第１突起と、
    前記半導体素子及び前記第１突起の上方に設けられた放熱体と、
    前記第１面と前記放熱体との間に設けられ、前記第１突起と前記放熱体とを接着する第１接着剤と、
    前記第１面と前記半導体素子との間に設けられた第１部分と、平面視で前記半導体素子の外側の前記第１面上に設けられた第２部分とを有する第２接着剤と
    を含み、
    前記第１接着剤は、前記第２部分上に設けられ、
    前記第１突起は、前記第１接着剤及び前記第２部分中に設けられ、
    前記第１パッド、前記第１突起及び前記第１接着剤が導電性であり、
    前記第１パッド、前記第１突起及び前記第１接着剤を通じて前記基板と前記放熱体とが電気的に接続される半導体装置と、
    前記半導体装置と電気的に接続された電子部品と
    を含むことを特徴とする電子装置。
JP2015158794A 2015-08-11 2015-08-11 半導体装置、半導体装置の製造方法及び電子装置 Active JP6569375B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015158794A JP6569375B2 (ja) 2015-08-11 2015-08-11 半導体装置、半導体装置の製造方法及び電子装置
US15/215,800 US10008432B2 (en) 2015-08-11 2016-07-21 Semiconductor device, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015158794A JP6569375B2 (ja) 2015-08-11 2015-08-11 半導体装置、半導体装置の製造方法及び電子装置

Publications (2)

Publication Number Publication Date
JP2017037980A JP2017037980A (ja) 2017-02-16
JP6569375B2 true JP6569375B2 (ja) 2019-09-04

Family

ID=57996029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015158794A Active JP6569375B2 (ja) 2015-08-11 2015-08-11 半導体装置、半導体装置の製造方法及び電子装置

Country Status (2)

Country Link
US (1) US10008432B2 (ja)
JP (1) JP6569375B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6528145B2 (ja) * 2016-08-31 2019-06-12 株式会社村田製作所 回路モジュールおよびその製造方法
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
JP7043904B2 (ja) * 2018-03-13 2022-03-30 富士電機株式会社 センサ装置およびその製造方法
JP2020047651A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
CN112599653B (zh) * 2020-12-04 2023-03-10 杭州大和热磁电子有限公司 一种适于冷热交变的热电模块及其制作方法
US20220208701A1 (en) * 2020-12-31 2022-06-30 Texas Instruments Incorporated Printed package and method of making the same
US11923331B2 (en) * 2021-02-25 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Die attached leveling control by metal stopper bumps
TWI750080B (zh) * 2021-04-15 2021-12-11 鎂輪全球股份有限公司 具散熱裝置的晶片模組及其製作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121660A (ja) 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置およびその製造方法
JP2000150576A (ja) 1998-11-17 2000-05-30 Mitsubishi Electric Corp 電子回路装置およびその製造方法
SE516139C2 (sv) 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
JP3738755B2 (ja) 2002-08-01 2006-01-25 日本電気株式会社 チップ部品を備える電子装置
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US7968999B2 (en) * 2008-02-28 2011-06-28 Lsi Corporation Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
US8018034B2 (en) * 2009-05-01 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
US8482134B1 (en) * 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR101829392B1 (ko) * 2011-08-23 2018-02-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101989516B1 (ko) * 2012-09-24 2019-06-14 삼성전자주식회사 반도체 패키지
KR20140057982A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
US20170047266A1 (en) 2017-02-16
US10008432B2 (en) 2018-06-26
JP2017037980A (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6569375B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP5799541B2 (ja) 半導体装置及びその製造方法
TWI679736B (zh) 功率覆蓋結構及其製造方法
TWI628750B (zh) 功率覆蓋結構及其製造方法
US8987919B2 (en) Built-in electronic component substrate and method for manufacturing the substrate
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
JP4910439B2 (ja) 半導体装置
US20050224955A1 (en) Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP2004538619A (ja) バンプのない積層配線構造を有する超小型電子パッケージ
JP2011228631A (ja) 半導体チップ内蔵配線基板及びその製造方法
TW200937539A (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
KR20030021895A (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JP3228339B2 (ja) 半導体装置およびその製造方法
TWI770405B (zh) 封裝元件及其製備方法
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
KR20080052411A (ko) 반도체 장치와 그 제조 방법 및 반도체 장치의 실장 구조
JP2008270684A (ja) 電子装置
JP7348485B2 (ja) パッケージ基板、電子機器及びパッケージ基板の製造方法
JP6528406B2 (ja) 電子装置及び電子装置の製造方法
JP5799565B2 (ja) 半導体装置及びその製造方法
JP6009844B2 (ja) 中継基板及びその製造方法
JP3352029B2 (ja) 金属基材とセラミック基材との接合体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190425

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190722

R150 Certificate of patent or registration of utility model

Ref document number: 6569375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150