JP5799541B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5799541B2 JP5799541B2 JP2011068176A JP2011068176A JP5799541B2 JP 5799541 B2 JP5799541 B2 JP 5799541B2 JP 2011068176 A JP2011068176 A JP 2011068176A JP 2011068176 A JP2011068176 A JP 2011068176A JP 5799541 B2 JP5799541 B2 JP 5799541B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat
- conductive material
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 316
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004020 conductor Substances 0.000 claims description 194
- 239000000758 substrate Substances 0.000 claims description 130
- 239000011347 resin Substances 0.000 claims description 69
- 229920005989 resin Polymers 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 35
- 229910000679 solder Inorganic materials 0.000 claims description 25
- 238000003825 pressing Methods 0.000 claims description 19
- 229910052738 indium Inorganic materials 0.000 claims description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 28
- 230000008569 process Effects 0.000 description 24
- 239000000853 adhesive Substances 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 11
- 238000000465 moulding Methods 0.000 description 10
- 239000010931 gold Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 3
- 238000013021 overheating Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- RQMIWLMVTCKXAQ-UHFFFAOYSA-N [AlH3].[C] Chemical compound [AlH3].[C] RQMIWLMVTCKXAQ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- YZASAXHKAQYPEH-UHFFFAOYSA-N indium silver Chemical compound [Ag].[In] YZASAXHKAQYPEH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4875—Connection or disconnection of other leads to or from bases or plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1626—Cap-in-cap assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は第1の実施の形態に係る半導体装置の一例を示す図である。
第1の実施の形態に係る半導体装置10Aは、基板(配線基板)11、及び基板11の上に設けられた半導体素子(半導体チップ)12を有している。
半導体装置10Aは、基板11に実装された半導体素子12を被覆するように設けられた熱伝導材15を有している。この熱伝導材15には、熱伝導性及び導電性を有しており、更に、加工性の良い材料を用いることが好ましい。熱伝導材15には、例えば、はんだ材料が用いられる。
上記のように半導体装置10Aでは、上面に接合層16aが設けられた半導体素子12が基板11に実装されており、基板11と半導体素子12の間、及び半導体素子12の外周部に、アンダーフィル樹脂14が設けられている。接続パッド11bは、半導体素子12が実装される領域を取り囲むように、基板11上に周設されている。上記の熱伝導材15は、このような接続パッド11bの内側の領域に実装された半導体素子12を被覆するように設けられると共に、当該接続パッド11bに接続される。
放熱体17は、図1及び図3に示すような凹部17aを備えている。放熱体17は、その凹部17aに半導体素子12及びそれを被覆する熱伝導材15が収容されるように、基板11の上に設けられる。放熱体17の凹部17aには、接合層16bが設けられる。放熱体17は、図1に示したように、接合層16bで熱伝導材15と接合されると共に、接着剤18で基板11と接着される。
図4は第1の実施の形態に係る基板準備工程の一例の説明図である。尚、図4において、(A)は断面模式図、(B)は平面模式図であり、(A)は(B)のL1−L1断面模式図である。
このような基板11の上に、半導体素子12を実装する。
図5は第1の実施の形態に係る半導体素子実装工程の一例の説明図である。尚、図5において、(A)は断面模式図、(B)は平面模式図であり、(A)は(B)のL2−L2断面模式図である。
半導体素子12は、そのチップ電極パッド12aに搭載されたバンプ13と、基板電極パッド11aの位置合わせを行い、バンプ13を介してチップ電極パッド12aと基板電極パッド11aを接続することにより、基板11にフリップチップ実装される。このような半導体素子12の実装には、例えば、フリップチップボンダを用いることができる。
図6は第1の実施の形態に係るアンダーフィル樹脂充填工程の一例の説明図である。尚、図6において、(A)は断面模式図、(B)は平面模式図であり、(A)は(B)のL3−L3断面模式図である。
図7は第1の実施の形態に係る封止材配置工程の一例の説明図である。
図9は第1の実施の形態に係るボール搭載工程の一例の説明図である。尚、図9において、(A)は断面模式図、(B)はボール搭載面側から見た平面模式図であり、(A)は(B)のL5−L5断面模式図である。
熱伝導材15には、はんだ材料を用いることができる。はんだ材料には、様々な材質、組成のものを用いることができる。例えば、インジウム(In)系、インジウム−銀(In−Ag)系、スズ−鉛(Sn−Pb)系、スズ−ビスマス(Sn−Bi)系、スズ−銀(Sn−Ag)系、スズ−アンチモン(Sn−Sb)系、スズ−亜鉛(Sn−Zn)系等のはんだ材料を用いることができる。
図10は熱伝導材の一例の説明図である。尚、図10において、(A)は組み立て前の熱伝導材の断面模式図、(B)は組み立て後の半導体装置の断面模式図である。
図14は第2の実施の形態に係る半導体装置の一例を示す図である。尚、図14において、(A)は断面模式図、(B)は平面模式図であり、(A)は(B)のL8−L8断面模式図である。
即ち、まず、小型の基板11に、接合層16aを設けた半導体素子12を、バンプ13を介してフリップチップ実装した後、基板11と半導体素子12の間にアンダーフィル樹脂14を充填する。そして、半導体素子12及び接合層16aの上に熱伝導材15を配置し、その熱伝導材15の上に、接合層16bを設けた平板状の放熱体17を配置して、放熱体17を基板11側に、例えば加熱を行いながら押圧する。このとき、熱伝導材15と、接合層16a,16b及び接続パッド11bとの接続を、一括で行う。これにより、半導体装置10Bを、効率的に形成することが可能になる。
図15は第3の実施の形態に係る半導体装置の一例を示す図である。尚、図15において、(A)は断面模式図、(B)は平面模式図であり、(A)は(B)のL9−L9断面模式図である。
図16は第3の実施の形態に係る基板準備工程の一例の説明図である。尚、図16において、(A)は断面模式図、(B)は平面模式図であり、(A)は(B)のL10−L10断面模式図である。
半導体素子12の実装後、半導体素子12に設けた接合層16aの上に、凹部15a、接続部15b、及び凹部15aに連通する開口部15cを設けた熱伝導材15を配置し、その熱伝導材15の上に、接合層16bを設けた平板状の放熱体17を配置する。
図20は第3の実施の形態に係るアンダーフィル樹脂充填工程の一例の説明図である。尚、図20において、(A)は断面模式図、(B)は平面模式図であり、(A)は(B)のL13−L13断面模式図である。
基板11とそれに実装された半導体素子12の間の空間にアンダーフィル樹脂14を充填する際には、アンダーフィル樹脂14が半導体素子12の実装領域外へ濡れ広がってしまう場合がある。このようなアンダーフィル樹脂14の濡れ広がりは、アンダーフィル樹脂14の粘度、供給量、基板11との濡れ性等によって生じ得る。アンダーフィル樹脂14が濡れ広がる結果、図21(A)に示したように、アンダーフィル樹脂14で接続パッド11bが覆われてしまったり、アンダーフィル樹脂14が基板11の側面等にまで流出してしまったりすることが起こり得る。
図22は第4の実施の形態に係る半導体装置の一例を示す図である。
図22には、放熱体17に熱伝導材15を成形する成形型(凹部)17bを設けておき、半導体装置10Dの組み立て時に、平板状の熱伝導材15を成形しながら接続パッド11b等に接続する方法、及びそれによって得られる半導体装置10Dを示す。
このような方法を用いることにより、半導体装置10Dの組み立て前に熱伝導材15を半導体素子12の外形サイズやその実装高さに基づいた形状で準備しておくことが不要になり、熱伝導材15のコスト(加工コスト)を抑えることが可能になる。
図23には、半導体素子12及び電子部品20が実装された基板11、平板状の熱伝導材15、並びに成形型17bを設けた放熱体17を用いて、熱伝導材15の成形及び接続を行う方法、及びそれによって得られる半導体装置10D1を示す。
尚、放熱体17の押圧時に、その下面と電子部品20との接触を回避するように、接着剤18の厚みを調整してもよい。また、放熱体17と電子部品20との接触を回避するように、放熱体17の下面の形状を変更することも可能である。
この図24に示す半導体装置10D2のように、放熱体17の、電子部品20との対向位置に、更に凹部17cを設けておき、放熱体17を押圧して基板11に接着したときに、放熱体17と電子部品20との間に一定の空間が確保されるようにしてもよい。これにより、放熱体17と電子部品20との接触を回避することが可能になる。また、このような凹部17cを設けることで、半導体素子12と共に基板11に実装することのできる電子部品20の形態(実装高さ、種類等)の自由度を高めることが可能になる。
ここでは、凹部17aを設けた放熱体17と、半導体素子12及び電子部品20が実装された基板11の間に、平板状の熱伝導材15を配置し、放熱体17を基板11側に押圧する場合を想定する。この場合、加熱を行いながら放熱体17を押圧すると、図25に示したように、押圧によって放熱体17と半導体素子12の間から押し出された熱伝導材15が、半導体素子12の周辺に実装されている電子部品20の方まで広がってしまうことが起こり得る。
図26は別形態の半導体装置の説明図である。
図27は第5の実施の形態に係る半導体装置の一例を示す図である。
上記第1,第2の実施の形態においては、基板11とそれに実装された半導体素子12の間にアンダーフィル樹脂14を充填するようにしたが、このようなアンダーフィル樹脂14は、必ずしも設けることを要しない。図27(A),(B)に示す半導体装置10A1,10B1のように、アンダーフィル樹脂14を設けずに、半導体素子12を熱伝導材15で被覆し、熱伝導材15を介して半導体素子12と放熱体17を熱的に接続してもよい。
尚、ここでは上記第1,第2の実施の形態で述べた半導体装置10A,10Bのアンダーフィル樹脂14を省略した構造を有する半導体装置10A1,10B1を例示した。このほか、上記第4の実施の形態で述べた半導体装置10D,10D1,10D2においても同様に、アンダーフィル樹脂14を省略した構造を採用することが可能である。
図28は第6の実施の形態に係る半導体装置の一例を示す図である。
上記第4の実施の形態においては、成形型17bを設けた放熱体17を用い、平板状の熱伝導材15を成形しながら、熱伝導材15の接合層16a,16b及び接続パッド11bとの接続、熱伝導材15による半導体素子12の被覆を行う場合を例示した。このほか、平板状の熱伝導材15に替えて、図28に示すようなペースト状の熱伝導材15を用いることもできる。
このような方法を用いることにより、上記第4の実施の形態で述べたのと同様の効果が得られる。更に、ペースト状の熱伝導材15を用いることにより、平板状(ペレット状)の熱伝導材15,150を用いる場合に比べて、材料コスト、加工コストを低減することが可能になる。
図29に示すように、半導体素子12の背面(バンプ13が搭載される側の反対側の面)には、凹凸12bが存在し得る。このような凹凸12bは、例えば、半導体素子12の形成時に行われる、その半導体基板のバックグラインドによって形成される。凹凸12bが形成されている面上に接合層16aを形成するとしても、半導体素子12の背面側に凹凸16aaが残り得る。また、半導体素子12の側端部のアンダーフィル樹脂14には、フィレット部14aが形成され、アンダーフィル樹脂14の供給量によって、高いフィレット部14aa、或いは低いフィレット部14abが形成され得る。
この場合において、放熱体17の押圧途中では、図30(A)に示したように、接合層16aの凹凸16aaと熱伝導材15との間、半導体素子12の側面と熱伝導材15との間、アンダーフィル樹脂14と熱伝導材15との間に、空隙40が生じ得る。しかし、放熱体17を更に押圧することで、図30(B)に示したように、熱伝導材15が、接合層16aの凹凸16aaの表面、半導体素子12の側面、アンダーフィル樹脂14のフィレット部14aの表面に追従して変形するようになる。それにより、熱伝導材15を、接合層16a、半導体素子12、アンダーフィル樹脂14の各表面に密着させることができる。
(付記1) 基板と、
前記基板に配設された電極部と、
前記基板の上方に配設された半導体素子と、
前記半導体素子を被覆し且つ前記電極部に接続された、はんだ材料からなる熱伝導材と、
前記熱伝導材の上方に配設された放熱体と、
を含むことを特徴とする半導体装置。
(付記3) 前記電極部は、前記基板のグランド電位とされる電極部であることを特徴とする付記1又は2に記載の半導体装置。
(付記5) 前記基板と前記半導体素子の間に配設された樹脂層を含むことを特徴とする付記1乃至4のいずれかに記載の半導体装置。
前記熱伝導材は、前記樹脂層に通じる開口部を有することを特徴とする付記1乃至4のいずれかに記載の半導体装置。
前記熱伝導材は、前記凹部の内面に沿って配設されることを特徴とする付記1乃至5のいずれかに記載の半導体装置。
前記熱伝導材の上面と放熱体の間に配設された第2接合層と、
を含むことを特徴とする付記1乃至7のいずれかに記載の半導体装置。
前記半導体素子の上方に、はんだ材料からなる熱伝導材を介して、放熱体を配設する工程と、
前記放熱体を押圧し、前記半導体素子を前記熱伝導材で被覆すると共に、前記熱伝導材を前記電極部に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
(付記12) 前記放熱体を配設する工程においては、前記半導体素子の上方に、開口部を有する前記熱伝導材を介して、前記放熱体を配設し、
前記放熱体を押圧する工程後に、前記開口部から樹脂を供給する工程を更に含む、
ことを特徴とする付記9乃至11のいずれかに記載の半導体装置の製造方法。
前記放熱体を押圧する工程においては、前記凹部によって前記熱伝導材を成形し、前記半導体素子を前記熱伝導材で被覆すると共に、前記熱伝導材を前記電極部に接続する、
ことを特徴とする付記9乃至11のいずれかに記載の半導体装置の製造方法。
11 基板
11a 基板電極パッド
11b 接続パッド
11c 内部配線
11d ビア
11e ボールパッド
11f 絶縁部
12 半導体素子
12a チップ電極パッド
12b,16aa 凹凸
13 バンプ
14 アンダーフィル樹脂
14a,14aa,14ab フィレット部
15,150 熱伝導材
15a,17a,17c 凹部
15b 接続部
15c 開口部
16a,16b 接合層
17 放熱体
17b 成形型
18 接着剤
19 はんだボール
20 電子部品
30 樹脂
40,41 空隙
50 ニードル
Claims (7)
- 基板と、
前記基板に配設され、グランド電位とされる電極部と、
前記基板の上方に配設された半導体素子と、
前記半導体素子を被覆し且つ前記電極部に接続された、はんだ材料を含む熱伝導材と、
前記熱伝導材の上方に配設された放熱体と、
を含み、
前記電極部は、平面視で前記半導体素子を囲むことを特徴とする半導体装置。 - 前記基板と前記半導体素子の間に配設された樹脂層を含み、
前記熱伝導材は、前記樹脂層に通じる開口部を有することを特徴とする請求項1に記載の半導体装置。 - 前記放熱体は、前記半導体素子及び前記熱伝導材を収容する凹部を有し、
前記熱伝導材は、前記凹部の内面に沿って配設されることを特徴とする請求項1に記載の半導体装置。 - 前記はんだ材料は、インジウム及び銀を含むことを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
- グランド電位とされる電極部が配設された基板の上方に、前記電極部で囲まれる位置に半導体素子を配設する工程と、
前記半導体素子の上方に、はんだ材料を含む熱伝導材を介して、放熱体を配設する工程と、
前記放熱体を押圧し、前記半導体素子を前記熱伝導材で被覆すると共に、前記熱伝導材を前記電極部に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記放熱体を配設する工程においては、前記半導体素子の上方に、開口部を有する前記熱伝導材を介して、前記放熱体を配設し、
前記放熱体を押圧する工程後に、前記開口部から樹脂を供給する工程を更に含む、
ことを特徴とする請求項5に記載の半導体装置の製造方法。 - 前記放熱体を配設する工程においては、前記半導体素子側に凹部を有する前記放熱体を配設し、
前記放熱体を押圧する工程においては、前記凹部によって前記熱伝導材を成形し、前記半導体素子を前記熱伝導材で被覆すると共に、前記熱伝導材を前記電極部に接続する、
ことを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068176A JP5799541B2 (ja) | 2011-03-25 | 2011-03-25 | 半導体装置及びその製造方法 |
US13/358,660 US8853851B2 (en) | 2011-03-25 | 2012-01-26 | Semiconductor device and method of manufacturing the same |
CN201210033157.5A CN102693963B (zh) | 2011-03-25 | 2012-02-13 | 半导体器件及其制造方法 |
US14/475,897 US8962394B2 (en) | 2011-03-25 | 2014-09-03 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068176A JP5799541B2 (ja) | 2011-03-25 | 2011-03-25 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204632A JP2012204632A (ja) | 2012-10-22 |
JP5799541B2 true JP5799541B2 (ja) | 2015-10-28 |
Family
ID=46859320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011068176A Active JP5799541B2 (ja) | 2011-03-25 | 2011-03-25 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8853851B2 (ja) |
JP (1) | JP5799541B2 (ja) |
CN (1) | CN102693963B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102047404B (zh) * | 2008-12-16 | 2013-07-10 | 松下电器产业株式会社 | 半导体装置和倒装芯片安装方法及倒装芯片安装装置 |
KR101089956B1 (ko) * | 2009-10-28 | 2011-12-05 | 삼성전기주식회사 | 플립칩 패키지 및 그의 제조방법 |
US8617927B1 (en) * | 2011-11-29 | 2013-12-31 | Hrl Laboratories, Llc | Method of mounting electronic chips |
KR101989516B1 (ko) * | 2012-09-24 | 2019-06-14 | 삼성전자주식회사 | 반도체 패키지 |
KR20140066518A (ko) * | 2012-11-23 | 2014-06-02 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP6299066B2 (ja) * | 2013-02-06 | 2018-03-28 | 株式会社ソシオネクスト | 半導体装置および半導体装置の製造方法 |
CN104303289B (zh) | 2013-05-13 | 2017-10-24 | 新电元工业株式会社 | 电子模块及其制造方法 |
US10079160B1 (en) | 2013-06-21 | 2018-09-18 | Hrl Laboratories, Llc | Surface mount package for semiconductor devices with embedded heat spreaders |
JP2015080059A (ja) * | 2013-10-16 | 2015-04-23 | 株式会社リコー | 熱伝導部品、熱伝導構造体、電子部品モジュール、電子機器 |
CN103762203B (zh) * | 2014-01-09 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 基于刚柔结合印刷电路板三维封装的散热结构及制作方法 |
JP6190732B2 (ja) * | 2014-01-30 | 2017-08-30 | 新光電気工業株式会社 | 放熱板及び半導体装置 |
WO2016088681A1 (ja) * | 2014-12-04 | 2016-06-09 | 株式会社村田製作所 | 電子部品及びその製造方法 |
US9831150B2 (en) | 2015-03-11 | 2017-11-28 | Toshiba Memory Corporation | Semiconductor device and electronic device |
US9385083B1 (en) | 2015-05-22 | 2016-07-05 | Hrl Laboratories, Llc | Wafer-level die to package and die to die interconnects suspended over integrated heat sinks |
US10607958B2 (en) * | 2015-08-28 | 2020-03-31 | Texas Instruments Incorporated | Flip chip backside die grounding techniques |
US10600753B2 (en) * | 2015-08-28 | 2020-03-24 | Texas Instruments Incorporated | Flip chip backside mechanical die grounding techniques |
CN113130722A (zh) * | 2015-09-25 | 2021-07-16 | 美题隆公司 | 利用通过焊接附着的磷光体元件的高光功率的光转换装置 |
US10026672B1 (en) | 2015-10-21 | 2018-07-17 | Hrl Laboratories, Llc | Recursive metal embedded chip assembly |
US10770368B2 (en) * | 2015-12-02 | 2020-09-08 | Novatek Microelectronics Corp. | Chip on film package and heat-dissipation structure for a chip package |
CN110060712A (zh) * | 2018-01-19 | 2019-07-26 | 创意电子股份有限公司 | 固态储存装置 |
CN108493176B (zh) * | 2018-03-27 | 2020-07-10 | 浙江中正智能科技有限公司 | 一种指纹识别芯片装置及其制造方法 |
US11626343B2 (en) * | 2018-10-30 | 2023-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with enhanced thermal dissipation and method for making the same |
CN111211059B (zh) * | 2018-11-22 | 2023-07-04 | 矽品精密工业股份有限公司 | 电子封装件及其制法与散热件 |
US10950562B1 (en) | 2018-11-30 | 2021-03-16 | Hrl Laboratories, Llc | Impedance-matched through-wafer transition using integrated heat-spreader technology |
US11239134B2 (en) * | 2020-01-17 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of fabricating the same |
US11342277B2 (en) * | 2020-06-10 | 2022-05-24 | Micron Technology, Inc. | Semiconductor device assemblies with conductive underfill dams for grounding EMI shields and methods for making the same |
JP2022002237A (ja) * | 2020-06-19 | 2022-01-06 | 日本電気株式会社 | 量子デバイス及びその製造方法 |
JPWO2022239620A1 (ja) * | 2021-05-13 | 2022-11-17 | ||
WO2024018798A1 (ja) * | 2022-07-22 | 2024-01-25 | ローム株式会社 | 半導体装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382144A (ja) * | 1989-08-25 | 1991-04-08 | Hitachi Ltd | 半導体装置の封止構造 |
JPH0432251A (ja) * | 1990-05-29 | 1992-02-04 | Hitachi Ltd | 半導体パッケージ及びその製造方法 |
JPH08279533A (ja) * | 1995-04-10 | 1996-10-22 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体素子搭載用フィルム |
JPH08279576A (ja) * | 1995-04-07 | 1996-10-22 | Shinko Electric Ind Co Ltd | 半導体素子の実装構造体及び半導体素子の実装方法 |
TW418511B (en) * | 1998-10-12 | 2001-01-11 | Siliconware Precision Industries Co Ltd | Packaged device of exposed heat sink |
JP3459891B2 (ja) * | 1999-11-26 | 2003-10-27 | 埼玉日本電気株式会社 | Icパッケージの補強構造および方法 |
JP2002158317A (ja) | 2000-11-20 | 2002-05-31 | Matsushita Electric Ind Co Ltd | 低ノイズ放熱icパッケージ及び回路基板 |
CN1180462C (zh) * | 2002-04-02 | 2004-12-15 | 威盛电子股份有限公司 | 集成电路结构表面涂覆金属的方法 |
DE10329329B4 (de) | 2003-06-30 | 2005-08-18 | Siemens Ag | Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung |
JP2005026373A (ja) | 2003-06-30 | 2005-01-27 | Tdk Corp | 放熱構造を備えた電子部品 |
CN1953646A (zh) | 2005-10-18 | 2007-04-25 | 鸿富锦精密工业(深圳)有限公司 | 能防电磁干扰的散热装置 |
JP4910439B2 (ja) * | 2006-03-23 | 2012-04-04 | 富士通セミコンダクター株式会社 | 半導体装置 |
US20090091021A1 (en) | 2007-10-03 | 2009-04-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2009105366A (ja) | 2007-10-03 | 2009-05-14 | Panasonic Corp | 半導体装置及び半導体装置の製造方法ならびに半導体装置の実装体 |
US20100052156A1 (en) * | 2008-08-27 | 2010-03-04 | Advanced Semiconductor Engineering, Inc. | Chip scale package structure and fabrication method thereof |
US8304291B2 (en) * | 2009-06-29 | 2012-11-06 | Advanced Micro Devices, Inc. | Semiconductor chip thermal interface structures |
-
2011
- 2011-03-25 JP JP2011068176A patent/JP5799541B2/ja active Active
-
2012
- 2012-01-26 US US13/358,660 patent/US8853851B2/en active Active
- 2012-02-13 CN CN201210033157.5A patent/CN102693963B/zh active Active
-
2014
- 2014-09-03 US US14/475,897 patent/US8962394B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140370660A1 (en) | 2014-12-18 |
US20120241942A1 (en) | 2012-09-27 |
US8853851B2 (en) | 2014-10-07 |
CN102693963A (zh) | 2012-09-26 |
US8962394B2 (en) | 2015-02-24 |
CN102693963B (zh) | 2016-03-30 |
JP2012204632A (ja) | 2012-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5799541B2 (ja) | 半導体装置及びその製造方法 | |
JP6299066B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI628750B (zh) | 功率覆蓋結構及其製造方法 | |
JP6569375B2 (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
US8390106B2 (en) | Circuit board with built-in semiconductor chip and method of manufacturing the same | |
US20110244636A1 (en) | Manufacturing method of semiconductor chip-embedded wiring substrate | |
JP2013115083A (ja) | 半導体装置及びその製造方法 | |
KR100442695B1 (ko) | 열 방출판이 부착된 플립칩 패키지 제조 방법 | |
TW201448137A (zh) | 功率覆蓋結構及其製造方法 | |
KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
JP2011222553A (ja) | 半導体チップ内蔵配線基板及びその製造方法 | |
US20100207279A1 (en) | Semiconductor package with ribbon with metal layers | |
JP2012204631A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP5459108B2 (ja) | 部品内蔵配線基板 | |
JP5958136B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016029677A (ja) | 半導体装置及びその製造方法 | |
JP5799565B2 (ja) | 半導体装置及びその製造方法 | |
CN221102064U (zh) | 封装结构 | |
TWI529881B (zh) | The structure and method of composite carrier board for chip - scale wafer - level package | |
JP3906130B2 (ja) | 半導体装置の製造方法 | |
JP7348485B2 (ja) | パッケージ基板、電子機器及びパッケージ基板の製造方法 | |
JP7473156B2 (ja) | 半導体パッケージ | |
US20220344234A1 (en) | Semiconductor device package and method for manufacturing the same | |
JP2012134254A (ja) | フリップチップ実装構造およびその製造方法 | |
JP2022081872A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150205 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5799541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |