KR20140057982A - 반도체 패키지 및 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20140057982A
KR20140057982A KR1020120124401A KR20120124401A KR20140057982A KR 20140057982 A KR20140057982 A KR 20140057982A KR 1020120124401 A KR1020120124401 A KR 1020120124401A KR 20120124401 A KR20120124401 A KR 20120124401A KR 20140057982 A KR20140057982 A KR 20140057982A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
mounting substrate
molding member
semiconductor package
semiconductor
Prior art date
Application number
KR1020120124401A
Other languages
English (en)
Inventor
박수정
이희석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120124401A priority Critical patent/KR20140057982A/ko
Priority to US13/947,417 priority patent/US20140124906A1/en
Publication of KR20140057982A publication Critical patent/KR20140057982A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지는 칩-실장 영역 및 주변 영역을 갖는 실장 기판, 상기 실장 기판의 상기 칩-실장 영역 상에 실장되는 제1 반도체 칩, 상기 실장 기판 상에서 상기 제1 반도체 칩의 적어도 일부를 커버하는 제1 몰딩 부재, 상기 제1 몰딩 부재의 적어도 일부를 관통하며 상기 제1 몰딩 부재로부터 돌출 형성되고 상기 실장 기판의 상기 주변 영역 상에 형성된 다수개의 접지용_연결 패드들과 전기적으로 각각 연결되는 다수개의 제1 도전성 연결 부재들, 및 상기 제1 반도체 칩을 커버하도록 상기 제1 몰딩 부재의 상부에 배치되며 상기 제1 도전성 연결 부재들 상에서 지지되어 상기 제1 몰딩 부재로부터 이격되는 전자기 차폐 부재를 포함한다.

Description

반도체 패키지 및 반도체 패키지의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지 및 반도체 패키지의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 칩을 포함하는 반도체 패키지 및 상기 반도체 패키지의 제조 방법에 관한 것이다.
반도체 패키지로부터 방출되는 전자파는 인접하는 반도체 소자에 간섭을 일으켜 노이즈를 생성하고 오작동을 유발할 수 있다. 이에, 상기 전자파 방출을 막기 위해 전자기 차폐 부재를 포함할 수 있다.
하지만, 종래의 전자기 차폐 부재로 반도체 패키지의 적어도 일면을 커버하는 방열 플레이트가 사용되므로, 최종 반도체 패키지의 두께를 증가시키고 전자기 차폐 성능이 저하되는 문제점이 있다.
본 발명의 일 목적은 얇은 두께를 갖고 휨 현상을 방지할 수 있는 전자기 차폐 구조를 갖는 반도체 패키지를 제공하는 데 있다.
본 발명의 다른 목적은 상술한 반도체 패키지를 제조하기 위한 방법을 제공하는 데 있다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 반도체 패키지는 칩-실장 영역 및 주변 영역을 갖는 실장 기판, 상기 실장 기판의 상기 칩-실장 영역 상에 실장되는 제1 반도체 칩, 상기 실장 기판 상에서 상기 제1 반도체 칩의 적어도 일부를 커버하는 제1 몰딩 부재, 상기 제1 몰딩 부재의 적어도 일부를 관통하며 상기 제1 몰딩 부재로부터 돌출 형성되고 상기 실장 기판의 상기 주변 영역 상에 형성된 다수개의 접지용_연결 패드들과 전기적으로 각각 연결되는 다수개의 제1 도전성 연결 부재들, 및 상기 제1 반도체 칩을 커버하도록 상기 제1 몰딩 부재의 상부에 배치되며 상기 제1 도전성 연결 부재들 상에서 지지되어 상기 제1 몰딩 부재로부터 이격되는 전자기 차폐 부재를 포함한다.
예시적인 실시예들에 있어서, 상기 제1 몰딩 부재는 상기 제1 반도체 칩의 상부면을 노출시킬 수 있다. 상기 전자기 차폐 부재는 열전도성 접착층에 의해 상기 제1 반도체 칩의 노출된 상부면에 부착될 수 있다. 상기 열전도성 접착층은 열계면물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 반도체 칩은 상기 실장 기판과 다수개의 범프들에 의해 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 도전성 연결 부재는 솔더 볼을 포함하고, 상기 솔더 볼은 상기 접지용_연결 패드 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 도전성 연결 부재는 도전성 물질을 포함하고, 상기 제1 몰딩 부재에는 상기 접지용_연결 패드를 노출시키는 관통홀이 형성되며 상기 도전성 물질은 상기 관통홀에 충진될 수 있다.
예시적인 실시예들에 있어서, 상기 전자기 차폐 부재는 흑연 필름 또는 구리 필름을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 전자기 차폐 부재는 상기 실장 기판의 외측면의 적어도 일부를 커버할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 패키지는 제2 반도체 칩이 실장된 제2 패키지를 더 포함하고, 상기 제1 반도체 칩을 갖는 상기 제1 패키지는 상기 제2 패키지 상에 적층되고, 상기 제1 패키지의 실장 기판은 재배선 기판일 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법에서, 칩-실장 영역 및 주변 영역을 갖는 실장 기판을 마련한다. 상기 실장 기판의 상기 칩-실장 영역 상에 제1 반도체 칩을 배치시킨다. 상기 실장 기판 상에서 상기 제1 반도체 칩의 적어도 일부를 커버하고, 적어도 일부를 관통하여 돌출 형성되며 상기 실장 기판의 상기 주변 영역 상에 형성된 다수개의 접지용_연결 패드들과 전기적으로 각각 연결된 제1 도전성 연결 부재들이 구비된 제1 몰딩 부재를 형성한다. 상기 제1 반도체 칩을 커버하도록 상기 제1 몰딩 부재의 상부에 전자기 차폐 부재를 상기 제1 도전성 연결 부재들 상에서 지지되도록 배치시켜 상기 전자기 차폐 부재가 상기 제1 몰딩 부재로부터 이격시킨다.
예시적인 실시예들에 있어서, 상기 제1 몰딩 부재를 형성하는 단계는 상기 실장 기판의 상기 주변 영역 상에 형성된 상기 접지용_연결 패드 상에 솔더 볼을 배치시키는 단계, 및 상기 실장 기판 상에 상기 제1 반도체 칩의 적어도 일부를 커버하며 상기 솔더 볼의 일단부를 노출시키는 상기 제1 몰딩 부재를 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 몰딩 부재를 형성하는 단계는 상기 실장 기판 상에 상기 제1 반도체 칩의 적어도 일부를 커버하는 제1 예비 몰딩 부재를 형성하는 단계, 상기 제1 예비 몰딩 부재에 상기 실장 기판의 상기 주변 영역 상에 형성된 상기 접지용_연결 패드를 노출시키는 관통홀을 형성하는 단계, 및 상기 관통홀에 도전성 물질을 충진시키는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 몰딩 부재는 상기 제1 반도체 칩의 상부면을 노출시키도록 형성될 수 있다. 상기 전자기 차폐 부재는 열전도성 접착층에 의해 상기 제1 반도체 칩의 노출된 상부면에 부착될 수 있다.
본 발명의 실시예들에 따른 반도체 패키지는 반도체 칩을 커버하는 전자기 차폐 부재를 포함한다. 몰딩 부재는 실장 기판 상에 형성되어 상기 반도체 칩의 상부면을 노출시키고, 상기 전자기 차폐 부재는 상기 몰딩 부재로부터 돌출된 도전성 연결 부재들과 접촉 지지되어 제1 몰딩 부재로부터 이격될 수 있다.
이에 따라, 반도체 패키지의 두께를 감소시키고, 전자기 차폐 성능 및 열방출 성능을 향상시킬 수 있다. 또한, 상기 몰딩 부재 상에 이격 배치되는 전자기 차폐 부재가 얇은 두께의 반도체 패키지의 휨을 방지할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 2 내지 도 6은 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 도면들이다.
도 7은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 8 내지 도 11은 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다.
도 12는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 13은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 14는 도 13의 반도체 패키지의 전자기 차폐 부재를 나타내는 평면도이다.
도 15는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 16 내지 도 18은 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다.
도 19는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 20 내지 도 22는 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다.
도 23은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 24 및 도 25는 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다.
도 26은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 27은 도 26의 몰딩 부재와 전자기 차폐 부재 사이에 개재되는 접착층들을 나타내는 평면도이다.
도 28은 일 실시예에 따른 제2 접착층을 나타내는 평면도이다.
도 29는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 30은 본 발명의 다른 실시예를 도시한 것이다.
도 31은 또 다른 실시예를 도시한 것이다.
도 32는 또 다른 실시예를 도시한 것이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 1을 참조하면, 반도체 패키지(100)는 실장 기판(110), 실장 기판(110) 상에 실장되는 제1 반도체 칩(200), 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 몰딩 부재(300), 제1 반도체 칩(200)의 외측 영역에서 제1 몰딩 부재(300)의 적어도 일부를 관통하는 제1 도전성 연결 부재(220), 및 제1 반도체 칩(200)을 커버하는 전자기 차폐(Electromagnetic Interference Shield: EMI shield) 부재(400)를 포함할 수 있다.
예시적인 실시예들에 있어서, 실장 기판(110)은 서로 마주보는 상부면(112)과 하부면(114)을 갖는 기판일 수 있다. 예를 들면, 실장 기판(110)은 인쇄회로기판(PCB)일 수 있다. 상기 인쇄회로기판은 내부에 비아와 다양한 회로들을 갖는 다층 회로 보드일 수 있다.
실장 기판(110)은 칩-실장 영역 및 주변 영역을 가질 수 있다. 제1 반도체 칩(200)은 실장 기판(110)의 상부면(112) 상에 실장될 수 있다. 제1 반도체 칩(200)은 실장 기판(110)의 칩-실장 영역 상에 배치될 수 있다.
실장 기판(110)의 상부면(112) 상에는 제1 반도체 칩(200)과의 전기적 연결을 위한 제1 본딩 패드들(122)이 형성될 수 있다. 제1 반도체 칩(200)과의 전기적 연결을 위한 제1 본딩 패드들(122)은 상기 칩-실장 영역의 내부에 배열될 수 있다.
실장 기판(110)의 상부면(112) 상에는 전자기 차폐 부재(400)와의 전기적 연결을 위한 제1 접지용_연결 패드들(120)이 형성될 수 있다. 제1 접지용_연결 패드들(120)은 상기 칩-실장 영역 외부에 있는 상기 주변 영역에 배열될 수 있다.
실장 기판(110)의 하부면(114) 상에는 상기 반도체 칩으로/으로부터의 전기 신호를 제공하기 위한 외부 접속 패드들(130)이 형성될 수 있다.
예를 들면, 제1 본딩 패드들(122), 제1 접지용_연결 패드들(120) 및 외부 접속 패드들(130)은 실장 기판(110)의 상부면(112) 및 하부면(114) 상의 절연막 패턴들(116, 118)에 의해 노출될 수 있다. 상기 절연막 패턴은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산질화막을 포함할 수 있다.
상기 제1 본딩 패드들 및 상기 제1 접지용_연결 패드들은 실장 기판(110)의 내부 배선에 의해 실장 기판(110)의 하부면 상의 외부 접속 패드(130)에 전기적으로 연결될 수 있다.
실장 기판(110)의 외부 접속 패드(130) 상에는 외부 장치와의 전기적 연결을 위하여 외부 연결 부재(140)가 배치될 수 있다. 예를 들면, 외부 연결 부재(140)는 솔더 볼일 수 있다.
예시적인 실시예들에 있어서, 제1 반도체 칩(200)은 실장 기판(110) 상에, 활성면이 실장 기판(110)을 향하도록 실장될 수 있다. 예를 들면, 제1 반도체 칩(200)은 실장 기판(110) 상에 플립 칩 본딩 방식으로 실장될 수 있다. 제1 반도체 칩(200)은 범프들(210)을 매개로 하여 실장 기판(110)과 전기적으로 연결될 수 있다.
구체적으로, 다수개의 솔더 범프들(210)은 다수개의 제1 본딩 패드들(122) 상에 각각 배치되어 제1 반도체 칩(200)과 실장 기판(110)의 접합은 솔더 범프들(210)에 의해 이루어질 수 있다. 제1 반도체 칩(200)이 실장 기판(110)에 접합되면, 제1 반도체 칩(200)과 실장 기판(110) 사이에는 접착제가 언더필(underfill)될 수 있다. 상기 접착제는 에폭시 물질을 포함하여 제1 반도체 칩(200)과 실장 기판(110) 사이의 틈을 보강할 수 있다.
일 실시예에 있어서, 제1 도전성 연결 부재(220)가 실장 기판(110)의 주변 영역 상에 형성된 제1 접지용_연결 패드(120) 상에 배치될 수 있다. 예를 들면, 제1 도전성 연결 부재(220)는 솔더 볼일 수 있다.
제1 몰딩 부재(300)는 실장 기판(110)의 상부면 상에 형성되어 제1 반도체 칩(200)의 적어도 일부를 커버하여 제1 반도체 칩(200)을 외부로부터 보호할 수 있다.
예시적인 실시예들에 있어서, 제1 몰딩 부재(300)는 제1 반도체 칩(200)의 상부면을 노출하도록 형성될 수 있다. 제1 몰딩 부재(300)는 제1 도전성 연결 부재(220)의 일단부를 노출하도록 형성될 수 있다. 따라서, 상기 솔더 볼의 일단부는 제1 몰딩 부재(300)의 상부면으로부터 돌출될 수 있다. 제1 반도체 칩(200)의 측면들은 제1 몰딩 부재(300)에 의해 커버될 수 있다. 예를 들면, 제1 몰딩 부재(300)는 0.18mm 이하의 두께를 가질 수 있다.
예시적인 실시예들에 있어서, 전자기 차폐 부재(400)는 제1 반도체 칩(200)을 커버하도록 제1 몰딩 부재(300) 상에 배치될 수 있다. 전자기 차폐 부재(400)는 제1 도전성 연결 부재들(220) 상에 지지되어 제1 몰딩 부재(300)와 기 설정된 거리만큼 이격될 수 있다. 따라서, 전자기 차폐 부재(400)와 제1 몰딩 부재(300) 사이에 이격 공간(S)이 형성될 수 있다.
전자기 차폐 부재(400)는 열전도성 접착층(410)에 의해 제1 반도체 칩(200)의 노출된 상부면에 부착될 수 있다. 예를 들면, 전자기 차폐 부재(400)는 흑연 필름 또는 구리 필름을 포함할 수 있다. 전자기 차폐 부재(400)는 0.1mm 이하의 두께를 가질 수 있다.
열전도성 접착층(410)은 제1 반도체 칩(200)의 노출된 상부면 상에 부착되어 제1 반도체 칩(200)의 열을 전자기 차폐 부재(400)로 전도하는 기능을 갖는 열계면물질(Thermal Interface Material, TIM)을 포함할 수 있다. 상기 열계면물질은 에폭시 접착제를 포함할 수 있다.
전자기 차폐 부재(400)는 제1 몰딩 부재(300)로부터 돌출된 제1 도전성 연결 부재들(220)과 접촉 지지되어 제1 도전성 연결 부재들(220)과 전기적으로 연결되고 제1 몰딩 부재(300)와 기 설정된 거리만큼 이격될 수 있다.
제1 접지용_연결 패드(120)는 실장 기판(110)의 내부 배선에 의해 실장 기판(110)의 하부면 상의 접지용_외부 접속 패드(130)에 전기적으로 연결될 수 있다. 따라서, 전자기 차폐 부재(400)는 제1 도전성 연결 부재(220)를 통해 실장 기판(110)의 접지용_외부 접속 패드(130) 상에 배치된 외부 연결 부재(140)와 전기적으로 연결될 수 있다.
예시적인 실시예들에 따르면, 제1 몰딩 부재(300)는 실장 기판(110) 상에 형성되어 제1 반도체 칩(200)의 상부면을 노출시키고, 전자기 차폐 부재(400)는 제1 몰딩 부재(300)로부터 돌출된 제1 도전성 연결 부재들(220)과 접촉 지지되어 제1 몰딩 부재(300)와 기 설정된 거리만큼 이격될 수 있다.
이에 따라, 반도체 패키지(100)의 두께를 감소시키고, 전자기 차폐 성능 및 열방출 성능을 향상시킬 수 있다. 또한, 얇은 두께의 반도체 패키지(100)의 제1 몰딩 부재(300) 상에 전자기 차폐 부재(400)가 제1 몰딩 부재(300)와 이격되도록 배치되어 반도체 패키지(100)의 휨을 방지할 수 있다.
이하에서는, 도 1의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 2, 도 4 내지 도 6은 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다. 도 3은 도 2의 평면도이다. 상기 반도체 패키지의 제조 방법은 도 1에 도시된 반도체 패키지를 제조하는 데 사용될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 2 및 도 3을 참조하면, 칩-실장 영역 및 주변 영역을 갖는 실장 기판(110)을 마련한 후, 실장 기판(110) 상에 제1 반도체 칩(200)을 부착시킨다.
예시적인 실시예들에 있어서, 실장 기판(110)은 마주보는 상부면(112)과 하부면(114)을 갖는 인쇄회로기판일 수 있다. 상기 인쇄회로기판은 내부에 비아와 다양한 회로들을 갖는 다층 회로 보드일 수 있다.
실장 기판(110)은 칩-실장 영역 및 주변 영역을 가질 수 있다. 제1 반도체 칩(200)은 실장 기판(110)의 상부면(112) 상에 실장될 수 있다. 제1 반도체 칩(200)은 실장 기판(110)의 칩-실장 영역 상에 배치될 수 있다.
실장 기판(110)의 상부면(112) 상에는 다수개의 제1 접지용_연결 패드(120) 및 다수개의 제1 본딩 패드들(122)이 형성되고, 실장 기판(110)의 하부면(114) 상에는 다수개의 외부 접속 패드들(130)이 형성될 수 있다.
예시적인 실시예들에 있어서, 다수개의 제1 접지용_연결 패드들(120)이 상기 주변 영역에 배열될 수 있고, 다수개의 제1 본딩 패드들(122)은 상기 칩-실장 영역 내에 배열될 수 있다.
제1 접지용_연결 패드(120), 제1 본딩 패드들(122) 및 외부 접속 패드들(130)은 절연막 패턴들(116, 118)에 의해 노출될 수 있다. 상기 절연막 패턴은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산질화막을 포함할 수 있다.
상기 제1 접지용_연결 패드들 및 상기 제1 본딩 패드들은 실장 기판(110)의 내부 배선에 의해 실장 기판(110)의 하부면 상의 외부 접속 패드(130)에 전기적으로 연결될 수 있다.
예시적인 실시예들에 있어서, 제1 반도체 칩(200)은 실장 기판(110) 상에 플립 칩 본딩(flip chip bonding) 방식으로 실장될 수 있다. 제1 반도체 칩(200)은 실장 기판(110) 상에, 활성면이 실장 기판(110)을 향하도록 실장될 수 있다. 제1 반도체 칩(200)은 범프들(210)을 매개로 하여 실장 기판(110)과 전기적으로 연결될 수 있다.
구체적으로, 다수개의 솔더 범프들(210)은 다수개의 제1 본딩 패드들(122) 상에 각각 배치되어 제1 반도체 칩(200)과 실장 기판(110)의 접합은 솔더 범프들(210)에 의해 이루어질 수 있다. 도면에 도시되지는 않았지만, 제1 반도체 칩(200)이 실장 기판(110)에 접합되면, 제1 반도체 칩(200)과 실장 기판(110) 사이에는 접착제가 언더필(underfill)될 수 있다. 상기 접착제는 에폭시 물질을 포함하여 제1 반도체 칩(200)과 실장 기판(110) 사이의 틈을 보강할 수 있다.
도 4 및 도 5를 참조하면, 실장 기판(110) 상에 제1 도전성 연결 부재(220)가 구비된 제1 몰딩 부재(300)를 형성한다.
일 실시예에 있어서, 실장 기판(110)의 상기 주변 영역 상에 제1 접지용_연결 패드(120) 상에 제1 도전성 연결 부재(220)를 배치시킬 수 있다. 예를 들면, 제1 도전성 연결 부재(220)는 솔더 볼일 수 있다.
제1 반도체 칩(200)은 실장 기판(110)으로부터 제1 높이(H1)를 가질 수 있다. 제1 도전성 연결 부재(220)는 실장 기판(110)으로부터 제1 높이(H1)보다 더 큰 제2 높이(H2)를 가질 수 있다.
이어서, 실장 기판(110)의 상부면 상에 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 몰딩 부재(300)를 형성할 수 있다. 제1 몰딩 부재(300)는 제1 반도체 칩(200)의 상부면(200a)을 노출하도록 형성될 수 있다. 제1 반도체 칩(200)의 측면들은 제1 몰딩 부재(300)에 의해 커버될 수 있다. 예를 들면, 상기 제1 몰딩 부재는 에폭시 몰딩 컴파운드(EMC)를 이용하여 형성할 수 있다.
제1 몰딩 부재(300)는 제1 도전성 연결 부재(220)의 일단부를 노출하도록 형성될 수 있다. 따라서, 상기 솔더 볼의 일단부는 제1 몰딩 부재(300)의 상부면으로부터 제3 높이(H3)만큼 돌출될 수 있다. 예를 들면, 제1 몰딩 부재(300)는 0.18mm 이하의 두께를 갖도록 형성될 수 있다.
도 6을 참조하면, 제1 반도체 칩(200)을 커버하는 전자기 차폐 부재(400)를 형성한다.
예시적인 실시예들에 있어서, 전자기 차폐 부재(400)는 제1 반도체 칩(200)을 커버하도록 제1 몰딩 부재(300) 상에 배치될 수 있다. 전자기 차폐 부재(400)는 제1 도전성 연결 부재들(220) 상에 지지되어 제1 몰딩 부재(300)와 기 설정된 거리만큼 이격될 수 있다. 따라서, 전자기 차폐 부재(400)와 제1 몰딩 부재(300) 사이에 이격 공간(S)이 형성될 수 있다.
전자기 차폐 부재(400)는 열전도성 접착층(410)에 의해 제1 반도체 칩(200)의 노출된 상부면에 부착될 수 있다. 예를 들면, 전자기 차폐 부재(400)는 흑연 필름 또는 구리 필름을 포함할 수 있다. 전자기 차폐 부재(400)는 0.1mm 이하의 두께를 가질 수 있다.
열전도성 접착층(410)은 제1 반도체 칩(200)의 노출된 상부면 상에 부착되어 제1 반도체 칩(200)의 열을 전자기 차폐 부재(400)로 전도하는 기능을 갖는 열계면물질을 포함할 수 있다. 상기 열계면물질은 에폭시 접착제를 포함할 수 있다.
전자기 차폐 부재(400)는 제1 몰딩 부재(300)로부터 돌출된 제1 도전성 연결 부재들(220)과 접촉 지지되어 제1 도전성 연결 부재들(220)과 전기적으로 연결되고 제1 몰딩 부재(300)와 기 설정된 거리만큼 이격될 수 있다.
제1 접지용_연결 패드(120)는 실장 기판(110)의 내부 배선에 의해 실장 기판(110)의 하부면 상의 접지용_외부 접속 패드(130)에 전기적으로 연결될 수 있다. 따라서, 전자기 차폐 부재(400)는 제1 도전성 연결 부재(220)를 통해 실장 기판(110)의 접지용_외부 접속 패드(130)와 전기적으로 연결될 수 있다.
이어서, 실장 기판(110)의 하부면 상의 외부 접속 패드(130) 상에 외부 연결 부재(140)를 형성하여 도 1의 반도체 패키지(100)를 완성할 수 있다. 예를 들면, 외부 연결 부재(140)는 솔더 볼일 수 있다.
도 7은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 상기 반도체 패키지는 제1 도전성 연결 부재를 제외하고는 도 1을 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 7을 참조하면, 반도체 패키지(101)는 실장 기판(110), 실장 기판(110) 상에 실장되는 제1 반도체 칩(200), 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 몰딩 부재(300), 제1 몰딩 부재(300)의 적어도 일부를 관통하며 제1 몰딩 부재(300)로부터 돌출 형성되고 실장 기판(110)의 주변 영역 상에 형성된 다수개의 제1 접지용_연결 패드들(120) 상에 형성된 다수개의 제1 도전성 연결 부재들(222), 및 제1 반도체 칩(200)의 상부에 배치되며 제1 도전성 연결 부재들(222) 상에 지지되어 제1 몰딩 부재(300)로부터 이격되는 전자기 차폐 부재(400)를 포함할 수 있다.
실장 기판(110)의 상부면(112) 상에는 전자기 차폐 부재(400)와의 전기적 연결을 위한 제1 접지용_연결 패드들(120)이 형성될 수 있다. 제1 접지용_연결 패드들(120)은 실장 기판(110)의 칩-실장 영역 외부에 있는 주변 영역에 배열될 수 있다.
실장 기판(110)의 상부면(112) 상에는 제1 반도체 칩(200)과의 전기적 연결을 위한 제1 본딩 패드들(122)이 형성될 수 있다. 제1 반도체 칩(200)과의 전기적 연결을 위한 제1 본딩 패드들(122)은 실장 기판(110)의 상기 칩-실장 영역의 내부에 배열될 수 있다.
제1 반도체 칩(200)은 실장 기판(110) 상에 플립 칩 본딩 방식으로 실장될 수 있다. 제1 반도체 칩(200)은 범프들(210)을 매개로 하여 실장 기판(110)과 전기적으로 연결될 수 있다. 도면에 도시되지는 않았지만, 제1 반도체 칩(200)과 실장 기판(110) 사이에는 접착제가 언더필(underfill)될 수 있다.
제1 몰딩 부재(300)는 실장 기판(110)의 상부면 상에 형성되어 제1 반도체 칩(200)의 적어도 일부를 커버하여 제1 반도체 칩(200)을 외부로부터 보호할 수 있다. 제1 몰딩 부재(300)는 제1 반도체 칩(200)의 상부면을 노출하도록 형성될 수 있다.
본 실시예에 있어서, 제1 몰딩 부재(300)는 실장 기판(110)의 상기 주변 영역 상에 형성된 제1 접지용_연결 패드(120)를 노출시키는 관통홀을 가질 수 있다. 상기 관통홀 내에는 제1 도전성 연결 부재(222)가 충진될 수 있다. 제1 도전성 연결 부재(222)는 상기 관통홀 내에 충진된 도전성 물질을 포함할 수 있다. 예를 들면, 상기 도전성 물질은 솔더 페이스트, 은(Ag) 에폭시 등을 포함할 수 있다.
제1 도전성 연결 부재(222)는 제1 몰딩 부재(300)의 상기 관통홀 내에 충진되어 제1 몰딩 부재(300)로부터 돌출될 수 있다. 전자기 차폐 부재(400)는 제1 도전성 연결 부재(222) 상에서 지지되어 제1 몰딩 부재(300)와 기 설정된 거리만큼 이격될 수 있다. 따라서, 전자기 차폐 부재(400)와 제1 몰딩 부재(300) 사이에 이격 공간(S)이 형성될 수 있다.
전자기 차폐 부재(400)는 열전도성 접착층(410)에 의해 제1 반도체 칩(200)의 노출된 상부면에 부착될 수 있다. 예를 들면, 전자기 차폐 부재(400)는 흑연 필름 또는 구리 필름을 포함할 수 있다. 전자기 차폐 부재(400)는 0.1mm 이하의 두께를 가질 수 있다.
열전도성 접착층(410)은 제1 반도체 칩(200)의 노출된 상부면 상에 부착되어 제1 반도체 칩(200)의 열을 전자기 차폐 부재(400)로 전도하는 기능을 갖는 열계면물질을 포함할 수 있다. 상기 열계면물질은 에폭시 접착제를 포함할 수 있다.
이에 따라, 반도체 패키지(101)의 두께를 감소시키고, 전자기 차폐 성능 및 열방출 성능을 향상시킬 수 있다. 또한, 얇은 두께의 반도체 패키지(101)의 제1 몰딩 부재(300) 상에 전자기 차폐 부재(400)가 제1 몰딩 부재(300)와 이격되도록 배치되어 반도체 패키지(101)의 휨을 방지할 수 있다.
이하에서는, 도 7의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 8 내지 도 11은 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다. 상기 반도체 패키지의 제조 방법은 도 8에 도시된 반도체 패키지를 제조하는 데 사용될 수 있으나, 반드시 이에 한정되는 것은 아니다. 한편, 상기 반도체 패키지의 제조 방법은 도 2 내지 도 6을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 포함하므로, 이에 대한 자세한 설명은 생략하기로 한다.
도 8을 참조하면, 도 2 및 도 4와 유사한 공정들을 수행하여 실장 기판(110) 상에 제1 반도체 칩(200)을 실장시킨다.
실장 기판(110)의 상부면(112) 상에는 다수개의 제1 접지용_연결 패드들(120) 및 다수개의 제1 본딩 패드들(122)이 형성되고, 실장 기판(110)의 하부면(114) 상에는 다수개의 외부 접속 패드들(130)이 형성될 수 있다. 제1 접지용_연결 패드들(120)이 실장 기판(110)의 주변 영역에 배열될 수 있고, 제1 본딩 패드들(122)은 실장 기판(110)의 칩-실장 영역 내에 배열될 수 있다.
제1 반도체 칩(200)은 실장 기판(110)의 칩-실장 영역 상에 부착될 수 있다. 제1 반도체 칩(200)은 범프들(210)을 매개로 하여 실장 기판(110)과 전기적으로 연결될 수 있다. 도면에 도시되지는 않았지만, 제1 반도체 칩(200)이 실장 기판(110)에 접합되면, 제1 반도체 칩(200)과 실장 기판(110) 사이에는 접착제가 언더필될 수 있다.
이어서, 실장 기판(110)의 상부면 상에 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 예비 몰딩 부재(300a)를 형성할 수 있다. 제1 예비 몰딩 부재(300a)는 제1 반도체 칩(200)의 상부면(200a)을 노출하도록 형성될 수 있다. 제1 반도체 칩(200)의 측면들은 제1 예비 몰딩 부재(300a)에 의해 커버될 수 있다. 따라서, 제1 예비 몰딩 부재(300a)는 실장 기판(110)의 주변 영역 상에 형성되어 접지용_연결 패드들(120)을 커버할 수 있다.
도 9 및 도 10을 참조하면, 실장 기판(110)의 주변 영역 상에 형성된 제1 접지용_연결 패드들(120)과 전기적으로 각각 연결된 다수개의 제1 도전성 연결 부재들(222)이 구비된 제1 몰딩 부재(300)를 형성한다.
구체적으로, 제1 예비 몰딩 부재(300a) 상에 마스크 패턴(310)을 형성한 후, 마스크 패턴(310)을 이용하여 제1 예비 몰딩 부재(300a)를 부분적으로 제거하여 실장 기판(110)의 주변 영역 상에 형성된 제1 접지용_연결 패드(120)를 노출시키는 관통홀(302)을 형성할 수 있다. 예를 들면, 관통홀(302)은 레이지 드릴링 공정에 의해 형성될 수 있다. 따라서, 관통홀(302)을 갖는 제1 몰딩 부재(300)가 실장 기판(110) 상에 형성될 수 있다.
이어서, 제1 몰딩 부재(300)의 관통홀(302)에 도전성 물질을 충진하여 제1 접지용_연결 패드(120)에 접촉하는 제1 도전성 연결 부재(222)를 형성할 수 있다. 상기 도전성 물질은 솔더 페이스트, 은 에폭시를 포함할 수 있다. 제1 도전성 연결 부재(222)는 제1 몰딩 부재(300)로부터 제4 높이(H4)만큼 돌출되도록 형성될 수 있다.
도 11을 참조하면, 제1 반도체 칩(200)을 커버하는 전자기 차폐 부재(400)를 형성한다.
전자기 차폐 부재(400)는 제1 반도체 칩(200)을 커버하도록 제1 몰딩 부재(300) 상에 배치될 수 있다. 전자기 차폐 부재(400)는 제1 도전성 연결 부재들(222) 상에 지지되어 제1 몰딩 부재(300)와 기 설정된 거리만큼 이격될 수 있다. 따라서, 전자기 차폐 부재(400)와 제1 몰딩 부재(300) 사이에 이격 공간(S)이 형성될 수 있다.
제1 접지용_연결 패드(120)는 실장 기판(110)의 내부 배선에 의해 실장 기판(110)의 하부면 상의 접지용_외부 접속 패드(130)에 전기적으로 연결될 수 있다. 따라서, 전자기 차폐 부재(400)는 제1 도전성 연결 부재(222)를 통해 실장 기판(110)의 접지용_외부 접속 패드(130)와 전기적으로 연결될 수 있다.
이어서, 실장 기판(110)의 하부면 상의 외부 접속 패드(130) 상에 솔더 볼과 같은 외부 연결 부재를 형성하여 반도체 패키지를 완성할 수 있다.
도 12는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 상기 반도체 패키지는 전자기 차폐 부재의 연결 구조를 제외하고는 도 1을 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 12를 참조하면, 반도체 패키지(102)는 실장 기판(110), 실장 기판(110) 상에 실장되는 제1 반도체 칩(200), 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 몰딩 부재(300), 제1 반도체 칩(200)의 외측 영역에서 제1 몰딩 부재(300)의 적어도 일부를 관통하며 제1 몰딩 부재(300)로부터 돌출하는 제1 도전성 연결 부재(220), 및 제1 반도체 칩(200)을 커버하며 제1 몰딩 부재(300)와 이격 배치되는 전자기 차폐 부재(400)를 포함할 수 있다.
본 실시예에 있어서, 전자기 차폐 부재(400)는 흑연층(402), 흑연층(402)을 지지하는 지지층(406), 및 흑연층(406) 상에 형성되는 접착층(404)을 포함할 수 있다. 예를 들면, 흑연층(402)은 높은 열전도도를 가지며 우수한 전자기 차폐 성능을 갖는 흑연 테이프를 포함할 수 있다. 도전성 접착층(404)은 도전성 에폭시 접착제를 포함할 수 있다. 지지층(430)은 폴리이미드를 포함할 수 있다.
제1 도전성 연결 부재(220)는 제1 몰딩 부재(300)로부터 돌출 형성될 수 있다. 예를 들면, 제1 도전성 연결 부재(220)의 일단부는 제1 몰딩 부재(300)로부터 기 설정된 높이만큼 돌출될 수 있다.
흑연층(402)은 접착층(404)을 매개로 하여 제1 도전성 연결 부재들(220)과 접촉 지지될 수 있다. 도전성 접착층(404)은 제1 도전성 연결 부재(220)와 접촉하여 흑연층(402)과 제1 도전성 연결 부재(220)를 전기적으로 연결시킬 수 있다.
도 13은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 14는 도 13의 반도체 패키지의 전자기 차폐 부재를 나타내는 평면도이다. 상기 반도체 패키지는 전자기 차폐 부재를 제외하고는 도 1을 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 13 및 도 14를 참조하면, 반도체 패키지(103)는 실장 기판(110), 실장 기판(110) 상에 실장되는 제1 반도체 칩(200), 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 몰딩 부재(300), 제1 반도체 칩(200)의 외측 영역에서 제1 몰딩 부재(300)의 적어도 일부를 관통하며 제1 몰딩 부재(300)로부터 돌출하는 제1 도전성 연결 부재(220), 및 제1 반도체 칩(200)을 커버하며 제1 몰딩 부재(300)의 상부면으로부터 이격되는 전자기 차폐 부재(400)를 포함할 수 있다.
본 실시예에 있어서, 전자기 차폐 부재(400)는 실장 기판(110)의 외측면의 적어도 일부를 커버할 수 있다. 도 14에 도시된 바와 같이, 전자기 차폐 부재(400)는 제1 차폐부(400a) 및 제2 차폐부(400b)를 포함할 수 있다.
제1 차폐부(400a)는 실장 기판(110)의 상부면에 대응하는 형상을 가지며 실장 기판(110)의 상부면을 커버할 수 있다. 제1 차폐부(400a)는 제1 반도체 칩(200)의 상부면을 커버할 수 있다. 제2 차폐부(400b)는 제1 차폐부(400a)로부터 연장하여 실장 기판(110)의 외측면을 커버할 수 있다.
제1 차폐부(400a)가 제1 반도체 칩(200)을 커버하도록 제1 몰딩 부재(300) 상에 부착될 때, 제2 차폐부(400b)는 제1 몰딩 부재(300)의 외측면을 따라 접혀져 실장 기판(110)의 외측면 상에 부착될 수 있다.
도 15는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 상기 반도체 패키지는 추가적으로 적층되는 반도체 칩의 적층 구조를 제외하고는 도 1을 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 15를 참조하면, 반도체 패키지(104)는 제1 반도체 칩(200)을 갖는 제1 패키지, 및 제2 반도체 칩(250)을 가지며 상기 제1 패키지 상에 적층되는 제2 패키지를 포함할 수 있다.
상기 제1 패키지는 실장 기판(110), 실장 기판(110) 상에 실장되는 제1 반도체 칩(200), 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 몰딩 부재(300), 및 제1 반도체 칩(200)의 외측 영역에서 제1 몰딩 부재(300)의 적어도 일부를 관통하는 제1 도전성 연결 부재(220)를 포함할 수 있다.
상기 제2 패키지는 제1 몰딩 부재(300) 상에 적층되는 실장 기판(150), 실장 기판(150)의 칩-실장 영역 상에 실장되는 제2 반도체 칩(250), 제2 반도체 칩(250)의 적어도 일부를 커버하는 제2 몰딩 부재(350), 제2 반도체 칩(250)의 외측 영역에서 제2 몰딩 부재(350)의 적어도 일부를 관통하며 제2 몰딩 부재(350)로부터 돌출하는 제2 도전성 연결 부재(224), 및 제1 반도체 칩(200) 및 제2 반도체 칩(250)을 커버하며 제2 몰딩 부재(350)로부터 이격되는 전자기 차폐 부재(400)를 포함할 수 있다.
본 실시예에 있어서, 제1 몰딩 부재(300) 상에 적층되는 실장 기판(150)은 재배선 기판일 수 있다. 상기 재배선 기판은 서로 마주보는 상부면과 하부면을 갖는 기판일 수 있다. 상기 재배선 기판은 내부에 비아와 다양한 회로들을 갖는 다층 회로 보드일 수 있다.
상기 재배선 기판은 제2 반도체 칩(250)이 실장되는 칩-실장 영역을 가질 수 있다. 상기 재배선 기판 상에는 적어도 하나의 제2 반도체 칩이 실장될 수 있지만, 상기 실장된 제2 반도체 칩들의 개수는 이에 한정되지는 않는다.
상기 재배선 기판의 상부면 상에는 전자기 차폐 부재(400)와의 전기적 연결을 위한 제2 접지용_연결 패드들(160)이 형성될 수 있다. 제2 접지용_연결 패드들(160)은 상기 칩-실장 영역 외부에 있는 주변 영역에 배열될 수 있다.
상기 재배선 기판의 상부면 상에는 제2 반도체 칩(250)과의 전기적 연결을 위한 제2 본딩 패드들(162)이 형성될 수 있다. 제2 본딩 패드들(162)은 상기 칩-실장 영역의 내부에 배열될 수 있다.
상기 재배선 기판의 하부면 상에는 제1 도전성 연결 부재(220)와의 전기적 연결을 위한 재배선 접속 패드들(170)이 형성될 수 있다.
예를 들면, 제2 본딩 패드들(162), 제2 접지용_본딩 패드들(170)들은 재배선 기판(150) 상의 절연막 패턴들에 의해 노출될 수 있다. 상기 절연막 패턴은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산질화막을 포함할 수 있다.
상기 제2 본딩 패드들, 상기 제2 접지용_본딩 패드들은 상기 재배선 기판의 내부 배선에 의해 상기 재배선 기판의 하부면 상의 재배선 접속 패드들(170)에 전기적으로 연결될 수 있다.
제2 반도체 칩(250)은 상기 재배선 기판 상에, 활성면이 상기 재배선 기판을 향하도록 실장될 수 있다. 예를 들면, 제2 반도체 칩(250)은 범프들(260)을 매개로 하여 상기 재배선 기판과 전기적으로 연결될 수 있다.
제1 도전성 연결 부재(220)가 실장 기판(110)의 주변 영역 상에 형성된 제1 접지용_연결 패드(120) 상에 배치될 수 있다. 예를 들면, 제1 도전성 연결 부재(220)는 솔더 볼일 수 있다.
제1 도전성 연결 부재(220)는 제1 몰딩 부재(300)로부터 돌출 형성될 수 있다. 예를 들면, 제1 도전성 연결 부재(220)의 일단부는 제1 몰딩 부재(300)로부터 기 설정된 높이만큼 돌출될 수 있다.
제2 반도체 칩(250)이 실장된 상기 재배선 기판은 제1 몰딩 부재(300) 상에 제1 도전성 연결 부재들(220)을 매개로 하여 적층될 수 있다. 돌출된 제1 도전성 연결 부재(220)의 일단부는 상기 재배선 기판의 하부면 상의 재배선 접속 패드들(170)에 접촉하고 전기적으로 연결될 수 있다. 도면에 도시되지는 않았지만, 상기 재배선 기판은 접착층에 의해 제1 몰딩 부재(300) 및/또는 제1 반도체 칩(200)의 상부면에 부착될 수 있다.
따라서, 상기 재배선 기판은 제1 도전성 연결 부재들(220)과 전기적으로 연결될 수 있다.
제2 도전성 연결 부재들(224)이 상기 재배선 기판의 주변 영역 상에 형성된 제2 접지용_연결 패드들(160) 상에 각각 배치될 수 있다. 예를 들면, 제2 도전성 연결 부재(224)는 솔더 볼일 수 있다.
제2 몰딩 부재(350)는 재배선 기판(150)의 상부면 상에 형성되어 제2 반도체 칩(250)의 적어도 일부를 커버하여 제2 반도체 칩(250)을 외부로부터 보호할 수 있다.
제2 몰딩 부재(350)는 제2 반도체 칩(250)의 상부면을 노출하도록 형성될 수 있다. 제2 몰딩 부재(350)는 제2 도전성 연결 부재(224)의 일단부를 노출하도록 형성될 수 있다. 따라서, 상기 제2 도전성 연결 부재의 일단부는 제2 몰딩 부재(350)로부터 돌출 형성될 수 있다. 제2 반도체 칩(250)의 측면들은 제2 몰딩 부재(350)에 의해 커버될 수 있다.
전자기 차폐 부재(400)는 제1 및 제2 반도체 칩(200, 250)을 커버하도록 제2 몰딩 부재(350) 상에 배치될 수 있다. 전자기 차폐 부재(400)는 제2 도전성 연결 부재들(224) 상에 지지되어 제2 몰딩 부재(350)와 기 설정된 거리만큼 이격될 수 있다. 따라서, 전자기 차폐 부재(400)와 제2 몰딩 부재(350) 사이에 이격 공간(S)이 형성될 수 있다.
따라서, 전자기 차폐 부재(400)는 제1 및 제2 도전성 연결 부재들(220, 224)을 통해 실장 기판(110)의 접지용_외부 접속 패드(130) 상에 배치된 외부 연결 부재(140)와 전기적으로 연결될 수 있다.
본 실시예에 있어서, 반도체 패키지(104)는 시스템 인 패키지(System In Package, SIP)일 수 있다. 제1 반도체 칩(200)은 로직 회로를 포함하는 로직 칩일 수 있고, 제2 반도체 칩(250)은 메모리 회로를 포함하는 메모리 칩일 수 있다. 상기 메모리 회로는 데이터가 저장되는 메모리 셀 영역 및/또는 상기 메모리 칩의 동작을 위한 메모리 로직 영역을 포함할 수 있다.
제1 반도체 칩(200)은 기능 회로들을 갖는 회로부를 포함할 수 있다. 상기 기능 회로들은 트랜지스터 또는 저항, 커패시터 등의 수동소자를 포함할 수 있다. 상기 기능 회로들은 메모리 제어 회로, 외부 입출력 회로, 마이크로 입출력 회로 및/또는 추가 기능 회로 등을 포함할 수 있다. 상기 메모리 제어 회로는 제2 반도체 칩(250)의 동작에 필요한 데이터(data) 신호 및/또는 메모리 제어 신호를 공급할 수 있다. 예를 들면, 메모리 제어 신호는 어드레스(address) 신호, 커맨드(command) 신호, 또는 클럭(clock) 신호를 포함할 수 있다.
본 실시예에 있어서, 실장 기판(110)의 상부면 상에는 데이터 신호용_연결 패드들 및 제어 신호용 연결 패드들이 형성될 수 있다. 상기 데이터 신호용_연결 패드들 및 상기 제어 신호용 연결 패드들은 제1 접지용_연결 패드들(120)과 같이 실장 기판(110)의 주변 영역에 배열될 수 있다.
또한, 도전성 연결 부재들이 상기 데이터 신호용_연결 패드들 및 상기 제어 신호용 연결 패드들 상에 배치될 수 있다. 예를 들면, 상기 도전성 연결 부재는 제1 도전성 연결 부재(220)와 같은 솔더 볼일 수 있다.
상기 데이터 신호용_연결 패드들 및 상기 제어 신호용 연결 패드들 상에 배치된 상기 도전성 연결 부재들은 제1 몰딩 부재(300)로부터 돌출 형성될 수 있다. 돌출된 제1 도전성 연결 부재(220)의 일단부는 재배선 기판(150)의 하부면 상의 재배선 접속 패드들에 접촉하고 전기적으로 연결될 수 있다.
따라서, 상기 데이터 신호용_연결 패드들 및 상기 제어 신호용 연결 패드들 상에 배치된 상기 도전성 연결 부재들은 제2 반도체 칩(250)의 동작에 필요한 신호 또는 전원의 전달 통로일 수 있다. 신호는 데이터(data) 신호 및 제어 신호를 포함할 수 있다. 전원은 전원 전압(VDD) 및 접지 전압(VSS)을 포함할 수 있다.
본 실시예에 있어서, 데이터 신호 및/또는 제어 신호는 제1 반도체 칩(200)의 메모리 제어 회로로부터 제2 반도체 칩(250)으로 전달될 수 있다. 또한, 전원 전압(VDD) 및/또는 접지 전압(VSS)은 실장 기판(110)을 통해 제2 반도체 칩(250)으로 공급될 수 있다.
이하에서는, 도 15의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 16 내지 도 18은 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다. 상기 반도체 패키지의 제조 방법은 도 15에 도시된 반도체 패키지를 제조하는 데 사용될 수 있으나, 반드시 이에 한정되는 것은 아니다. 한편, 상기 반도체 패키지의 제조 방법은 도 2 내지 도 6을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 포함하므로, 이에 대한 자세한 설명은 생략하기로 한다.
도 16을 참조하면, 도 2, 도 4 및 도 5를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여, 실장 기판(110) 상에 제1 반도체 칩(200)을 부착시키고 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 몰딩 부재(300)를 형성한다.
실장 기판(110)의 상부면(112) 상에는 다수개의 제1 접지용_연결 패드들(120) 및 다수개의 제1 본딩 패드들(122)이 형성되고, 실장 기판(110)의 하부면(114) 상에는 다수개의 외부 접속 패드들(130)이 형성될 수 있다. 제1 접지용_연결 패드들(120)이 실장 기판(110)의 주변 영역에 배열될 수 있고, 제1 본딩 패드들(122)은 실장 기판(110)의 칩-실장 영역 내에 배열될 수 있다.
또한, 실장 기판(110)의 상부면 상에는 데이터 신호용_연결 패드들 및 제어 신호용 연결 패드들이 형성될 수 있다. 상기 데이터 신호용_연결 패드들 및 상기 제어 신호용 연결 패드들은 제1 접지용_연결 패드들(120)과 같이 실장 기판(110)의 주변 영역에 배열될 수 있다.
제1 반도체 칩(200)은 실장 기판(110)의 칩-실장 영역 상에 부착될 수 있다. 제1 반도체 칩(200)은 범프들(210)을 매개로 하여 실장 기판(110)과 전기적으로 연결될 수 있다. 도면에 도시되지는 않았지만, 제1 반도체 칩(200)이 실장 기판(110)에 접합되면, 제1 반도체 칩(200)과 실장 기판(110) 사이에는 접착제가 언더필될 수 있다.
실장 기판(110)의 상기 주변 영역 상에 접지용_연결 패드(120) 상에 제1 도전성 연결 부재(220)를 배치시킬 수 있다. 예를 들면, 제1 도전성 연결 부재(220)는 솔더 볼일 수 있다. 제1 도전성 연결 부재(220)는 제1 몰딩 부재(300)로부터 돌출 형성될 수 있다. 예를 들면, 제1 도전성 연결 부재(220)의 일단부는 제1 몰딩 부재(300)로부터 기 설정된 높이만큼 돌출될 수 있다.
또한, 도전성 연결 부재들이 상기 데이터 신호용_연결 패드들 및 상기 제어 신호용 연결 패드들 상에 배치될 수 있다. 예를 들면, 상기 도전성 연결 부재는 제1 도전성 연결 부재(220)와 같은 솔더 볼일 수 있다. 상기 데이터 신호용_연결 패드들 및 상기 제어 신호용 연결 패드들 상에 배치된 상기 도전성 연결 부재들은 제1 몰딩 부재(300)로부터 돌출 형성될 수 있다.
도 17을 참조하면, 제1 몰딩 부재(300) 상에 제1 도전성 연결 부재(220)와 전기적으로 연결되도록 재배선 기판(150)을 적층시킨다.
재배선 기판(150)의 상부면 상에는 제2 접지용_연결 패드들(160)이 상기 칩-실장 영역 외부에 있는 주변 영역에 배열될 수 있다. 재배선 기판(150)의 상부면 상에는 제2 본딩 패드들(162)이 상기 칩-실장 영역의 내부에 배열될 수 있다. 재배선 기판(150)의 하부면 상에는 제1 도전성 연결 부재(220)와의 전기적 연결을 위한 재배선 접속 패드들(170)이 형성될 수 있다.
제2 반도체 칩(250)은 재배선 기판(150) 상에, 활성면이 재배선 기판(150)을 향하도록 실장될 수 있다. 예를 들면, 제2 반도체 칩(250)은 범프들(260)을 매개로 하여 재배선 기판(150)과 전기적으로 연결될 수 있다.
제2 도전성 연결 부재(224)가 재배선 기판(150)의 주변 영역 상에 형성된 제2 접지용_연결 패드(160) 상에 배치될 수 있다. 예를 들면, 제2 도전성 연결 부재(224)는 솔더 볼일 수 있다.
재배선 기판(150) 상에는 제2 반도체 칩(250)의 적어도 일부를 커버하는 제2 몰딩 부재(350)가 형성될 수 있다. 제2 몰딩 부재(350)는 제2 반도체 칩(250)의 상부면을 노출하도록 형성될 수 있다. 제2 몰딩 부재(350)는 제2 도전성 연결 부재(224)의 일단부를 노출하도록 형성될 수 있다. 따라서, 상기 제2 도전성 연결 부재는 제2 몰딩 부재(350)에 의해 노출될 수 있다.
도 17에 도시된 바와 같이, 제2 반도체 칩(250)이 실장된 재배선 기판(150)은 제1 몰딩 부재(300) 상에 제1 도전성 연결 부재들(220)을 매개로 하여 적층될 수 있다. 돌출된 제1 도전성 연결 부재(220)의 일단부는 재배선 기판(150)의 하부면 상의 재배선 접속 패드들(170)에 접촉하고 전기적으로 연결될 수 있다. 도면에 도시되지는 않았지만, 재배선 기판(150)은 접착층에 의해 제1 몰딩 부재(300) 및/또는 제1 반도체 칩(200)의 상부면에 부착될 수 있다.
제1 몰딩 부재(300)로부터 돌출된 제1 도전성 연결 부재(220)의 일단부는 재배선 기판(150)의 하부면 상의 재배선 접속 패드들(170)에 접촉하고 전기적으로 연결될 수 있다.
또한, 상기 데이터 신호용_연결 패드들 및 상기 제어 신호용 연결 패드들 상에 배치된 상기 도전성 연결 부재들의 일단부들은 재배선 기판(150)의 하부면 상의 재배선 접속 패드들에 접촉하고 전기적으로 연결될 수 있다.
도 18을 참조하면, 제1 및 제2 반도체 칩들(200, 250)을 커버하는 전자기 차폐 부재(400)를 형성한다.
전자기 차폐 부재(400)는 제2 반도체 칩(250)을 커버하도록 제2 몰딩 부재(350) 상에 배치될 수 있다. 전자기 차폐 부재(400)는 제2 도전성 연결 부재들(224) 상에 지지되어 제2 몰딩 부재(350)와 기 설정된 거리만큼 이격될 수 있다. 따라서, 전자기 차폐 부재(400)와 제2 몰딩 부재(350) 사이에 이격 공간(S)이 형성될 수 있다.
이어서, 실장 기판(110)의 하부면 상의 외부 접속 패드(130) 상에 외부 연결 부재를 형성하여 반도체 패키지를 완성할 수 있다.
따라서, 전자기 차폐 부재(400)는 제1 및 제2 도전성 연결 부재들(220, 224)을 통해 실장 기판(110)의 외부 접속 패드(130) 상의 외부 연결 부재에 전기적으로 연결될 수 있다.
도 19는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 상기 반도체 패키지는 적층되는 반도체 칩의 구조를 제외하고는 도 7을 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 19를 참조하면, 반도체 패키지(105)는 실장 기판(110), 실장 기판(110) 상에 실장되는 제1 반도체 칩(202), 제1 반도체 칩(202) 상에 적층되는 제3 반도체 칩(252), 제1 및 제3 반도체 칩들(202, 252)의 적어도 일부를 커버하는 제1 몰딩 부재(300), 제1 몰딩 부재(300)의 적어도 일부를 관통하여 제1 몰딩 부재(300)로부터 돌출 형성되며 실장 기판(110)의 주변 영역 상에 형성된 다수개의 제1 접지용_연결 패드들(120) 상에 형성된 다수개의 제1 도전성 연결 부재들(222), 및 제1 및 제3 반도체 칩들(202, 252)을 커버하며 제1 몰딩 부재(300)로부터 이격되는 전자기 차폐 부재(400)를 포함할 수 있다.
제3 반도체 칩(252)은 다수개의 범프들(212)을 매개로 하여 제1 반도체 칩(202) 상에 적층되고 제1 반도체 칩(202)과 전기적으로 연결될 수 있다.
제1 반도체 칩(202)은 제1 반도체 칩(202)을 관통하는 플러그들(204)을 포함할 수 있다. 제1 플러그(204)에는 통상적으로 TSV(through Si via)라 불리는 관통 전극이 사용될 수 있다.
범프들(212)은 제1 반도체 칩(202)의 관통 전극들의 일단부들 상에 배치되고 제1 반도체 칩(202)과 제3 반도체 칩(252) 사이의 전기적 접속을 위해 사용될 수 있다. 따라서, 제3 반도체 칩(202)은 제1 반도체 칩(202)의 기판을 관통하는 다수개의 상기 관통 전극들에 의해 제1 반도체 칩(202)과 전기적으로 연결될 수 있다.
제1 몰딩 부재(300)는 실장 기판(110)의 상부면 상에 형성되어 제1 및 제2 반도체 칩(202, 252)의 적어도 일부를 커버할 수 있다. 제1 몰딩 부재(300)는 제2 반도체 칩(252)의 상부면을 노출하도록 형성될 수 있다.
제1 몰딩 부재(300)는 실장 기판(110)의 상기 주변 영역 상에 형성된 제1 접지용_연결 패드(120)를 노출시키는 관통홀을 가질 수 있다. 상기 관통홀 내에는 제1 도전성 연결 부재(222)가 충진될 수 있다. 제1 도전성 연결 부재(222)는 상기 관통홀 내에 충진된 도전성 페이스트와 같은 도전성 물질을 포함할 수 있다.
제1 도전성 연결 부재(222)는 제1 몰딩 부재(300)의 상기 관통홀 내에 충진되어 제1 몰딩 부재(300)로부터 돌출될 수 있다. 전자기 차폐 부재(400)는 제1 몰딩 부재(300) 상에 형성되어 제1 몰딩 부재(300)로부터 돌출된 제1 도전성 연결 부재(222)와 접촉하여 전기적으로 연결될 수 있다. 또한, 전자기 차폐 부재(400)는 돌출된 제1 도전성 연결 부재들(222) 상에 지지되어 제1 몰딩 부재(300)로부터 이격 배치될 수 있다.
이하에서는, 도 19의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 20 내지 도 22는 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다. 상기 반도체 패키지의 제조 방법은 도 20에 도시된 반도체 패키지를 제조하는 데 사용될 수 있으나, 반드시 이에 한정되는 것은 아니다. 한편, 상기 반도체 패키지의 제조 방법은 도 8 내지 도 11을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 포함하므로, 이에 대한 자세한 설명은 생략하기로 한다.
도 20을 참조하면, 실장 기판(110) 상에 제1 및 제3 반도체 칩들(202, 252)을 적층시킨다.
제1 반도체 칩(202) 상에 다수개의 범프들(212)을 매개로 하여 제3 반도체 칩(252)을 적층시킬 수 있다. 제1 반도체 칩(202)은 제1 반도체 칩(202)을 관통하는 플러그들(204)을 포함할 수 있다. 제1 플러그(204)에는 통상적으로 TSV라 불리는 관통 전극이 사용될 수 있다.
범프들(212)은 제1 반도체 칩(202)의 관통 전극들의 일단부들 상에 배치되고 리플로우 공정에 의해 제1 반도체 칩(202) 상에 제3 반도체 칩(252)을 적층시킬 수 있다. 따라서, 제3 반도체 칩(202)은 제1 반도체 칩(202)의 기판을 관통하는 다수개의 상기 관통 전극들에 의해 제1 반도체 칩(202)과 전기적으로 연결될 수 있다.
실장 기판(110) 상에 제1 및 제3 반도체 칩들(202, 252)을 부착시킬 수 있다. 제1 반도체 칩(202)은 범프들(210)을 매개로 하여 실장 기판(110)과 전기적으로 연결될 수 있다.
도 21을 참조하면, 실장 기판(110)의 상부면 상에 제1 접지용_연결 패드(120)와 전기적으로 연결된 제1 도전성 연결 부재(222)가 구비된 제1 몰딩 부재(300)를 형성한다.
실장 기판(110)의 상부면 상에 제1 및 제2 반도체 칩들(202, 252)의 적어도 일부를 커버하는 제1 예비 몰딩 부재를 형성할 수 있다. 상기 제1 예비 몰딩 부재는 제2 반도체 칩(252)의 상부면을 노출하도록 형성될 수 있다. 제1 및 제2 반도체 칩들(202, 252)의 측면들은 상기 제1 예비 몰딩 부재에 의해 커버될 수 있다. 따라서, 상기 제1 예비 몰딩 부재는 실장 기판(110)의 주변 영역 상에 형성되어 접지용_연결 패드들(120)을 커버할 수 있다.
이어서, 상기 제1 예비 몰딩 부재를 부분적으로 제거하여 실장 기판(110)의 주변 영역 상에 형성된 제1 접지용_연결 패드(120)를 노출시키는 관통홀을 형성할 수 있다. 예를 들면, 상기 관통홀은 레이지 드릴링 공정에 의해 형성될 수 있다. 따라서, 상기 관통홀을 갖는 제1 몰딩 부재(300)가 실장 기판(110) 상에 형성될 수 있다.
이어서, 제1 몰딩 부재(300)의 상기 관통홀에 도전성 물질을 충진하여 제1 접지용_연결 패드(120)에 접촉하는 제1 도전성 연결 부재(222)를 형성할 수 있다. 상기 도전성 물질은 도전성 페이스트를 포함할 수 있다. 제1 도전성 연결 부재(222)는 제1 몰딩 부재(300)로부터 돌출되도록 형성될 수 있다.
도 22를 참조하면, 제1 및 제2 반도체 칩들(202, 252)을 커버하는 전자기 차폐 부재(400)를 형성한다.
전자기 차폐 부재(400)는 제1 몰딩 부재(300) 상에 배치될 수 있다. 전자기 차폐 부재(400)는 제1 도전성 연결 부재들(220) 상에 지지되어 제1 몰딩 부재(300)와 기 설정된 거리만큼 이격될 수 있다. 따라서, 전자기 차폐 부재(400)와 제1 몰딩 부재(300) 사이에 이격 공간(S)이 형성될 수 있다.
제1 접지용_연결 패드(120)는 실장 기판(110)의 내부 배선에 의해 실장 기판(110)의 하부면 상의 접지용_외부 접속 패드(130)에 전기적으로 연결될 수 있다. 따라서, 전자기 차폐 부재(400)는 제1 도전성 연결 부재(222)를 통해 실장 기판(110)의 접지용_외부 접속 패드(130)와 전기적으로 연결될 수 있다.
이어서, 실장 기판(110)의 하부면 상의 외부 접속 패드(130) 상에 솔더 볼과 같은 외부 연결 부재를 형성하여 반도체 패키지를 완성할 수 있다.
도 23은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 상기 반도체 패키지는 실장 기판과 반도체 칩의 연결 구조를 제외하고는 도 7을 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 23을 참조하면, 반도체 패키지(106)는 실장 기판(110), 실장 기판(110) 상에 실장되는 제1 반도체 칩(203), 제1 반도체 칩(203)의 적어도 일부를 커버하는 제1 몰딩 부재(300), 제1 몰딩 부재(300)의 적어도 일부를 관통하며 제1 몰딩 부재(300)로부터 돌출 형성되고 실장 기판(110)의 주변 영역 상에 형성된 다수개의 제1 접지용_연결 패드들(120) 상에 형성된 다수개의 제1 도전성 연결 부재들(222), 및 제1 반도체 칩(203)을 커버하며 제1 도전성 연결 부재(222)에 전기적으로 연결되고 제1 몰딩 부재(300)로부터 이격되는 전자기 차폐 부재(400)를 포함할 수 있다.
제1 반도체 칩(203)은 접착층(208)을 매개로 하여 실장 기판(110)에 부착될 수 있다. 제1 반도체 칩(203)의 상부면 상에는 칩 패드들(206)들이 형성될 수 있다. 본딩 와이어들(214)은 실장 기판(110)의 제1 본딩 패드들(122)로부터 인출되어 제1 반도체 칩(203)의 칩 패드들(206) 각각에 연결될 수 있다. 이에 따라, 제1 반도체 칩(203)은 본딩 와이어들(214)에 의해 실장 기판(110)에 전기적으로 연결될 수 있다.
제1 몰딩 부재(300)는 실장 기판(110)의 상부면 상에 형성되어 제1 반도체 칩(203)을 커버할 수 있다. 제1 몰딩 부재(300)는 실장 기판(110)의 상기 주변 영역 상에 형성된 제1 접지용_연결 패드(120)를 노출시키는 관통홀을 가질 수 있다. 상기 관통홀 내에는 제1 도전성 연결 부재(222)가 충진될 수 있다. 제1 도전성 연결 부재(222)는 상기 관통홀 내에 충진된 도전성 페이스트와 같은 도전성 물질을 포함할 수 있다.
제1 도전성 연결 부재(222)는 제1 몰딩 부재(300)의 상기 관통홀 내에 충진되어 제1 몰딩 부재(300)로부터 돌출될 수 있다. 전자기 차폐 부재(400)는 제1 몰딩 부재(300) 상에 형성되어 제1 몰딩 부재(300)로부터 돌출된 제1 도전성 연결 부재(222)와 접촉하여 전기적으로 연결될 수 있다.
이하에서는, 도 23의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 24 및 도 25는 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다. 상기 반도체 패키지의 제조 방법은 도 23에 도시된 반도체 패키지를 제조하는 데 사용될 수 있으나, 반드시 이에 한정되는 것은 아니다. 한편, 상기 반도체 패키지의 제조 방법은 도 8 내지 도 11을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 포함하므로, 이에 대한 자세한 설명은 생략하기로 한다.
도 24를 참조하면, 실장 기판(110) 상에 제1 반도체 칩(203)을 적층시킨다.
제1 반도체 칩(203) 상에 접착층(208)을 이용하여 실장 기판(110)에 부착시킬 수 있다. 다수개의 본딩 와이어들(214)을 이용하여 실장 기판(110)과 제1 반도체 칩(203)을 전기적으로 연결시킬 수 있다. 와이어 본딩 공정에 의해, 본딩 와이어들(214)은 실장 기판(110)의 제1 본딩 패드들(122)로부터 인출되어 제1 반도체 칩(203)의 칩 패드들(206) 각각에 연결될 수 있다. 이에 따라, 제1 반도체 칩(203)은 본딩 와이어들(214)에 의해 실장 기판(110)에 전기적으로 연결될 수 있다.
도 25를 참조하면, 실장 기판(110) 상에 형성된 제1 접지용_연결 패드(120)와 전기적으로 연결된 제1 도전성 연결 부재(222)가 구비된 제1 몰딩 부재(300)를 형성한다.
실장 기판(110)의 상부면 상에 제1 반도체 칩(203)을 커버하는 제1 예비 몰딩 부재를 형성할 수 있다. 상기 제1 예비 몰딩 부재를 부분적으로 제거하여 실장 기판(110)의 주변 영역 상에 형성된 제1 접지용_연결 패드(120)를 노출시키는 관통홀을 형성할 수 있다. 예를 들면, 상기 관통홀은 레이지 드릴링 공정에 의해 형성될 수 있다. 따라서, 상기 관통홀을 갖는 제1 몰딩 부재(300)가 실장 기판(110) 상에 형성될 수 있다.
제1 몰딩 부재(300)의 상기 관통홀에 도전성 물질을 충진하여 제1 접지용_연결 패드(120)에 접촉하는 제1 도전성 연결 부재(222)를 형성할 수 있다. 상기 도전성 물질은 도전성 페이스트를 포함할 수 있다. 제1 도전성 연결 부재(222)는 제1 몰딩 부재(300)로부터 노출되도록 형성될 수 있다.
도 23을 다시 참조하면, 제1 반도체 칩(203)을 커버하며 제1 도전성 연결 부재(222)에 전기적으로 연결되는 전자기 차폐 부재(400)를 형성한 후, 실장 기판(110)의 하부면 상의 외부 접속 패드(130) 상에 솔더 볼과 같은 외부 연결 부재(140)를 형성하여 반도체 패키지를 완성할 수 있다.
도 26은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 27은 도 26의 몰딩 부재와 전자기 차폐 부재 사이에 개재되는 접착층들을 나타내는 평면도이다. 상기 반도체 패키지는 도전성 접착층이 추가되는 것을 제외하고는 도 1을 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 26을 참조하면, 반도체 패키지(107)는 실장 기판(110), 실장 기판(110) 상에 실장되는 제1 반도체 칩(200), 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 몰딩 부재(300), 제1 반도체 칩(200)의 외측 영역에서 제1 몰딩 부재(300)의 적어도 일부를 관통하는 다수개의 제1 도전성 연결 부재들(220), 및 제1 반도체 칩(200)을 커버하는 전자기 차폐 부재(400)를 포함할 수 있다.
제1 몰딩 부재(300)는 제1 반도체 칩(200)의 상부면을 노출하도록 형성될 수 있다. 제1 몰딩 부재(300)는 제1 도전성 연결 부재(220)의 일단부를 노출하도록 형성될 수 있다. 예를 들면, 제1 도전성 연결 부재(220)는 솔더 볼일 수 있다. 따라서, 상기 솔더 볼의 일단부는 제1 몰딩 부재(300)의 상부면으로부터 돌출될 수 있다.
전자기 차폐 부재(400)는 제1 접착층(412)에 의해 제1 반도체 칩(200)의 노출된 상부면에 부착되고, 제2 접착층(414)에 의해 제1 몰딩 부재(300)의 상부면에 부착될 수 있다. 제2 접착층(414)은 전자기 차폐 부재(400)와 제1 몰딩 부재(300) 사이에 형성된 이격 공간(S) 내에 배치될 수 있다. 제2 접착층(414)은 돌출된 제1 도전성 연결 부재(220)를 커버할 수 있다.
예를 들면, 제1 접착층(412)은 비도전성 열계면물질이고, 제2 접착층(414)은 도전성 열계면물질일 수 있다. 따라서, 전자기 차폐 부재(400)는 제2 도전성 접착층(414)에 의해 제1 도전성 연결 부재(220)에 전기적으로 연결될 수 있다.
도 27에 도시된 바와 같이, 제2 접착층(414)은 제1 반도체 칩(200)의 외측 영역의 제1 도전성 연결 부재들(220)을 따라 연장하는 폐루프 형태의 라인 패턴을 가질 수 있다. 예를 들면, 상기 제2 접착층은 돌출된 제1 도전성 연결 부재들(220)을 커버하도록 코팅되어 형성될 수 있다.
도 28은 일 실시예에 따른 제2 접착층을 나타내는 평면도이다.
도 28에 도시된 바와 같이, 상기 제2 접착층은 세 개의 제1 도전성 연결 부재들(220)을 커버하는 제1 접착층 패턴(414a) 및 하나의 제1 도전성 연결 부재(220)를 커버하는 제2 접착층 패턴(414b)을 포함할 수 있다.
따라서, 상기 제2 접착층은 폐루프 형태 또는 이격된 패턴 형태로 형성될 수 있다. 이와 다르게, 전자기 차폐 부재(400)는 도전성 접착층에 의해 제1 반도체 칩(200) 상에 부착될 수 있다. 상기 도전성 접착층은 제1 반도체 칩(200) 및 제1 몰딩 부재(300)의 상부면들 전체를 커버하도록 형성될 수 있다.
도 29는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 상기 반도체 패키지는 도전성 접착층이 추가되는 것을 제외하고는 도 15를 참조로 설명한 반도체 패키지와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 29를 참조하면, 반도체 패키지(108)는 제1 반도체 칩(200)을 갖는 제1 패키지 및 제2 반도체 칩(250)을 가지며 상기 제1 패키지 상에 적층되는 제2 패키지를 포함할 수 있다.
상기 제1 패키지는 실장 기판(110), 실장 기판(110) 상에 실장되는 제1 반도체 칩(200), 제1 반도체 칩(200)의 적어도 일부를 커버하는 제1 몰딩 부재(300), 및 제1 반도체 칩(200)의 외측 영역에서 제1 몰딩 부재(300)의 적어도 일부를 관통하는 제1 도전성 연결 부재(220)를 포함할 수 있다.
상기 제2 패키지는 제1 몰딩 부재(300) 상에 적층되는 실장 기판(150), 실장 기판(150)의 칩-실장 영역 상에 실장되는 제2 반도체 칩(250), 제2 반도체 칩(250)의 적어도 일부를 커버하는 제2 몰딩 부재(350), 제2 반도체 칩(250)의 외측 영역에서 제2 몰딩 부재(350)의 적어도 일부를 관통하며 제2 몰딩 부재(350)로부터 돌출하는 제2 도전성 연결 부재(224), 및 제1 반도체 칩(200) 및 제2 반도체 칩(250)을 커버하는 전자기 차폐 부재(400)를 포함할 수 있다.
제2 몰딩 부재(350)는 제2 반도체 칩(250)의 상부면을 노출하도록 형성될 수 있다. 제2 몰딩 부재(350)는 제2 도전성 연결 부재(224)의 일단부를 노출하도록 형성될 수 있다. 예를 들면, 제2 도전성 연결 부재(224)는 솔더 볼일 수 있다. 따라서, 상기 솔더 볼의 일단부는 제2 몰딩 부재(350)의 상부면으로부터 돌출될 수 있다.
전자기 차폐 부재(400)는 제1 접착층(412)에 의해 제2 반도체 칩(250)의 노출된 상부면에 부착되고, 제2 접착층(414)에 의해 제2 몰딩 부재(350)의 상부면에 부착될 수 있다. 제1 접착층(412)은 비도전성 열계면물질이고, 제2 접착층(414)은 도전성 열계면물질일 수 있다.
제2 접착층(414)은 돌출된 제2 도전성 연결 부재(224)를 커버할 수 있다. 따라서, 전자기 차폐 부재(400)는 제2 도전성 접착층(414)에 의해 제2 도전성 연결 부재(224)에 전기적으로 연결될 수 있다.
이하에서는, 본 발명에 따른 다른 실시예들을 나타낸다.
도 30은 본 발명의 다른 실시예를 도시한 것이다.
도시된 것과 같이, 본 실시예는 메모리 콘트롤러(520)와 연결된 메모리(510)를 포함한다. 메모리(510)는 상술한 실시예들에 따른 메모리 장치를 포함한다. 메모리 콘트롤러(520)는 상기 메모리의 동작을 콘트롤하기 위한 입력 신호를 제공한다.
도 31은 또 다른 실시예를 도시한 것이다.
본 실시예는 호스트 시스템(500)에 연결된 메모리(510)를 포함한다. 메모리(510)는 상술한 실시예들에 따른 메모리 장치를 포함한다.
호스트 시스템(500)은 퍼스널 컴퓨터, 카메라, 모바일 기기, 게임기, 통신기기 등과 같은 전자제품을 포함한다. 호스트 시스템(500)은 메모리(510)를 조절하고 작동시키기 위한 입력 신호를 인가하고, 메모리(510)는 데이터 저장 매체로 사용된다.
도 32는 또 다른 실시예를 도시한 것이다. 본 실시예는 휴대용 장치(700)를 나타낸다. 휴대용 장치(700)는 MP3 플레이어, 비디오 플레이어, 비디오와 오디오 플레이어의 복합기 등일 수 있다. 도시된 것과 같이, 휴대용 장치(700)는 메모리(510) 및 메모리 콘트롤러(520)를 포함한다. 메모리(510)는 본 발명의 각 실시예들에 따른 메모리 장치를 포함한다. 휴대용 장치(700)는 또한 인코더/디코더(610), 표시 부재(620) 및 인터페이스(670)를 포함할 수 있다. 데이터(오디오, 비디오 등)는 인코더/디코더(610)에 의해 상기 메모리 콘트롤러(520)를 경유하여 메모리(510)로부터 입출력된다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 101, 102, 103, 104, 105, 106, 107, 108 : 반도체 패키지
110 : 실장 기판 120 : 제1 접지용_연결 패드
122 : 제1 본딩 패드 130 : 외부 접속 패드
140 : 외부 접속 패드 150 : 재배선 기판
160 : 제2 접지용_연결 패드 162 : 제2 본딩 패드
170 : 재배선 접속 패드 200, 202, 203 : 제1 반도체 칩
204 : 플러그 206 : 칩 패드
220, 222 : 제1 도전성 연결 부재 214 : 본딩 와이어
224 : 제2 도전성 연결 부재 250 : 제2 반도체 칩
252 : 제3 반도체 칩 300 : 제1 몰딩 부재
350 : 제2 몰딩 부재 400 : 전자기 차폐 부재
402 : 흑연층 404, 410 : 접착층
406 : 지지층 500 : 호스트 시스템
510 : 메모리 520 : 메모리 콘트롤러
610 : 인코더/디코더 620 : 표시 부재
670 : 인터페이스 700 : 휴대용 장치

Claims (10)

  1. 칩-실장 영역 및 주변 영역을 갖는 실장 기판;
    상기 실장 기판의 상기 칩-실장 영역 상에 실장되는 제1 반도체 칩;
    상기 실장 기판 상에서 상기 제1 반도체 칩의 적어도 일부를 커버하는 제1 몰딩 부재;
    상기 제1 몰딩 부재의 적어도 일부를 관통하며 상기 제1 몰딩 부재로부터 돌출 형성되고, 상기 실장 기판의 상기 주변 영역 상에 형성된 다수개의 접지용_연결 패드들과 전기적으로 각각 연결되는 다수개의 제1 도전성 연결 부재들; 및
    상기 제1 반도체 칩을 커버하도록 상기 제1 몰딩 부재의 상부에 배치되며, 상기 제1 도전성 연결 부재들 상에서 지지되어 상기 제1 몰딩 부재로부터 이격되는 전자기 차폐 부재를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 제1 몰딩 부재는 상기 제1 반도체 칩의 상부면을 노출시키는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 전자기 차폐 부재는 열전도성 접착층에 의해 상기 제1 반도체 칩의 노출된 상부면에 부착되는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서, 상기 열전도성 접착층은 열계면물질을 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 2 항에 있어서, 상기 제1 반도체 칩은 상기 실장 기판과 다수개의 범프들에 의해 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 제1 도전성 연결 부재는 솔더 볼을 포함하고, 상기 솔더 볼은 상기 접지용_연결 패드 상에 배치되는 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서, 상기 제1 도전성 연결 부재는 도전성 물질을 포함하고, 상기 제1 몰딩 부재에는 상기 접지용_연결 패드를 노출시키는 관통홀이 형성되며 상기 도전성 물질은 상기 관통홀에 충진되는 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서, 상기 전자기 차폐 부재는 흑연 필름 또는 구리 필름을 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제 1 항에 있어서, 상기 전자기 차폐 부재는 상기 실장 기판의 외측면의 적어도 일부를 커버하는 것을 특징으로 하는 반도체 패키지.
  10. 제 1 항에 있어서, 제2 반도체 칩이 실장된 제2 패키지를 더 포함하고, 상기 제1 반도체 칩을 갖는 상기 제1 패키지는 상기 제2 패키지 상에 적층되고, 상기 제1 패키지의 실장 기판은 재배선 기판인 것을 특징으로 하는 반도체 패키지.
KR1020120124401A 2012-11-05 2012-11-05 반도체 패키지 및 반도체 패키지의 제조 방법 KR20140057982A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120124401A KR20140057982A (ko) 2012-11-05 2012-11-05 반도체 패키지 및 반도체 패키지의 제조 방법
US13/947,417 US20140124906A1 (en) 2012-11-05 2013-07-22 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120124401A KR20140057982A (ko) 2012-11-05 2012-11-05 반도체 패키지 및 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140057982A true KR20140057982A (ko) 2014-05-14

Family

ID=50621591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120124401A KR20140057982A (ko) 2012-11-05 2012-11-05 반도체 패키지 및 반도체 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US20140124906A1 (ko)
KR (1) KR20140057982A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013650A (ko) * 2014-07-28 2016-02-05 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20160065676A (ko) * 2014-12-01 2016-06-09 삼성전자주식회사 열전도 필름을 가진 반도체 패키지
KR20190025097A (ko) * 2017-08-28 2019-03-11 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20190082603A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
US11791234B2 (en) * 2020-09-30 2023-10-17 Kioxia Corporation Semiconductor device having controller with graphite sheet

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245853B2 (en) * 2013-08-13 2016-01-26 Kabushiki Kaisha Toshiba Memory module
JP3216710U (ja) 2015-06-12 2018-06-21 グラフテック インターナショナル ホールディングス インコーポレイティド グラファイト複合材料及び熱管理システム
US9553036B1 (en) 2015-07-09 2017-01-24 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
JP6569375B2 (ja) * 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
WO2017172939A1 (en) 2016-03-31 2017-10-05 Advanced Energy Technologies Llc Noise suppressing assemblies
US10079194B1 (en) * 2017-03-07 2018-09-18 Novatek Microelectronics Corp. Chip on film package
US10418305B2 (en) 2017-03-07 2019-09-17 Novatek Microelectronics Corp. Chip on film package
US10453762B2 (en) * 2017-07-28 2019-10-22 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing
JP2019161105A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体装置
KR102624200B1 (ko) * 2018-04-25 2024-01-15 에스케이하이닉스 주식회사 전자기 차폐층을 갖는 반도체 패키지
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
US20200184870A1 (en) * 2018-12-06 2020-06-11 Novatek Microelectronics Corp. Source driver
US20210066162A1 (en) * 2019-08-30 2021-03-04 Intel Corporation Semiconductor package with attachment and/or stop structures

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874925B1 (ko) * 2007-06-04 2008-12-19 삼성전자주식회사 반도체 패키지, 그 제조 방법, 이를 포함하는 카드 및 이를포함하는 시스템
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013650A (ko) * 2014-07-28 2016-02-05 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9431334B2 (en) 2014-07-28 2016-08-30 Amkor Technology, Inc. Semiconductor device having single layer substrate and method
KR20160065676A (ko) * 2014-12-01 2016-06-09 삼성전자주식회사 열전도 필름을 가진 반도체 패키지
KR20190025097A (ko) * 2017-08-28 2019-03-11 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR20190082603A (ko) * 2018-01-02 2019-07-10 삼성전자주식회사 반도체 패키지
US10672727B2 (en) 2018-01-02 2020-06-02 Samsung Electronics Co., Ltd. Semiconductor package providing protection from electrical noise
US11791234B2 (en) * 2020-09-30 2023-10-17 Kioxia Corporation Semiconductor device having controller with graphite sheet

Also Published As

Publication number Publication date
US20140124906A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US10211190B2 (en) Semiconductor packages having reduced stress
US9583430B2 (en) Package-on-package device
US10566320B2 (en) Method for fabricating electronic package
US9391025B2 (en) Reliable microstrip routing for electronics components
US9818679B2 (en) Semiconductor device
US8183678B2 (en) Semiconductor device having an interposer
KR101709579B1 (ko) Rf 패키지 조립체
US20150221625A1 (en) Semiconductor package having a dissipating plate
JP2012109572A (ja) 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
CN107785277B (zh) 电子封装结构及其制法
US7786571B2 (en) Heat-conductive package structure
JP2010199286A (ja) 半導体装置
KR102451167B1 (ko) 반도체 패키지
JP2020047651A (ja) 半導体装置
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
TWI391084B (zh) 具有散熱件之電路板結構
JP3944898B2 (ja) 半導体装置
JP4919689B2 (ja) モジュール基板
JP4627323B2 (ja) 半導体装置
CN220474621U (zh) 线路载板及电子封装体
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
KR100834835B1 (ko) 콘덴서를 내장한 반도체 장치 및 그 제조 방법
CN115472588A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid