JP4910439B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4910439B2
JP4910439B2 JP2006080578A JP2006080578A JP4910439B2 JP 4910439 B2 JP4910439 B2 JP 4910439B2 JP 2006080578 A JP2006080578 A JP 2006080578A JP 2006080578 A JP2006080578 A JP 2006080578A JP 4910439 B2 JP4910439 B2 JP 4910439B2
Authority
JP
Japan
Prior art keywords
semiconductor element
heat
semiconductor device
wiring board
heat spreader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006080578A
Other languages
English (en)
Other versions
JP2007258430A (ja
Inventor
宏治 澤畑
治 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006080578A priority Critical patent/JP4910439B2/ja
Publication of JP2007258430A publication Critical patent/JP2007258430A/ja
Application granted granted Critical
Publication of JP4910439B2 publication Critical patent/JP4910439B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、より具体的には半導体素子からの熱の放散を行うヒートスプレッダを備えた半導体装置に関する。
近年の電子機器の高機能化、高速動作化に伴い、当該電子機器に搭載される半導体装置にも高機能化・高速動作化が要求されており、当該半導体装置に於ける半導体素子も消費電力の増加する方向にあり、当該半導体素子からの発熱量が大きくなる傾向にある。
そこで、当該半導体装置に於ける半導体素子が動作する際に発生する熱を、当該半導体素子の背面から直接に、或いは熱伝導性樹脂等の熱伝導材料を介して、ヒートスプレッダ等の放熱体に伝達して放散している。
一方、半導体装置は低電圧動作化が進行し、当該半導体装置が扱う信号が電源ノイズ、クロストークノイズ等の影響を受け易くなっている。そこで、半導体装置の電源−接地間にバイパスコンデンサを、半導体素子が搭載される支持基板上に配置し、当該半導体装置の使用にあたり誤動作の原因となる外界ノイズの混入の低減が図られている。
従来の放熱構造を備えた半導体装置の断面を図１に示す。
図１を参照するに、当該半導体装置１０にあっては、半導体素子１がフリップチップ接続により、支持基板に実装されている。即ち、半導体素子１は、外部接続用バンプ２が形成された主表面が、支持基板である配線基板３の一方の主面（上面）に対向する様に実装（フェイスダウン実装）されている。
配線基板３は、その他方の主面（下面）に外部接続用の球状バンプ４が配設された所謂ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置を形成する。
半導体素子１と配線基板３との間には、アンダーフィル材４が充填され硬化されて、半導体素子１と配線基板３との接続が補強されている。
また、配線基板３の上には、接着フィルム５を介してヒートスプレッダ２０が載置されている。当該ヒートスプレッダ２０は、前記半導体素子１との熱的接触を図る為に、当該半導体素子１に対応する位置に熱伝導部２１が設けられ、半導体素子１の背面６（図１では上面に相当する面）と熱伝導部２１の熱伝導面２２との間に、熱伝導材料として半田合金７が配設されている。半導体素子１の背面６には、当該背面６上に於いて半田合金７が濡れ広がるように、金（Ａｕ）メッキ等の金属メッキが施されている。（図示せず）
かかる構造により、半導体素子１とヒートスプレッダ２０は、両者の間に配設された半田合金７により熱的に結合され、半導体素子１に於いて発生した熱はヒートスプレッダ２０に有効に伝達される。
一方、前記配線基板２上に於いて、前記半導体素子１の周囲には、デカップリングコンデンサ（容量素子）等の受動素子８が搭載されている。かかる受動素子８は電極が露出した状態で配線基板３上に設けられている。
当該デカップリングコンデンサにより、半導体装置１０の誤動作の原因となる外界ノイズの混入を低減することができる。尚、受動素子８としては、デカップリングコンデンサの他、抵抗・コイル等が必要に応じて搭載される。
また、半導体素子の発熱量を監視するために、サーミスタが配線基板２上に搭載されることもある。更に、配線基板２の他方の主面には、外部接続用端子となる半田ボール９が複数個配設されている。
尚、絶縁基板上に固定されたヒートシンクと、当該ヒートシンク上に半田材で固定された半導体素子とを含む半導体装置であって、前記ヒートシンクは、半導体素子と略同一形状を有すると共に、半導体素子が載置される載置面には半導体素子の周囲を囲む溝部を有し、当該溝部を埋めるように配置された半田材により半導体素子が固定される構成を有する半導体装置も提案されている（例えば、特許文献１参照）。
特開２００３−１２４４３８号公報
前述の如く、コンデンサ、サーミスタ等の受動素子８を備えた半導体装置１０に於いては、半導体素子１とヒートスプレッダ２０とを接続し熱的結合を図るために、当該半導体素子１とヒートスプレッダ２０との間の接続部材並びに熱伝導材料として半田合金７が適用されている。
従って、前記半導体素子１上へのヒートスプレッダ２０配設工程、前記配線基板２の他方の主面に対する外部接続用端子（半田ボール）９の装着工程、或いは当該半導体装置を電子機器の配線基板などに実装する際に熱が印加された場合、半田合金７の溶融を生じてしまう場合がある。
そして、溶融した半田合金７が、半導体素子１とヒートスプレッダ２０との間からアンダーフィル材４上及び配線基板３上を流れて受動素子８部に至り、例えば図１に於いて点線で囲んだ部分に於いて受動素子８の電極などに接触し、半導体装置１０の電源及びグランド間に短絡（ショート）を生じてしまう恐れがある。
このように流出した当該半田合金７と受動素子８の電極との接触を防止するために、受動素子８を半導体素子１からより遠い位置に配置すると、半導体装置１０の誤動作の原因となる外界ノイズの混入を効果的に低減することが困難となると共に、当該半導体装置の大型化を招来してしまう。
本発明は、この様な点に鑑みてなされたものであって、半導体素子とヒートスプレッダとを接続し、且つ当該半導体素子が発生する熱をヒートスプレッダに伝達する為の熱伝導材料（例えば、半田合金）が流出しても、配線基板上に搭載された受動素子などに接触することを防止することができる構成を有する半導体装置を提供することを目的とする。
本発明の一観点によれば、支持基板と、前記支持基板の一方の主面に搭載された半導体素子と、前記半導体素子に熱伝導部が接続された放熱体とを具備し、前記半導体素子は、前記支持基板の前記一方の主面に設けられた凹部に於いて当該支持基板に搭載され、前記半導体素子と前記放熱体の前記熱伝導部は熱伝導材料を介して接続され、前記支持基板の凹部内に於いて、前記半導体素子を囲繞して、壁状部材が配設され、前記壁状部材には、選択的に貫通部が配設されてなることを特徴とする半導体装置が提供される。
本発明によれば、半導体素子とヒートスプレッダとを接続し、且つ当該半導体素子が発生する熱をヒートスプレッダに伝達する為の熱伝導材料（例えば、半田合金）が流出しても、配線基板上に搭載された受動素子などに接触することを防止することができる構成を有する半導体装置を提供することができる。
以下、本発明の実施の形態について説明する。
［第１の実施の形態］
本発明の第１の実施の形態にかかる半導体装置について、図２乃至図１１を参照して説明する。
本発明の第１の実施の形態にかかる半導体装置の断面構造を図２に示す。図３は、図２に示す半導体装置に於けるヒートスプレッダを、半導体素子側より見た平面構造を示す。図４は、図２に示すヒートスプレッダの斜視図である。当該図２に示すヒートスプレッダの断面は、図３に於ける線Ｘ−Ｘ'に沿う断面である。
図２を参照するに、本実施形態における半導体装置３０は、半導体素子３１がフリップチップ接続法により、支持基板である配線基板（インターポーザー、回路基板、実装基板とも称される）３２の一方の主面上に実装されてなる半導体装置である。
即ち、本実施形態における半導体装置３０にあっては、その表面に外部接続用バンプ３３が形成された半導体素子３１が、当該表面を下向き（フリップチップ、フェイスダウン）とされて、配線基板３２の一方の主面（上面）の略中央に設けられた凹部４７内に実装されている。当該半導体素子３１は、シリコン（Ｓｉ）等からなる半導体基板の一方の主面（前記表面）に、能動素子、受動素子並びに多層配線層などをもって電子回路が形成されており、前記外部接続用バンプ３３により外部に接続される。
前記配線基板３２の厚さは、例えば約３．０ｍｍ以下に設定され、また半導体素子３１の厚さは、例えば約２００乃至６００μｍに設定されている。そして、前記凹部４７内に実装された半導体素子３１の上面（背面）が、配線基板３２の上面と略同じ高さに位置するよう、当該凹部４７の深さが設定されている。
また、前記配線基板３２の他方の主面（下面）には、外部接続用の球状バンプ３４が配設されている。かかる構造を有する半導体装置は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置と称される。尚、本発明は当該ＢＧＡ型半導体装置これに限られず、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置などにも適用することができる。
前記配線基板３２の凹部４７内に実装された半導体素子３１と配線基板３２との間には、アンダーフィル材３７が充填されて、これにより半導体素子３１と配線基板３２との接続が補強されている。当該アンダーフィル材３７としては、エポキシ系樹脂、或いはシアネートエステル系樹脂などを適用することができ、その厚さは例えば約２００乃至５００μｍに設定される。
尚、この様に配線基板３２に凹部を形成し、当該凹部に半導体素子３１をフリップチップ（フェイスダウン）実装すると共に、前記熱伝導材料の流れ出た部分を当該凹部に受容して配線基板３２上への流出を防止することが期待されるが、当該半導体素子の薄形化、支持基板の薄形化・小形化が要求され、またアンダーフィル材の適用に伴い、熱伝導材料を受用可能な十分な深さ、容積を有する凹部の設置が難しい。
本発明は、当該凹部の深さ、容積に関わらず、熱伝導材料の流出を阻止・抑制することができる半導体装置構造を提供する。
前記配線基板３２上には、本発明による特徴的構成を有するヒートスプレッダ（放熱体）４０が載置されている。当該ヒートスプレッダ４０について、図３及び図４を用いて説明する。
当該ヒートスプレッダ４０は、板状の本体部４１、当該本体部４１の一方の主面（図２あっては下面）の四辺に沿って鉛直方向に設けられた壁状の支持・固着部４２、同じく本体部４１の一方の主面（図２あっては下面）の略中央に於いて鉛直方向に設けられた熱伝導部４３、及び当該熱伝導部４３の周囲に於いて鉛直方向に設けられた壁部４４から構成される。
かかる構成に於いて、壁状の支持・固着部４２は、例えばエポキシ系の接着フィルム３９を介して前記配線基板３２上に固着される。当該壁状の支持・固着部４２は、配線基板３２と共に、半導体素子３１を気密封止する封止体としても機能する。
また、前記熱伝導部４３は、その高さ（図２に於ける上下方向の厚さ）が支持・固着部４２の高さよりも僅かに低くされ、その端部には半導体素子３１の背面３５（図２では上面に相当する面）と略同一面積を有する熱伝導面４５が設けられている。当該熱伝導面４５の平面形状は、半導体素子３１の寸法・形状に対応して例えば矩形状とされる。
また前記壁部４４は、前記熱伝導部４３の周囲に於いて当該熱伝導部４３から僅かに離間し、且つ当該ヒートスプレッダ４０が配線基板３２上に載置された際に、前記凹部４７の内側面から僅かに内側に位置するよう、前記熱伝導面４５の四辺に沿って配設されている。
かかる構成により、ヒートスプレッダ４０の熱伝導部４３と壁部４４との間には、空間４６（図２参照）が形成される。当該壁部４４の高さ（図２における上下方向の厚さ）は、固着支持部４２の高さ（図２における上下方向の厚さ）よりも僅かに高く、また熱伝導部４３の高さ（図２における上下方向の厚さ）よりも高くされて、配線基板３２上にヒートスプレッダ４０を載置した際に、当該壁部４４の下端は、凹部４７内に於いて当該凹部４７内に実装された半導体素子３１の側面近傍に位置する。
尚、熱伝導部４３の四隅（コーナー）部に対応する箇所には壁部４４は設けられず、空間４６内外の空気の流通が可能とされる。当該壁部４４が設けられていない箇所は、熱伝導面４５の四隅に対応する全ての箇所に設ける必要はなく、空間４６内外の空気の流通を可能とするものであれば、四隅の何れか一箇所に対応するものであってもよい。
この様な構造を有するヒートスプレッダ４０は、例えばアルミニウム・シリコン・カーバイド（ＡｌＳｉＣ）等の金属粉末の焼成体により形成されるが、銅（Ｃｕ）等の金属材料から形成されてもよい。
当該ヒートスプレッダ４０の表面には、ヒートスプレッダ４０側よりニッケル（Ｎｉ）／金（Ａｕ）メッキが施される。ニッケル／金メッキに代えて、ニッケル（Ｎｉ）メッキを適用することもできる。
前記配線基板３２の凹部４７内に実装された半導体素子３１の背面３５（図２では上面に相当する面）とヒートスプレッダ４０の熱伝導面４５との間には、熱伝導材料として半田合金３６が配設される。
即ち、半導体素子３１とヒートスプレッダ４０は、その間に配設された半田合金３６により熱的に結合される。半田合金３６は、熱伝導性樹脂、銀ペースト等よりも熱伝導性が高く、半導体素子３１に於いて発生した熱を効率良くヒートスプレッダ４０に伝達する。尚、本実施例並びに以下に示す例にあっては、熱伝導材料の一例として半田合金３６を用いているが、これに限らず例えば銀（Ａｇ）ペースト等の導電性の接着材料であってもよい。
前記半田合金３６の厚さは、例えば約５０乃至４００μｍに設定される。
尚、半導体素子３１の背面３５には、半田合金３６の濡れ広がりを容易とするように、予め金（Ａｕ）メッキ等の金属メッキが施されていることが好ましい。
そして、前記配線基板３２上には、その凹部４７の周囲にデカップリングコンデンサ等の受動素子３８が搭載される。当該受動素子３８は、電極が露出した状態で、当該配線基板３２上の電極に接続される。
当該デカップリングコンデンサにより、半導体装置３０の誤動作の原因となる外界ノイズの混入が低減される。受動素子３８としては、デカップリングコンデンサの他、抵抗・コイル等が必要に応じて搭載される。また、当該配線基板３２の凹部４７内には、半導体素子３１がフリップチップ接続法により実装される。
当該配線基板３２上に、前記ヒートスプレッダ４０が載置されると、当該ヒートスプレッダ４０の壁部４４の下端部は、配線基板３２の凹部４７内に実装された半導体素子３１の側面近傍に位置し、壁部４４は半導体素子３１の周囲を囲繞する。
従って、当該ヒートスプレッダ４０と半導体素子３１とを熱的に結合し、且つ当該ヒートスプレッダ４０を配線基板３２に固着する熱処理を行った際、半導体素子３１の背面３５（図２では上面に相当する面）とヒートスプレッダ４０の熱伝導面４５との間に配設された半田合金３６が溶融し、半導体素子３１の背面３５とヒートスプレッダ４０の熱伝導面４５との間から周囲に流出しても、壁部４４によって当該半田合金３６の更なる流出は阻害され、半田合金３６は凹部４７内に留まる。
かかる半田合金３６の溶融・流出は、前述の如く、配線基板３２の他方の主面に対する外部接続用端子（半田ボール）の装着工程、或いは当該半導体装置を電子機器の配線基板などに実装する際に熱が印加された場合にも生じ得るが、この様な場合にも壁部４４によって半田合金３６の更なる流出は阻害され、半田合金３６は凹部４７内に留まる。
従って、当該半田合金３６が配線基板３２上のデカップリングコンデンサなどの受動素子３８搭載部まで流出し、当該受動素子３８の電極に接触して半導体装置３０の電源及びグランド間が短絡（ショート）してしまうことが防止される。
また、配線基板３２上への半田合金３６の流出を防止することができるため、当該凹部４７の周囲に於いて、半導体素子３１のより近傍にデカップリングコンデンサなどの受動素子３８を搭載することができ、外界ノイズの混入をより効果的に低減・防止することができる。
即ち、本実施例による半導体装置にあっては、かかる構造により、配線基板３２に搭載された半導体素子に於いて生ずる熱を効果的に放散することが可能であると共に、当外配線基板３２の大型化を招くことなく、デカップリングコンデンサなどの受動素子３８を搭載することができる。
従って、半導体素子３１からの発熱を効果的に放散しつつ、外界ノイズの混入を低減・防止することができる、より小型化された半導体装置が提供される。
次に、図５乃至図７を参照して、本発明の第１の実施の形態にかかる半導体装置の変形例について説明する。
当該第１の実施の形態の変形例に係る半導体装置の断面を、図５に示す。また図６は、図５に示す半導体装置に於けるヒートスプレッダを半導体素子側より見た平面構造を示す。また図７は、図６に示すヒートスプレッダの斜視図であり、図５に示すヒートスプレッダの断面は、図６の線Ｘ−Ｘ'に於ける断面である。
尚、前記図２乃至図４に示した実施例に対応する部位には同じ符号を付し、説明を省略する。
本変形例にかかる半導体装置５０にあっては、ヒートスプレッダ６０の壁部６１の構造が、前記ヒートスプレッダ４０の壁部４４の構造と相違する。
即ち、本変形例にかかるヒートスプレッダ６０にあっては、その壁部６１は、熱伝導部４３の熱伝導面４５の四辺から僅かに離間し、且つ当該ヒートスプレッダ６０が配線基板３２上に載置された際に当該配線基板３２の凹部４７の内側面から僅かに内側に位置するよう、前記熱伝導面４５の四辺に沿って配設されている。また、当該壁部６１は、熱伝導面４５の四隅に対応する箇所にも設けられている。従って、壁部６１と熱伝導部４３との間には、空間４６（図５参照）が形成されている。
また、当該壁部６１の高さ（図５に於ける上下方向の厚さ）は、固着支持部４２の高さ（図５における上下方向の厚さ）よりも僅かに高く、また熱伝導部４３の高さ（図５における上下方向の厚さ）よりも高く、配線基板３２の上に当該ヒートスプレッダ６０を載置した際に、壁部６１の下端は配線基板３２の凹部４７内に於いて、当該凹部４７内に実装された半導体素子３１の側面近傍に位置する。
そして、本変形例の特徴的構成として、当該壁部６１には当該壁部６１を貫通する貫通孔６２（図６に於いては点線で示されている）が、各壁面に２個ずつ配設されている。当該貫通孔６２は、壁部６１の基部即ち本体部４１と接している箇所近傍であって、且つ熱伝導面４５の四隅近傍に配設されている。
更に、前記配線基板３２上にあっては、前記凹部４７の周囲であって且つ前記貫通孔６２に対向しない箇所に、デカップリングコンデンサ等の受動素子３８が搭載されている。
図５に示すヒートスプレッダの断面にあっては、図６に於いて貫通孔６２を通過する線Ｘ−Ｘ'に沿う断面であるため、当該受動素子３８は図示されていない。
かかる構造に於いて、前記ヒートスプレッダ６０を配線基板３２上に載置すると、当該ヒートスプレッダ６０の壁部６１の下端部は、前述の如く配線基板３２の凹部４７内に実装された半導体素子３１の側面近傍に位置し、壁部６１は半導体素子３１の周囲を囲繞する。
従って、半導体素子３１の背面３５（図５では上面に相当する面）とヒートスプレッダ６０の熱伝導面４５との間に配設された半田合金３６が溶融し、半導体素子３１の背面３５とヒートスプレッダ４０の熱伝導面４５との間から周囲に流出しても、当該壁部６１によって半田合金３６の更なる流出は阻害され、半田合金３６は凹部４７内に留まる。
かかる半田合金３６の溶融・流出は、前述の如く、配線基板３２の他方の主面に対する外部接続用端子（半田ボール）の装着工程、或いは当該半導体装置を電子機器の配線基板などに実装する際に熱が印加された場合にも生じ得るが、この様な場合にも壁部６１によって半田合金３６の更なる流出は阻害され、半田合金３６は凹部４７内に留まる。
従って、当該半田合金３６が配線基板３２上のデカップリングコンデンサなどの受動素子３８搭載部まで流出し、当該受動素子３８の電極に接触して半導体装置３０の電源及びグランド間が短絡（ショート）してしまうことが防止される。
また、配線基板３２上への半田合金３６の流出を防止することができるため、当該凹部４７の周囲に於いて、半導体素子３１のより近傍にデカップリングコンデンサなどの受動素子３８を搭載することができ、外界ノイズの混入をより効果的に低減・防止することができる。
即ち、本実施例による半導体装置にあっては、かかる構造により、配線基板３２に搭載された半導体素子に於いて生ずる熱を効果的に放散することが可能であると共に、当外配線基板３２の大型化を招くことなく、デカップリングコンデンサなどの受動素子３８を搭載することができる。
従って、半導体素子３１からの発熱を効果的に放散しつつ、外界ノイズの混入を低減・防止することができる、より小型化された半導体装置が提供される。
また、前述の如く、本変形例の特徴的構成として、熱伝導部４３の熱伝導面４５の四辺から空間４６を介して配設される壁部６１には、当該壁部６１を貫通する貫通孔６２が配設されている。当該貫通孔６２は、壁部６１の基部即ち本体部４１と接している箇所近傍であって、且つ熱伝導面４５の四隅近傍に配設されている。
従って、ヒートスプレッダ６０を配線基板３２上に載置・固定する際、貫通孔６２は、空間４６内の空気の効果的に流通を可能とし、半導体素子３１の背面３５とヒートスプレッダ６０の熱伝導面４５との間に於ける半田合金３６の良好な濡れ広がりを可能とする。
一方、前記配線基板３２上にあっては、前記貫通孔６２に対向しない箇所に、デカップリングコンデンサ等の受動素子３８が搭載される。従って、仮に貫通孔６２から半田合金３６が流出しても、受動素子３８に半田合金３６が到達することは回避される。
尚、図示される本変形例にあっては、貫通孔６２は、壁部６１の４つの側面であって、壁部６１が本体部４１と接触している箇所近傍であって熱伝導面４５の四隅近傍に２個配設されている。しかしながら、当該貫通孔６２は、空間４６内の空気の流通を可能とする限り、４つの壁部６１の何れか１箇所に一つ以上配設されればよい。
更に、壁部６１を貫通して空間４６内の空気を逃すことができる限り、前記貫通孔６に限られず、図８に示すようなスリット構造であってもよい。図８に於いて、図７に示す構造に対応する部位については同じ符号を付してその説明を省略する。
本変形例にかかるヒートスプレッダ７０にあっては、その壁部６１は、熱伝導部４３の熱伝導面４５の四辺から僅かに離間し、且つ当該ヒートスプレッダ６７が配線基板３２上に載置された際に当該配線基板３２の凹部４７の内側面から僅かに内側に位置するよう、前記熱伝導面４５の四辺に沿って配設されている。また、当該壁部６１は、熱伝導面４５の四隅に対応する箇所にも設けられている。従って、壁部６１と熱伝導部４３との間には、空間（図５参照）が形成されている。
当該壁部６１の高さ（図５に於ける上下方向の厚さ）は、固着支持部４２の高さ（図５における上下方向の厚さ）よりも僅かに高く、また熱伝導部４３の高さ（図５における上下方向の厚さ）よりも高く、配線基板３２の上に当該ヒートスプレッダ６０を載置した際に、壁部６１の下端は配線基板３２の凹部４７内に於いて、当該凹部４７内に実装された半導体素子３１の側面近傍に位置する。
そして、本変形例の特徴的構成として、当該壁部６１には、当該壁部側面を貫通するスリット６５が、各面に２個ずつ熱伝導面４５の四隅近傍に配設されている。
このようなスリット形状であっても、当該空間４６内の空気の流通を可能とし、半導体素子３１の背面３５又はヒートスプレッダ６０の熱伝導面４５上における半田合金３６の良好な濡れ広がりを果たすことができる。
尚、当該スリット６５も、空間４６内の空気の流通を可能とする限り、４つの壁部６１の何れかに１個所に一つ以上設けられていればよい。
また、前記図２に示すヒートスプレッダ３０に於いては、図９及び図１０に示すように、壁部４４の下端部に樹脂被覆７５を配設してもよい。
ここで、図９は、ヒートスプレッダ４０の壁部４４の下端部に予め樹脂被覆７５を施し、当該ヒートスプレッダ４０を配線基板３２上に載置する状態を示し、図１０は、当該ヒートスプレッダ４０を配線基板３２側から見た状態を示す。図９は、図１０に於いて線Ｘ−Ｘ'に沿う断面を示している。
この様に、壁部４４の下端に樹脂被覆７５が施されたヒートスプレッダ４０を配線基板３２上に載置すると、壁部４４の下端に設けられた樹脂被覆７５は、少なくとも凹部４７の底部に於いてアンダーフィル材３７に接し、これにより半田合金３６が凹部４７から流出することを効果的に抑制・防止することができる。
また、図１１に示すように、ヒートスプレッダ６０に於いても、壁部６１の下端部に樹脂被覆７５を設けてもよい。
即ち、ヒートスプレッダ６０の壁部６１の下端部であって、四隅を除く部分に樹脂被覆７５を施し、当該ヒートスプレッダ６０を配線基板３２上に載置すると、壁部６１の下端に設けられた樹脂被覆７５は、少なくとも凹部４７の底部に於いてアンダーフィル３７に接する。
これにより、半田合金３６が凹部４７から流出することを効果的に抑制・防止することができる。
［第２の実施の形態］
図１２乃至図１６を参照して、本発明の第２の実施の形態にかかる半導体装置について説明する。
本発明の第２の実施の形態に係る半導体装置８０に於ける、ヒートスプレッダ９０を配線基板３２上に載置する状態を図１２に示す。
当該半導体装置８０に於ける示す配線基板３２の平面形状を図１３に示し、図１４には、図１２に示すヒートスプレッダ９０を半導体素子３１側から見たときの形状を示す。図１２は、図１３及び図１４に於ける線Ｘ−Ｘ'に対応した断面を示している。なお、以下の説明に於いては、前記第１の実施の形態に於ける部位に対応する部位には同じ符号を付してその説明を省略する。
図１２及び図１３を参照するに、半導体素子３１が、配線基板３２の凹部４７にフリップチップ実装されている。
平面が略矩形形状を有する凹部４７の周囲であって、当該略矩形の各辺の略中央に相当する箇所のプリント基板３２上に、２個ずつ受動素子３８が搭載されている。
図１２及び図１４を参照するに、ヒートスプレッダ９０は、板状の本体部４１、本体部４１の下面の四辺に沿って鉛直方向に設けられ接着フィルム３９を介してプリント基板３２に載置される支持・固着部４２、及び本体部４１の下面の略中央に於いて鉛直方向に設けられた熱伝導部９３などから構成される。
熱伝導部９３の端部には、略矩形状で、半導体素子３１の背面３５（図１２では上面に相当する面）よりも大きな面積を有する熱伝導面９５が形成され、当該熱伝導部９３の熱伝導面９５の外周よりも外側部分には、壁部９４が鉛直方向に延設されている。
ヒートスプレッダ９０の上面と、熱伝導部４３の熱伝導面９５との間の距離（図１２に於ける上下方向の厚さ）は、支持・固着部４２の高さ（図１２における上下方向の厚さ）よりも僅かに短く設定されている。
前記壁部９４は、配線基板３２の上にヒートスプレッダ９０を載置した際に、配線基板３２の凹部４７の内側面から僅かに内側に位置するように、前記熱伝導部４３の四辺に沿って配設されている。当該壁部９４の内側面は半導体素子３１の側面から離間する。但し、熱伝導面９５の四隅に対応する箇所には壁部９４は設けられていない。
当該壁部９４の高さ（図１２における上下方向の厚さ）は、支持・固着部４２の高さ（図１２に於ける上下方向の厚さ）よりも僅かに高く、配線基板３２の上にヒートスプレッダ９０を載置したときに、壁部９４の下端は配線基板３２の凹部４７の内にあって、半導体素子３１の側面に対向し且つ当該側面から離間して位置する。
ヒートスプレッダ９０は、アルミニウム・シリコン・カーバイド（ＡｌＳｉＣ）等の粉末焼成体により形成されるが、銅（Ｃｕ）等の金属材料から形成されてもよい。
当該ヒートスプレッダ９０の表面には、ニッケル（Ｎｉ）／金（Ａｕ）メッキが施される。ニッケル／金メッキの代わりに、ニッケル（Ｎｉ）メッキを適用することもできる。
配線基板３２の凹部４７内に実装された半導体素子３１の背面３５（図１２では上面に相当する面）とヒートスプレッダ９０の熱伝導面９５との間には、熱伝導材料として半田合金３６が配設される。
かかる構造に於いて、ヒートスプレッダ９０を配線基板３２上に載置すると、壁部９４の下端部はプリント基板３２の凹部４７の内部に実装された半導体素子３１の側面近傍に位置し、壁部９４は半導体素子３１の周囲を囲繞する。
従って、プリント基板３２の凹部４７内に実装された半導体素子３１の背面３５（図１２では上面に相当する面）とヒートスプレッダ９０の熱伝導面９５との間に配設された半田合金３６が溶融し、半導体素子３１の背面３５とヒートスプレッダ９０の熱伝導面９５との間から外側に流出しても、壁部９４によって半田合金３６の更なる流出が阻害され、半田合金３６は凹部４７内に留まる。
かかる半田合金３６の溶融・流出は、前述の如く、配線基板３２の他方の主面に対する外部接続用端子（半田ボール）の装着工程、或いは当該半導体装置を電子機器の配線基板などに実装する際に熱が印加された場合にも生じ得るが、この様な場合にも壁部９４によって半田合金３６の更なる流出は阻害され、半田合金３６は凹部４７内に留まる。
従って、当該半田合金３６が配線基板３２上のデカップリングコンデンサなどの受動素子３８搭載部まで流出し、当該受動素子３８の電極に接触して半導体装置３０の電源及びグランド間が短絡（ショート）してしまうことが防止される。
また、配線基板３２上への半田合金３６の流出を防止することができるため、当該凹部４７の周囲に於いて、半導体素子３１のより近傍にデカップリングコンデンサなどの受動素子３８を搭載することができ、外界ノイズの混入をより効果的に低減・防止することができる。
即ち、本実施例による半導体装置にあっては、かかる構造により、配線基板３２に搭載された半導体素子に於いて生ずる熱を効果的に放散することが可能であると共に、当外配線基板３２の大型化を招くことなく、デカップリングコンデンサなどの受動素子３８を搭載することができる。
従って、半導体素子３１からの発熱を効果的に放散しつつ、外界ノイズの混入を低減・防止することができる、より小型化された半導体装置が提供される。
また、本実施の形態にあっては、熱伝導面９５の四隅に対応する箇所には壁部９４が設けられていないことにより、当該ヒートスプレッダ９０を配線基板３２上に載置・固着する際、壁部９４が設けられていない部位は、空気の流動並びにヒートスプレッダ９０からの圧力を逃す役割を果たし、半導体素子３１の背面３５又はヒートスプレッダ９０の熱伝導面９５上における半田合金３６の良好な濡れ広がりをもたらす。
尚、壁部９４が設けられていない箇所は、熱伝導面９５の四隅に対応する箇所全てである必要はなく、載置．固着の際にヒートスプレッダ９０からの圧力を逃すことができれば、熱伝導面９５の四隅のうちの少なくとも一箇所であればよい。
本実施の形態に於いても、図９及び図１０に示す例のように、壁部９４の下端部に樹脂被覆７５を施してよく、かかる樹脂被覆７５が、少なくとも凹部４７の底部に於けるアンダーフィル材３７に接する。
これにより、半田合金３６が凹部４７から流出することを効果的に抑制・防止することができる。
次に、前記第２の実施の形態にかかる半導体装置の変形例について図面を用いて説明する。
図１５は、当該第２の実施の形態の第１の変形例に係る半導体装置１００の断面を示し、図１６は、かかる半導体装置１００に於けるヒートスプレッダ１１０を半導体素子３１側から見た状態を示す。尚、図１５は、図１６に於ける線Ｘ−Ｘ'に沿う断面を示す。また図１５及び図１６に於いて、前記図１２乃至図１４に示される部位と対応する部位については同じ符号を付して、その説明を省略する。
本変形例の半導体装置１００にあっても、半導体素子３１は、配線基板３２のほぼ中央に配設され、平面形状が略矩形形状を有する凹部４７内にフリップチップ実装されている。
そして、本変形例の半導体装置１００にあっても、ヒートスプレッダ１１０に於ける壁部１１１は熱伝導部１１３から分離されず、当該ヒートスプレッダ１１０を、配線基板３２の上に載置した際に、壁部１１１が配線基板３２の凹部４７の内側面から僅かに内側に位置するように、前記熱伝導部４３の四辺に沿って熱伝導面１１５を囲んで配設されている。
また、前期図１２乃至図１４に示す構成と異なり、熱伝導面１１５の四隅に対応する箇所にも壁部１１１が設けられている。
前記壁部１１１の高さ（図１５における上下方向の厚さ）は、支持・固着部４２の高さ（図１５における上下方向の厚さ）よりも僅かに長く、配線基板３２の上にヒートスプレッダ１１０を載置したときに、壁部１１１の下端は配線基板３２の凹部４７の内部に位置する。
また、熱伝導面１１５の四辺に沿って設けられた壁部１１１には、当該壁部１１１を貫通する貫通孔１１２（図１６に於いては点線で示されている）がそれぞれ２個ずつ配設されている。より具体的には、当該貫通孔１１２は、壁部１１１が熱伝導部１１３と接している箇所の近傍に於いて、熱伝導面１１５の四隅近傍に設けられている。
更に、前記配線基板３２上に於いて、前記ヒートスプレッダ１１０の貫通孔１１２に対向しない箇所に、デカップリングコンデンサ等の受動素子３８が搭載される。即ち、配線基板３２上の、前記凹部４７の周囲であって当該矩形状凹部４７の各辺の略中央に相当する箇所に、それぞれ２個搭載されている。
図１５に示すヒートスプレッダの断面は、図１６に於いて、当該貫通孔１１２を通過する線Ｘ−Ｘ'に沿う断面であるため、受動素子３８の図示は省略されている。
かかる構造に於いて、ヒートスプレッダ１１０を配線基板３２上に載置・固着すると、壁部１１１の下端部は半導体素子３１の側面近傍に位置し、壁部１１１は当該半導体素子３１の周囲を囲繞する。
従って、配線基板３２の凹部４７内に実装された半導体素子３１の背面３５（図１５では上面に相当する面）とヒートスプレッダ１１０の熱伝導面１１５との間に配設された半田合金３６が溶融し、半導体素子３１の背面３５とヒートスプレッダ１１０の熱伝導面１１５との間から外側に流出しても、壁部１１１によって半田合金３６の更なる流出が阻害され、半田合金３６は凹部４７内に留まる。
かかる半田合金３６の溶融・流出は、前述の如く、配線基板３２の他方の主面に対する外部接続用端子（半田ボール）の装着工程、或いは当該半導体装置を電子機器の配線基板などに実装する際に熱が印加された場合にも生じ得るが、この様な場合にも壁部１１１によって半田合金３６の更なる流出は阻害され、半田合金３６は凹部４７内に留まる。
従って、当該半田合金３６が配線基板３２上のデカップリングコンデンサなどの受動素子３８搭載部まで流出し、当該受動素子３８の電極に接触して半導体装置１００の電源及びグランド間が短絡（ショート）してしまうことが防止される。
また、配線基板３２上への半田合金３６の流出を防止することができるため、当該凹部４７の周囲に於いて、半導体素子３１のより近傍にデカップリングコンデンサなどの受動素子３８を搭載することができ、外界ノイズの混入をより効果的に低減・防止することができる。
即ち、本変形例による半導体装置１００にあっては、かかる構造により、配線基板３２に搭載された半導体素子３１に於いて生ずる熱を効果的に放散することが可能であると共に、当外配線基板３２の大型化を招くことなく、デカップリングコンデンサなどの受動素子３８を搭載することができる。
従って、半導体素子３１からの発熱を効果的に放散しつつ、外界ノイズの混入を低減・防止することができる、より小型化された半導体装置が提供される。
また、本変形例では、壁部１１１に貫通孔１１２が形成されているため、ヒートスプレッダ１１０を配線基板３２上に載置・固着する際、空気或いはヒートスプレッダ１１０からの圧力は当該貫通孔１１２を通して流通し、半導体素子３１の背面３５又はヒートスプレッダ１１０の熱伝導面１１５上における半田合金３６の良好な濡れ広がりを実現することができる。
また、配線基板３２上にあって、前記壁部１１１に形成された貫通孔１１２から離れた箇所に、当該貫通孔１１２と対向しないように、デカップリングコンデンサ等の受動素子が搭載されるため、仮に当該貫通孔１１２から半田合金３６が流出しても、受動素３８子に半田合金３６が到達することを回避することができる。
なお、本例では、４つの壁部１１１であって、壁部１１１が本体部４１と接触している箇所近傍であって熱伝導面１１５の四隅近傍に、貫通孔１１２が２個ずつ形成されている。しかしながら、当該貫通孔１１２は、載置・固着の際にかかるヒートスプレッダ１１０からの圧力を逃すことができる限り、壁部１１１の４つの側面のいずれかの側面に１個以上設けられていればよい。
また、壁部１１１の側面を貫通して、載置の際にかかるヒートスプレッダ１１０からの圧力を逃すことができる限り、貫通孔１１２の如き孔に限られず、前記図８に示すようなスリット形状であってもよい。
なお、本変形例に於いても、壁部１１１の下端に樹脂被覆７５を施してもよい。当該樹脂被覆７５は、少なくとも凹部４７の底部に於いてアンダーフィル材３７に接し、これにより半田合金３６が凹部４７から流出することを効果的に抑制・防止することができる。
次に、図１７及び図１８を参照して、本発明の第２の実施の形態にかかる半導体装置の第２の変形例について説明する。
図１７は、当該第２の変形例に係る半導体装置の断面を示し、図１８は、図１７に於いて点線で囲んだ部分を拡大して示す。
当該第２の変形例は、前記第１の変形例の変形例でもある。従って、図１５及び図１６に示す部位と対応する部位には同じ符号を付し、その説明を省略する。
本変形例にあっては、図１７及び図１８に示すように、ヒートスプレッダ１３０の壁部１３４は、前記図１５及び図１６に示した壁部１１１よりも長く、即ち凹部４７の底部により近接するように設定されており、ヒートスプレッダ１３０を配線基板３２上に載置した際、当該壁部１３４は半導体素子３１の周囲を囲繞すると共にその下端部は凹部４７の底部に充填されたアンダーフィル材３７に接し、更に、当該アンダーフィル材３７の内部に位置する。従って、壁部１３４の下端部とアンダーフィル材３７との間に隙間が形成されない。
かかる構造により、半田合金３６が凹部４７から流出することをより確実に防止することができる。かかる構造はアンダーフィル３７が比較的軟らかい材質から成る場合に特に有効である。
なお、本変形例に於いても、貫通孔１１２は、壁部１３４の４つの側面であって、壁部１３４が本体部４１と接触している箇所近傍であって熱伝導面１１５の四隅近傍に、各側面に２個ずつ形成されているが、当該貫通孔１１２は、少なくとも壁部１３４の４つの側面のいずれかの側面に１個以上設けられていればよい。また、その形状も孔に限られず、図８に示すようなスリット形状であってもよい。
また、この図１７及び図１８に示す構造を、前記図２、図５、或いは図１２に示す構成にも適用することができる。
このように、上述の構造を備えた半導体装置３０、５０、８０、１０、１２０では、熱伝導材料である半田合金３６の流出が、配線基板３２の凹部４７及びヒートスプレッダ４０、６０、７０、９０、１１０、１３０の壁部４４、６１、９４、１１１、１３４により防止されるため、コンデンサ等の受動部品３８を、凹部４７以外の箇所のプリント基板３２上であって、半導体素子３１の近くに設けることができ、更に、半導体素子３１からの配線長を短縮することができる。
以上説明した本発明による半導体装置３０、５０、８０、１０、１２０にあっては、例えば図１９に示すように、ヒートスプレッダ上に放熱フィン２００を配置することができる。図１９は、前記図１２に示す半導体装置８０に於いて、ヒートスプレッダ９０上に放熱フィン２００を配置した例を示す。
即ち、図１９に示す例では、半導体装置８０のヒートスプレッダ９０上に、接着シート２０１を介して放熱フィン２００が配設されている。尚、当該半導体装置８０の配線基板３２の下面にも、デカップリングコンデンサ等の受動素子３８が搭載されている。
かかる構造により、半導体素子３１とヒートスプレッダ９０は、両者間に配設された半田合金３６により熱的に結合され、半導体素子３１に於いて発生した熱は半田合金３６を介してヒートスプレッダ９０に有効に伝達され、更に放熱フィン２００を介して半導体装置８０の外部に放熱される。
尚、配線基板３２の下面にも、受動素子３８を設けることにより、半導体素子３１からの配線長を短縮することができる。
この様な放熱フィン２００の配設は、前述の半導体装置３０、５０、１０、１２０に於いても適用することができ、また配線基板３２の下面に、デカップリングコンデンサ等の受動素子３８を配設することも必要に応じて適用することができる。
次に、本発明の実施形態に係る半導体装置の製造過程を、図２０及び図２１を参照して説明する。
図２０及び図２１に示す例では、一例として、前記図１２に示す半導体装置８０の製造工程を示している。
当該半導体装置８０の製造にあっては、先ず配線基板３２を形成する（図２０（ａ）参照）。即ち、有機絶縁材料あるいは無機絶縁材料からなる絶縁層の表面に導電層を形成し、これを必要数積層し、更に必要に応じて層間接続部などを形成する周知の製造方法により、配線基板３２を形成する。
この時、当該配線基板３２のほぼ中央部に設けられる凹部４７の深さは、後の工程に於いて当該凹部４７内に半導体素子３１を搭載した際に、当該半導体素子３１の上面、即ち当該半導体素子がフリップチップ接続法により搭載された場合にはその裏面の位置が、配線基板３２の上面と略同じ位置になるように設定される。尚、凹部４７の深さ、半導体素子３１の裏面の位置は、必要に応じて設定される。
次に、配線基板３２上であって、前記凹部４７の周囲にデカップリングコンデンサ等の受動素子３８を載置する（図２０（ｂ）参照）。図示されていないが、配線基板３２上には当該受動素子３８が接続される電極が配設されている。
次いで、配線基板３２の主面に形成された凹部４７内に、表面にバンプ３３が形成された半導体素子３１をフリップチップ接続法により実装する（図２０（ｃ）参照）。図示されていないが、凹部４７内の配線基板３２上には当該半導体素子３１が接続される電極が配設されている。
次に、配線基板３２の凹部４７内に実装された半導体素子３１と配線基板３２の凹部４７の底部との間に、アンダーフィル材３７を充填し硬化する（図２０（ｄ）参照）。これにより半導体素子３１と配線基板３２との接続が補強される。
次いで、半導体素子３１の背面３５に半田合金３６を形成した後、図１２或いは図１４に示す構造を有し、且つ支持・固着部４２の端部に接着フィルム３９を配置したヒートスプレッダ９０を、前記配線基板３２上に載置し、２５０℃ほどに加熱して半田合金３６を溶融し、ヒートスプレッダ９０を配線基板３２上に固着する（図２１（ｅ）参照）。
その結果、図２１（ｆ）に示す構造、即ち、ヒートスプレッダ９０の壁部９４が、配線基板３２の凹部４７の内壁から僅かに内側に位置するように当該四辺に沿って、また、壁部９４の内壁が半導体素子３１の側面から離間して且つ当該半導体素子３１の周囲を囲繞するように、更には、当該壁部９４の下端部が配線基板３２の凹部４７の内部に位置する構造が形成される。
従って、前記半田合金３６が半導体素子３１とヒートスプレッダ９０との間から流出しても、壁部９４により半田合金３６の更なる流出が阻害され、半田合金３６は凹部４７内に留まる。
しかる後、前記配線基板３２の他方の主面（下面）に、外部接続用端子となる球状バンプ３４を配設して、半導体装置８０を形成する。この外部接続用端子の配設工程に於いて、前記半田合金３６の溶融・流出が生じても、壁部９４によって半田合金３６の更なる流出は阻害され、半田合金３６は凹部４７内に留まる。
更に、当該半導体装置８０を電子機器の配線基板などに実装する際に前記半田合金３６の溶融・流出が生じても、壁部９４によって半田合金３６の更なる流出は阻害され、半田合金３６は凹部４７内に留まる。
なお、図２０及び図２１に示す例では、図１２に示す半導体装置８０の製造工程を示したがが、図２１に示す工程に於いて、ヒートスプレッダ９０の代わりに、ヒートスプレッダ４０、６０、７０、１１０、１３０を適用することにより、半導体装置３０、５０、１００或いは半導体装置１２０を形成することができる。
また、図２１（ｅ）に示す工程に於いて、ヒートスプレッダ４０、６０の壁部４４、６１の端部に接着剤７５を被着し、その後図２１（ｆ）及び（ｇ）に示す工程を施すことにより、図９乃至図１０に示す半導体装置３０を形成することができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内に於いて、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
（付記１）支持基板と、
前記支持基板の一方の主面に搭載された半導体素子と、
前記半導体素子に熱伝導部が接続された放熱体と
を具備し、
前記半導体素子は、前記支持基板の前記一方の主面に設けられた凹部に於いて当該支持基板に搭載され、
前記半導体素子と前記放熱体の前記熱伝導部は熱伝導材料を介して接続され、
前記支持基板の凹部内に於いて、前記半導体素子を囲繞して、壁状部材が配設されてなることを特徴とする半導体装置。
（付記２）前記壁状部材は、前記半導体素子の側面を囲繞して配設されてなることを特徴とする付記１記載の半導体装置。
（付記３）前記壁状部材は、前記放熱体の熱伝導部の周囲に配設されてなることを特徴とする付記１記載の半導体装置。
（付記４）前記壁状部材には、選択的に貫通部が配設されてなることを特徴とする付記１記載の半導体装置。
（付記５）前記支持基板の、前記一方の主面に設けられた凹部の周囲には、前記半導体素子と電気的に接続される受動素子が搭載されてなることを特徴とする付記１記載の半導体装置。
（付記６）前記半導体素子は、その主面を支持基板に対向させて、当該支持基板の凹部内に搭載されてなることを特徴とする付記１記載の半導体装置。
（付記７）前記放熱体の熱伝導部は、熱伝導材料を介して前記半導体素子の背面に接続されてなることを特徴とする付記１記載の半導体装置。
（付記８）前記半導体素子と前記放熱体の熱伝導部は、融点の低い熱伝導材料を介して接続されてなることを特徴とする付記１記載の半導体装置。
（付記９）前記壁状部材は、前記熱伝導部と一体に放熱体に配設されてなることを特徴とする付記１記載の半導体装置。
従来の放熱構造を備えた半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 図２に示すヒートスプレッダを下から見たときの図である。 図２に示すヒートスプレッダを１８０度回転させたときの斜視図である。 本発明の第１の実施の形態の変形例に係る半導体装置の断面図である。 図５に示すヒートスプレッダを下から見たときの図である。 図５に示すヒートスプレッダを１８０度回転させたときの斜視図である。 図５に示すヒートスプレッダの変形例であって、図７に示す状態と同じ状態のときの斜視図である。 図２乃至図４に示すヒートスプレッダの壁部の下端上に樹脂を設けて、当該ヒートスプレッダをプリント基板上に載置する場合を示す断面図である。 図９に示すヒートスプレッダを下から見たときの図である。 壁部の下端上に樹脂が設けられた、図５に示すヒートスプレッダを下から見たときの図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 図１２に示すプリント基板３２の平面図である。 図１２に示すヒートスプレッダを下から見たときの図である。 本発明の第２の実施の形態の第１の変形例に係る半導体装置の断面図である。 図１５に示すヒートスプレッダを下から見たときの図である。 本発明の第２の実施の形態の第２の変形例に係る半導体装置の断面図である。 図１７に於いて点線で囲んだ部分の拡大図である。 図１２に示す半導体装置の実施態様を示す断面図である。 本発明の実施形態に係る半導体装置の製造過程を説明するための図（その１）である。 本発明の実施形態に係る半導体装置の製造過程を説明するための図（その２）である。
符号の説明
３０、５０、８０、１００、１２０ 半導体装置
３１ 半導体素子
３２ 配線基板
３５ 熱伝導面
３６ 半田合金
４０、６０、７０、９０、１１０、１３０ ヒートスプレッダ
４４、６１、９４、１１１、１３４ 壁部
４７ 凹部
６２、１１２ 貫通孔

Claims (4)

  1. 支持基板と、
    前記支持基板の一方の主面に搭載された半導体素子と、
    前記半導体素子に熱伝導部が接続された放熱体と
    を具備し、
    前記半導体素子は、前記支持基板の前記一方の主面に設けられた凹部に於いて当該支持基板に搭載され、
    前記半導体素子と前記放熱体の前記熱伝導部は熱伝導材料を介して接続され、
    前記支持基板の凹部内に於いて、前記半導体素子を囲繞して、壁状部材が配設され、
    前記壁状部材には、選択的に貫通部が配設されてなることを特徴とする半導体装置。
  2. 前記壁状部材は、前記半導体素子の側面を囲繞して配設されてなることを特徴とする請求項１記載の半導体装置。
  3. 前記壁状部材は、前記放熱体の熱伝導部の周囲に配設されてなることを特徴とする請求項１記載の半導体装置。
  4. 前記支持基板の、前記一方の主面に設けられた凹部の周囲には、前記半導体素子と電気的に接続される受動素子が搭載されてなることを特徴とする請求項１記載の半導体装置。
JP2006080578A 2006-03-23 2006-03-23 半導体装置 Expired - Fee Related JP4910439B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006080578A JP4910439B2 (ja) 2006-03-23 2006-03-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080578A JP4910439B2 (ja) 2006-03-23 2006-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2007258430A JP2007258430A (ja) 2007-10-04
JP4910439B2 true JP4910439B2 (ja) 2012-04-04

Family

ID=38632368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080578A Expired - Fee Related JP4910439B2 (ja) 2006-03-23 2006-03-23 半導体装置

Country Status (1)

Country Link
JP (1) JP4910439B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246319A (ja) * 2008-04-01 2009-10-22 Fujikura Ltd ヒートスプレッダーおよびその製造方法
JP2011054640A (ja) * 2009-08-31 2011-03-17 Funai Electric Co Ltd シールドパッケージ基板
US8617926B2 (en) * 2010-09-09 2013-12-31 Advanced Micro Devices, Inc. Semiconductor chip device with polymeric filler trench
JP5799541B2 (ja) 2011-03-25 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP6056490B2 (ja) * 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
JP5892184B2 (ja) * 2014-03-18 2016-03-23 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6582669B2 (ja) 2015-07-22 2019-10-02 Tdk株式会社 薄膜キャパシタ及び半導体装置
WO2018079328A1 (ja) * 2016-10-31 2018-05-03 オリンパス株式会社 撮像ユニット、及び内視鏡システム
JP6867243B2 (ja) * 2017-06-26 2021-04-28 新光電気工業株式会社 放熱板及びその製造方法と電子部品装置
DE112021005939T5 (de) 2020-11-13 2023-09-21 Hitachi Astemo, Ltd. Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
CN117178354A (zh) * 2021-04-20 2023-12-05 日立安斯泰莫株式会社 车载装置
KR20240004533A (ko) * 2021-04-28 2024-01-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치
JP7242824B1 (ja) 2021-12-16 2023-03-20 レノボ・シンガポール・プライベート・リミテッド 放熱構造および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183076A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体パッケージ
JP2828055B2 (ja) * 1996-08-19 1998-11-25 日本電気株式会社 フリップチップの製造方法
JP3703969B2 (ja) * 1998-06-22 2005-10-05 松下電器産業株式会社 電子回路装置及びその製造方法
JP2001308215A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 半導体装置
JP2003229521A (ja) * 2002-02-01 2003-08-15 Hitachi Ltd 半導体モジュール及びその製造方法

Also Published As

Publication number Publication date
JP2007258430A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4910439B2 (ja) 半導体装置
JP4764159B2 (ja) 半導体装置
TWI613774B (zh) 功率覆蓋結構及其製造方法
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US9214403B2 (en) Stacked semiconductor package
JP5573645B2 (ja) 半導体装置及び半導体装置の製造方法
US6657311B1 (en) Heat dissipating flip-chip ball grid array
US9922902B2 (en) Semiconductor device and semiconductor package
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
KR20080014004A (ko) 인터포저 및 반도체 장치
JPH0964099A (ja) 半導体装置及びその実装構造
KR20030021895A (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
US8598701B2 (en) Semiconductor device
JP2012191002A (ja) 半導体装置
TWI286832B (en) Thermal enhance semiconductor package
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP2000232186A (ja) 半導体装置およびその製造方法
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
CN111213234B (zh) 半导体组装件
JP2005026373A (ja) 放熱構造を備えた電子部品
KR100952850B1 (ko) 개선된 열 에너지 소산을 가진 인쇄 회로 기판 어셈블리
JP4193702B2 (ja) 半導体パッケージの実装構造
JP2008166711A (ja) 半導体装置およびその製造方法並びに半導体装置の実装構造
JP2012199283A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R150 Certificate of patent or registration of utility model

Ref document number: 4910439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees