JP6377305B2 - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
JP6377305B2
JP6377305B2 JP2018524701A JP2018524701A JP6377305B2 JP 6377305 B2 JP6377305 B2 JP 6377305B2 JP 2018524701 A JP2018524701 A JP 2018524701A JP 2018524701 A JP2018524701 A JP 2018524701A JP 6377305 B2 JP6377305 B2 JP 6377305B2
Authority
JP
Japan
Prior art keywords
metal
metal wire
substrate
amplifier
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018524701A
Other languages
English (en)
Other versions
JPWO2018003111A1 (ja
Inventor
圭吾 中谷
圭吾 中谷
優治 小松崎
優治 小松崎
新庄　真太郎
真太郎 新庄
山中　宏治
宏治 山中
翔平 今井
翔平 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6377305B2 publication Critical patent/JP6377305B2/ja
Publication of JPWO2018003111A1 publication Critical patent/JPWO2018003111A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Description

本発明は、トランジスタの出力回路に寄生容量を低減するための金属ワイヤとコンデンサからなる並列インダクタを備えた増幅器に関するものである。
近年、増幅器の広帯域化のために、トランジスタの近傍でドレイン端子に接続された金属ワイヤとコンデンサで共振回路としての並列インダクタを形成する構成が普及している（例えば、特許文献１参照）。共振回路はトランジスタの寄生容量（ドレイン−ソース間の寄生容量Ｃｄｓ）の影響を低減するための回路であり、金属ワイヤ（インダクタ）と回路基板が有するパターン（コンデンサ）とで形成されている。
米国特許第７５６４３０３号明細書
しかしながら、上記従来の構成では、容量の大きなコンデンサと金属ワイヤのインダクタで整合する回路であるため、コンデンサの容量性が大きく理想的な並列インダクタが実現できず、不要な共振が発生し易いという問題があった。また、並列に設置された金属ワイヤの間には同方向に信号（電流）が流れることから、これら金属ワイヤ間で相互インダクタンスが発生し、トランジスタからみた回路のインダクタンスが大きくなり、所望の回路インピーダンスを実現することができないという問題もあった。このようなことから、従来の構成では、所望帯域の通過特性が狭帯域になり、広帯域に信号を増幅することが困難であるという問題があった。
この発明は、かかる問題を解決するためになされたもので、広帯域に信号を増幅できる増幅器を提供することを目的とする。
この発明に係る増幅器は、トランジスタのドレイン端子と、設定された比誘電率を持つ第１の基板上に設けられた第１の金属パターンとを接続する第１の金属ワイヤと、第１の金属パターンと第１の基板より比誘電率の高い第２の基板上に設けられた第２の金属パターンとを接続する第２の金属ワイヤとで並列インダクタを構成し、トランジスタのドレイン端子と第１の基板上に設けられた第３の金属パターンとを接続する第３の金属ワイヤと、第３の金属パターンと出力端子とを接続する第４の金属ワイヤとで出力回路を構成し、第２の金属ワイヤが、第１の金属ワイヤと第３の金属ワイヤとの間に位置し、かつ、第２の金属ワイヤの電流の向きを、第１の金属ワイヤと第３の金属ワイヤの電流の向きとは逆方向としたものである。
この発明に係る増幅器は、ドレイン端子と第１の金属パターンとを接続する第１の金属ワイヤと、第１の金属パターンと第２の金属パターンとを接続する第２の金属ワイヤとで並列インダクタを構成し、第２の金属ワイヤが、第１の金属ワイヤと、ドレイン端子と第３の金属パターンとを接続する第３の金属ワイヤとの間に位置し、かつ、第２の金属ワイヤの電流の向きを、第１の金属ワイヤと第３の金属ワイヤの電流の向きとは逆方向としたものである。これにより、広帯域に信号を増幅することができる。
この発明の実施の形態１の増幅器の構成図である。 この発明の実施の形態１の増幅器を水平方向から見た断面図である。 この発明の実施の形態１の増幅器の等価回路図である。 この発明の実施の形態１の増幅器と従来構造のドレイン端子から見た回路インダクタンス特性の周波数依存性を示す説明図である。 この発明の実施の形態１の増幅器と従来構造のドレイン端子と出力端子間の通過位相特性の周波数依存性を示す説明図である。 この発明の実施の形態２の増幅器の構成図である。 この発明の実施の形態３の増幅器の構成図である。 この発明の実施の形態４の増幅器の構成図である。 この発明の実施の形態５の増幅器の構成図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態による増幅器の構成図である。また、図２は本実施の形態による増幅器を水平方向から見た断面図である。
これらの図において、増幅器は、トランジスタチップ１、ドレイン端子２、ゲート端子３、第１の基板４、第２の基板５、出力端子基板６、第１の金属パターン７ａ，７ｂ、第１の金属ワイヤ８ａ，８ｂ、第２の金属パターン９ａ，９ｂ、第２の金属ワイヤ１０ａ，１０ｂ、第３の金属パターン１１、第３の金属ワイヤ１２ａ，１２ｂ、出力端子１３、第４の金属ワイヤ１４、アイソレーション抵抗１５を備えている。
トランジスタチップ１は、例えばＦＥＴ（Field Effect Transistor）といったトランジスタを構成するためのチップである。ドレイン端子２及びゲート端子３は、トランジスタチップ１の表面上に設けられた端子である。第１の基板４は設定された比誘電率を持つ基板であり、その表面上に第１の金属パターン７ａ，７ｂと第３の金属パターン１１とが設けられている。第２の基板５は、第１の基板４より比誘電率が大きい基板であり、その表面上に第２の金属パターン９ａ，９ｂが設けられている。出力端子基板６は、増幅器としての出力端子を形成するための基板であり、その表面上に出力端子１３が設けられている。第１の金属ワイヤ８ａ，８ｂは、ドレイン端子２と第１の金属パターン７ａ，７ｂとを接続する金属ワイヤである。第２の金属ワイヤ１０ａ，１０ｂは、第１の金属パターン７ａ，７ｂと第２の金属パターン９ａ，９ｂとを接続する金属ワイヤである。第３の金属ワイヤ１２ａ，１２ｂは、ドレイン端子２と第３の金属パターン１１とを接続する金属ワイヤである。第４の金属ワイヤ１４は第３の金属パターン１１と出力端子１３とを接続する金属ワイヤである。アイソレーション抵抗１５は、第２の金属パターン９ａ，９ｂ間に接続された抵抗である。なお、アイソレーション抵抗１５は、増幅器として必須の構成ではない。
図３は、実施の形態１における増幅器の等価回路図である。等価回路は、増幅器のトランジスタチップ１、ドレイン端子２、ゲート端子３、出力端子１３、インダクタ２０、２２、２４、２５、キャパシタ２１、２３で構成される。ここでは回路を簡略化するために、図１における第１の金属ワイヤ８ａ，８ｂをインダクタ２０に統合する。また、第２の金属ワイヤ１０ａ，１０ｂをインダクタ２２に統合する。さらに、第３の金属ワイヤ１２ａ，１２ｂをインダクタ２４に統合し、第４の金属ワイヤ１４をインダクタ２５に統合している。また、キャパシタ２１は、第１の基板４を介した第１の金属パターン７ａ，７ｂとグラウンドとの容量であり、キャパシタ２３は、第２の基板５を介した第２の金属パターン９ａ，９ｂとグラウンドとの容量である。
図４は、実施の形態１の増幅器におけるドレイン端子２から見た回路インダクタンス特性の周波数依存性を従来構造と比較して示す説明図であり、横軸が周波数（Frequency）、縦軸がインダクタンス（Inductance）を示している。また、特性１０１が従来構造、特性１０２が実施の形態１の構造である。ドレイン端子２からみた回路インダクタンスは周波数が高くなるにつれて、上昇していく傾向があり、ある周波数で回路の自己共振点が存在し、インダクタンスは急激に上昇し無限大の値を有する。インダクタンスの値は図４に示す値でなくとも、同様の傾向があればよい。また自己共振点は複数存在してもよい。
図５は、実施の形態１の増幅器におけるドレイン端子２と出力端子１３間の通過位相特性の周波数依存性を従来構造と比較して示す説明図であり、横軸が周波数（Frequency）、縦軸が位相（Phase）を示している。また、特性１０３が従来構造、特性１０４が実施の形態１の構造である。ドレイン端子２から出力端子１３の通過位相特性はある周波数範囲に対して比較的平坦な周波数特性を有する。この通過位相特性は所望の動作周波数に対してのみでもよい。
次に、実施の形態１の増幅器の動作原理について説明する。
ドレイン端子２から出る信号は、第３の金属ワイヤ１２ａ，１２ｂに流れる信号と第１の金属ワイヤ８ａ，８ｂに流れる信号の二つに大きく分別される。
第３の金属ワイヤ１２ａ，１２ｂに流れる信号は、第３の金属パターン１１、第４の金属ワイヤ１４を経由して最終的に出力端子１３に接続される出力信号経路である。なお、第３の金属ワイヤ１２ａ，１２ｂと、第３の金属パターン１１と、第４の金属ワイヤ１４とで出力回路を構成している。
第１の金属ワイヤ８ａ，８ｂに流れる信号は、第１の基板４の第１の金属パターン７ａ，７ｂ、第２の金属ワイヤ１０ａ，１０ｂを経由して最終的に第２の基板５の第２の金属パターン９ａ，９ｂに接続される。この信号経路により、出力信号経路に対して並列のインダクタを構成することとなる。この並列インダクタがトランジスタ寄生容量の影響を低減し、広帯域動作が実現できる。
次に、実施の形態１の増幅器によって得られる特性を説明する。
図４に示すように、本実施の形態の構成では、ある周波数範囲に対して回路のインダクタンスの不要増加を低減している。図４において、周波数軸の中心を中心周波数（ｆ０）とすると（低周波領域をｆＬｏｗ、高周波数領域ｆＨｉｇｈ）、従来構造では自己共振周波数（Self Resonance）が低く、中心周波数近傍で急激にインダクタンスが増加している。つまり所望帯域で回路のインピーダンスが急変することで広帯域動作が困難である。本実施の形態では自己共振周波数が高く、ｆ０近傍で広い帯域にわたって低インダクタンスである。つまり回路の急激なインピーダンス変動が無く広帯域な増幅動作を実現できる。
図５に示すように、本実施の形態の構成ではある周波数範囲に対して、通過位相の周波数特性が従来構造よりもｆ０に対しての位相変動が少ない。つまり出力回路の周波数依存性が小さく、広帯域な増幅動作が実現できる。
次に、図４及び図５に示す特性が得られる原理を説明する。
図１に示すように、本実施の形態では第１の基板４にある第１の金属パターン７ａ，７ｂはそれぞれが独立し、かつ面積が小さい。そのため第１の基板４裏面のグランドとの間に発生する容量が小さく、並列のインダクタを構成する回路において、ほぼ容量性が見えない(影響がない)パターンである。すなわち、並列インダクタを必要としている回路構成において、容量は不要な存在であるので動作する周波数帯域を狭めてしまう影響があるが、本実施の形態の構成は、図３において、キャパシタ２１が接続されていない回路と同等となり、インダクタ２０、２２、キャパシタ２３から成る理想的な並列インダクタが実現でき広帯域な増幅動作が実現できる。
第２の金属ワイヤ１０ａ，１０ｂは、出力信号経路である第３の金属ワイヤ１２ａ，１２ｂ及び第１の金属ワイヤ８ａ，８ｂに対して逆方向の信号(電流)が流れる。このように逆向きに折り返すように打たれた金属ワイヤがあることで、出力信号経路である第３の金属ワイヤ１２ａ，１２ｂ及び第１の金属ワイヤ８ａ，８ｂ間に発生する相互インダクタンス(不要干渉)を低減することができ、広帯域な増幅動作が実現できる。従来構造では相互インダクタンスを低減する構造ではないので回路のインダクタンスが増加してしまう。すなわち、従来構造のように、同方向に信号が流れるワイヤ(線路)を近接させると、互いが不要干渉し理論上インダクタが周波数に応じて増加する。そのために、本実施の形態ではあえて逆方向にワイヤを接続し、干渉を防ぎ、周波数に対する動作を平坦にしている。
また、図１及び図２に示すように、実施の形態１は複数の基板を用いた構成である。そのため、第２の金属パターン９ａ，９ｂに容量性を持たせたいのであれば、基板厚みを薄くし、比誘電率が大きい基板を用いる。これによりパターンとグランド間に生じる容量を大きくすることができる。同様に、第１の金属パターン７ａ，７ｂの容量性を小さくしたいのであれば、基板の厚みを厚くし、比誘電率が小さい基板を用いる。基板厚みは同じで比誘電率が異なる構成も可能である。同様に比誘電率は同じで基板厚みが異なる構成も可能である。このように基板厚みと比誘電率を組み合わせることで任意の回路インピーダンスを実現でき、広帯域な増幅動作が実現できる。
以上説明したように、実施の形態１の増幅器によれば、トランジスタのドレイン端子と、設定された比誘電率を持つ第１の基板上に設けられた第１の金属パターンとを接続する第１の金属ワイヤと、第１の金属パターンと第１の基板より比誘電率の高い第２の基板上に設けられた第２の金属パターンとを接続する第２の金属ワイヤとで並列インダクタを構成し、トランジスタのドレイン端子と第１の基板上に設けられた第３の金属パターンとを接続する第３の金属ワイヤと、第３の金属パターンと出力端子とを接続する第４の金属ワイヤとで出力回路を構成し、第２の金属ワイヤが、第１の金属ワイヤと第３の金属ワイヤとの間に位置し、かつ、第２の金属ワイヤの電流の向きを、第１の金属ワイヤと第３の金属ワイヤの電流の向きとは逆方向としたので、広帯域に信号を増幅することができる。
実施の形態２．
図６は、実施の形態２の増幅器の構成図である。
実施の形態２の増幅器は、実施の形態１の構成を複数個連続して設けたものであり、図６の構成は４個分設けた例である。図示のように、４個分のマルチトランジスタチップ２０１では、各トランジスタチップ２０１−１〜２０１−４で共通のドレイン端子２０２とゲート端子２０３が設けられている。また、四つのトランジスタチップ２０１−１〜２０１−４に対して、第１の基板２０４と第２の基板２０５は共通に設けられ、第１の基板２０４上の第３の金属パターン２１１も共通に設けられている。さらに、出力端子基板２０６及び出力端子２１３もトランジスタチップ２０１−１〜２０１−４に対して共通に設けられている。一方、第１の金属パターン２０７ａ，２０７ｂ、第１の金属ワイヤ２０８ａ，２０８ｂ、第２の金属パターン２０９ａ，２０９ｂ、第２の金属ワイヤ２１０ａ，２１０ｂ、第３の金属ワイヤ２１２ａ，２１２ｂは、それぞれ４個分が設けられている。それぞれの構成及び動作については、実施の形態１の構成が４個分設けられているのと同様であるため、ここでの説明は省略する。
なお、上記例では複数のマルチトランジスタチップ２０１として、４個分のトランジスタチップ２０１−１〜２０１−４が設けられている例を説明したが、個数は４個に限定されるものではなく、任意の複数の値に対して適用が可能である。
以上説明したように、実施の形態２の増幅器によれば、トランジスタを複数連続して設け、かつ、並列インダクタと出力回路とを複数のトランジスタに対応して複数設けると共に、第１の基板及び第２の基板を、複数の並列インダクタ及び複数の出力回路において共通としたので、複数のトランジスタチップに適用できるという効果がある。
実施の形態３．
図７は、実施の形態３の増幅器の構成図である。
実施の形態３の増幅器は、実施の形態１の構成において、第１の金属パターン７ａ，７ｂ間をアイソレーション抵抗１６で接続したものである。他の構成については、図１で示した構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、基本的な動作については実施の形態１と同様である。
以上説明したように、実施の形態３の増幅器によれば、第１の金属パターンは、二つの金属パターンからなる一対の金属パターンであり、かつ、一対の金属パターン間をアイソレーション抵抗で接続したので、発振の恐れを抑制することができる。すなわち、アイソレーション抵抗が無い場合は金属ワイヤの結合で不要信号が回路間に発生して発振する恐れがあるが、実施の形態３ではアイソレーション抵抗によって、このような不要な信号の発生を抑制し、発振を抑制することができる。
実施の形態４．
図８は、実施の形態４の増幅器の構成図である。
実施の形態４の増幅器は、実施の形態１の構成における第３の金属パターン１１を無くし、第３の金属ワイヤ１２ａ，１２ｂを直接出力端子１３に接続するようにしたものである。他の構成については、図１で示した構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、基本的な動作については実施の形態１と同様である。なお、実施の形態４においても、実施の形態３と同様に、第１の金属パターン７ａ，７ｂ間をアイソレーション抵抗１６で接続してもよい。
以上説明したように、実施の形態４の増幅器によれば、トランジスタのドレイン端子と設定された比誘電率を持つ第１の基板上の第１の金属パターンとを接続する第１の金属ワイヤと、第１の金属パターンと第１の基板より比誘電率の高い第２の基板上に設けられた第２の金属パターンとを接続する第２の金属ワイヤとで、並列インダクタを構成し、トランジスタのドレイン端子と出力端子とを接続する第３の金属ワイヤで出力回路を構成し、第２の金属ワイヤが、第１の金属ワイヤと第３の金属ワイヤとの間に位置し、かつ、第２の金属ワイヤの電流の向きを、第１の金属ワイヤと第３の金属ワイヤの電流の向きとは逆方向としたので、基板の大きさや金属ワイヤの本数を削減することができ、その結果、低コスト及び省スペースで増幅器を構成することができる。
実施の形態５．
図９は、実施の形態５の増幅器の構成図である。
実施の形態５の増幅器は、実施の形態１の構成における第１の基板４を、第１の金属パターン７ａ，７ｂと第３の金属パターン１１の設置部毎に、独立した基板４１ａ，４１ｂ及び基板４２とし、また、実施の形態１における第２の基板５を第２の金属パターン９ａ，９ｂ毎に独立した基板５１ａ，５１ｂとしたものである。なお、実施の形態５では、実施の形態１におけるアイソレーション抵抗１５は削除されている。他の構成については、図１で示した構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、基本的な動作については実施の形態１と同様である。
以上説明したように、実施の形態５の増幅器によれば、第１の金属パターン及び第２の金属パターンは、それぞれ、二つの金属パターンからなる一対の金属パターンであり、これら一対の金属パターン及び第３の金属パターンが設置される基板をそれぞれ独立した基板としたので、基板の配置や、基板上に設置される金属パターンの配置の自由度を高くすることができ、従って、増幅器としての所望のインピーダンスや所望の配置構造を容易に実現することができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
以上のように、この発明に係る増幅器は、トランジスタの近傍でドレイン端子に接続されたワイヤとコンデンサで共振回路を形成する構成に関するものであり、トランジスタの寄生容量を低減するための構成に用いるのに適している。
１，２０１−１〜２０１−４ トランジスタチップ、２，２０２ ドレイン端子、３，２０３ ゲート端子、４，２０４ 第１の基板、５，２０５ 第２の基板、６，２０６ 出力端子基板、７ａ，７ｂ，２０７ａ，２０７ｂ 第１の金属パターン、８ａ，８ｂ，２０８ａ，２０８ｂ 第１の金属ワイヤ、９ａ，９ｂ，２０９ａ，２０９ｂ 第２の金属パターン、１０ａ，１０ｂ，２１０ａ，２１０ｂ 第２の金属ワイヤ、１１，２１１ 第３の金属パターン、１２ａ，１２ｂ，２１２ａ，２１２ｂ 第３の金属ワイヤ、１３，２１３ 出力端子、１４，２１４ 第４の金属ワイヤ、１５，１６ アイソレーション抵抗、４１ａ，４１ｂ，４２ ５１ａ，５１ｂ 基板、２０１ マルチトランジスタチップ。

Claims (5)

  1. トランジスタのドレイン端子と、設定された比誘電率を持つ第１の基板上に設けられた第１の金属パターンとを接続する第１の金属ワイヤと、前記第１の金属パターンと前記第１の基板より比誘電率の高い第２の基板上に設けられた第２の金属パターンとを接続する第２の金属ワイヤとで並列インダクタを構成し、
    前記トランジスタのドレイン端子と前記第１の基板上に設けられた第３の金属パターンとを接続する第３の金属ワイヤと、前記第３の金属パターンと出力端子とを接続する第４の金属ワイヤとで出力回路を構成し、
    前記第２の金属ワイヤが、前記第１の金属ワイヤと前記第３の金属ワイヤとの間に位置し、かつ、前記第２の金属ワイヤの電流の向きを、前記第１の金属ワイヤと前記第３の金属ワイヤの電流の向きとは逆方向としたことを特徴とする増幅器。
  2. 前記トランジスタを複数連続して設け、かつ、前記並列インダクタと前記出力回路とを前記複数のトランジスタに対応して複数設けると共に、前記第１の基板及び前記第２の基板を、前記複数の並列インダクタ及び前記複数の出力回路において共通としたことを特徴とする請求項１記載の増幅器。
  3. 前記第１の金属パターンは、二つの金属パターンからなる一対の金属パターンであり、かつ、当該一対の金属パターン間をアイソレーション抵抗で接続したことを特徴とする請求項１記載の増幅器。
  4. トランジスタのドレイン端子と設定された比誘電率を持つ第１の基板上の第１の金属パターンとを接続する第１の金属ワイヤと、前記第１の金属パターンと前記第１の基板より比誘電率の高い第２の基板上に設けられた第２の金属パターンとを接続する第２の金属ワイヤとで、並列インダクタを構成し、
    前記トランジスタのドレイン端子と出力端子とを接続する第３の金属ワイヤで出力回路を構成し、
    前記第２の金属ワイヤが、前記第１の金属ワイヤと前記第３の金属ワイヤとの間に位置し、かつ、前記第２の金属ワイヤの電流の向きを、前記第１の金属ワイヤと前記第３の金属ワイヤの電流の向きとは逆方向としたことを特徴とする増幅器。
  5. 前記第１の金属パターン及び前記第２の金属パターンは、それぞれ、二つの金属パターンからなる一対の金属パターンであり、これら一対の金属パターン及び前記第３の金属パターンが設置される基板をそれぞれ独立した基板としたことを特徴とする請求項１記載の増幅器。
JP2018524701A 2016-07-01 2016-07-01 増幅器 Active JP6377305B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/069620 WO2018003111A1 (ja) 2016-07-01 2016-07-01 増幅器

Publications (2)

Publication Number Publication Date
JP6377305B2 true JP6377305B2 (ja) 2018-08-22
JPWO2018003111A1 JPWO2018003111A1 (ja) 2018-08-23

Family

ID=60787481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018524701A Active JP6377305B2 (ja) 2016-07-01 2016-07-01 増幅器

Country Status (5)

Country Link
US (1) US10748860B2 (ja)
EP (1) EP3462608A4 (ja)
JP (1) JP6377305B2 (ja)
CN (1) CN109417364A (ja)
WO (1) WO2018003111A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111989861B (zh) * 2018-04-16 2023-06-20 三菱电机株式会社 高频功率放大器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065794A (ja) * 1992-06-19 1994-01-14 Hitachi Ltd 高周波増幅装置
US6181200B1 (en) * 1999-04-09 2001-01-30 Integra Technologies, Inc. Radio frequency power device
EP1237189A1 (en) * 2001-02-28 2002-09-04 Motorola, Inc. Arrangement and method for impedance matching
WO2003063246A2 (en) * 2002-01-24 2003-07-31 Koninklijke Philips Electronics N.V. Rf amplifier
US6734728B1 (en) 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
CN101176205A (zh) * 2005-03-18 2008-05-07 Nxp股份有限公司 用于射频晶体管输出匹配的方法和***
US7564303B2 (en) 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
US7372334B2 (en) * 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
EP2463905B1 (en) * 2010-12-10 2014-10-01 Nxp B.V. Packaged RF transistor with special supply voltage leads
JP2013118580A (ja) * 2011-12-05 2013-06-13 Mitsubishi Electric Corp 高周波増幅器
EP2843691A4 (en) * 2012-04-27 2015-12-02 Mitsubishi Electric Corp FIELD-CHIP
WO2014073134A1 (ja) 2012-11-09 2014-05-15 パナソニック株式会社 半導体装置
JP2014138305A (ja) * 2013-01-17 2014-07-28 Mitsubishi Electric Corp 高周波電力増幅器
EP2933835A1 (en) * 2014-04-15 2015-10-21 Nxp B.V. RF power transistor

Also Published As

Publication number Publication date
EP3462608A4 (en) 2019-06-19
CN109417364A (zh) 2019-03-01
US10748860B2 (en) 2020-08-18
US20190148315A1 (en) 2019-05-16
EP3462608A1 (en) 2019-04-03
JPWO2018003111A1 (ja) 2018-08-23
WO2018003111A1 (ja) 2018-01-04

Similar Documents

Publication Publication Date Title
KR101452841B1 (ko) 가변 클래스 특성 증폭기
US10594266B2 (en) Multiple-path amplifier with series component along inverter between amplifier outputs
US9082543B2 (en) Inductor
JP2004281625A (ja) 半導体装置
JP6341461B2 (ja) 電力増幅器
JP2007142418A (ja) 可変インダクタを備えた多層回路、及びその製造方法
JP2005311852A (ja) 高周波増幅装置
US11528012B2 (en) Active balun circuit, power amplifier circuit, and power amplifier module
KR102163060B1 (ko) 인덕터 및 인덕터를 포함하는 저잡음 증폭기
JP6377305B2 (ja) 増幅器
JP6407194B2 (ja) 差動増幅器のための高周波変圧器
JP2004304330A (ja) 周波数特性可変増幅回路及び半導体集積回路装置
JP5862653B2 (ja) スイッチング回路および高周波モジュール
US8922306B2 (en) Reduced size bias tee
JP6532618B2 (ja) 高周波回路及び高周波電力増幅器
KR101560522B1 (ko) 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치
US10892716B2 (en) Amplifier
US7161441B2 (en) High frequency distributed oscillator using coupled transmission line
Danson et al. Design and characterization of a MEMS capacitive switch for improved RF amplifier circuits
JP2021078103A (ja) 能動バラン回路、電力増幅回路および電力増幅モジュール
JP2023133674A (ja) 帰還増幅回路
KR20220088486A (ko) 고주파 증폭기
JP4425755B2 (ja) 差動増幅回路
JP2006148190A (ja) 差動増幅回路
JP2009260639A (ja) 高周波増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180529

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180529

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180724

R150 Certificate of patent or registration of utility model

Ref document number: 6377305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250