JP2021078103A - 能動バラン回路、電力増幅回路および電力増幅モジュール - Google Patents
能動バラン回路、電力増幅回路および電力増幅モジュール Download PDFInfo
- Publication number
- JP2021078103A JP2021078103A JP2020115846A JP2020115846A JP2021078103A JP 2021078103 A JP2021078103 A JP 2021078103A JP 2020115846 A JP2020115846 A JP 2020115846A JP 2020115846 A JP2020115846 A JP 2020115846A JP 2021078103 A JP2021078103 A JP 2021078103A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- circuit
- active balun
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
【課題】半導体チップの面積が大きくなることを抑える。【解決手段】能動バラン回路10は、エミッタ同士が電気的に接続され、差動信号を出力するトランジスタQ1およびQ2と、トランジスタQ1のエミッタとトランジスタQ2のエミッタとの接続点と基準電位との間に接続された回路要素30とを含む。回路要素30は、入力信号の特定の周波数におけるインピーダンスが、他の周波数におけるインピーダンスより十分大きくみえる。トランジスタQ1のベースには入力端子Pinの入力信号が印加され、トランジスタQ2のベースには基準電位が印加され、トランジスタQ1のコレクタおよびトランジスタQ2のコレクタに電源電圧Vccが印加され、トランジスタQ1のコレクタの信号とトランジスタQ2のコレクタの信号とを上記差動信号として出力する。【選択図】図2
Description
本発明は、能動バラン回路、電力増幅回路および電力増幅モジュールに関する。
従来、電力増幅回路の増幅器の入力段または出力段に、差動トランス回路によるバランを設けることがある。非特許文献1の図18(a)には、増幅器の出力段にバランを設けた構成が開示されている。
Kyu Hwan An、外11名、「Power-Combining Transformer Techniques for Fully-Integrated CMOS Power Amplifiers」、(米国)、 IEEE JOURNAL OF SOLID-STATE CIRCUITS、Institute of Electrical and Electronics Engineers、2008年5月、第43巻、第5号、p.1064−1075
ここで、半導体チップに、電力増幅回路とともに受動素子で構成されるトランス回路を用いたバランを設ける場合を考える。その場合、バランに必要とされるインダクタを半導体チップに形成すると、半導体チップの面積が大きくなる。
本発明は、上記に鑑みてなされたものであって、半導体チップの面積が大きくなることを抑えることのできる、能動バラン回路、電力増幅回路および電力増幅モジュールを実現することを目的とする。
本発明の一側面の能動バラン回路は、第1トランジスタおよび第2トランジスタと、入力信号の特定の周波数におけるインピーダンスが、他の周波数におけるインピーダンスより十分大きくみえる回路要素とを含み、前記入力信号に対応する一対の差動信号を前記第1トランジスタおよび前記第2トランジスタから出力する、能動バラン回路である。
本発明の他の側面の能動バラン回路は、回路要素を介して基準電位に接続された第1端子と、入力端子に接続された第2端子と、電源電圧端子に接続された第3端子とを備えた第1トランジスタと、前記回路要素を介して基準電位に接続された第1端子と、前記基準電位に接続された第2端子と、前記電源電圧端子に接続された第3端子とを備えた第2トランジスタと、を備え、前記第1トランジスタの第1端子はソースまたはドレインであり、前記第1トランジスタの第2端子はゲートであり、前記第1トランジスタの第3端子はドレインまたはソースであり、前記第2トランジスタの第1端子はソースまたはドレインであり、前記第2トランジスタの第2端子はゲートであり、前記第2トランジスタの第3端子はドレインまたはソースであり、前記第1トランジスタの第3端子と前記第2トランジスタの第3端子とから、一対の差動信号を出力する、能動バラン回路である。
本発明によれば、半導体チップの面積が大きくなることを抑えることのできる能動バラン回路、それを備えた電力増幅回路および電力増幅モジュールを提供できる。
以下に、本開示の能動バラン回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、各実施形態の構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能である。第2実施形態以降では第1実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
以下、本開示の能動バラン回路について説明する。本開示の能動バラン回路は、差動トランス回路によるバランとは異なり、巻線の配線インダクタを用いない。各実施形態の理解を容易にするため、差動トランス回路によるバランを含む電力増幅回路を比較例として先に説明する。
(比較例)
[回路構成]
図1は、バランを含む電力増幅回路を示す図である。図1に示す電力増幅回路は、巻線の配線インダクタを用いたトランス回路によるバランBを含む。バランBは、最終段の一対の増幅器11および12の入力側のノードN1、N2と、その前段の増幅器13との間に設けられている。一対の増幅器11および12の出力側には、トランスTと、インダクタLおよびキャパシタCによるフィルタと、が設けられている。トランスTの1次巻線の中点は、電源電圧Vccに接続されている。トランスTの1次巻線の中点と基準電位との間に電気的にそれぞれ接続されたキャパシタCP1およびCP2は、バイパスコンデンサとして機能する。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。
[回路構成]
図1は、バランを含む電力増幅回路を示す図である。図1に示す電力増幅回路は、巻線の配線インダクタを用いたトランス回路によるバランBを含む。バランBは、最終段の一対の増幅器11および12の入力側のノードN1、N2と、その前段の増幅器13との間に設けられている。一対の増幅器11および12の出力側には、トランスTと、インダクタLおよびキャパシタCによるフィルタと、が設けられている。トランスTの1次巻線の中点は、電源電圧Vccに接続されている。トランスTの1次巻線の中点と基準電位との間に電気的にそれぞれ接続されたキャパシタCP1およびCP2は、バイパスコンデンサとして機能する。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。
[動作]
入力端子Pinに入力される信号、例えばRF(Radio Frequency)信号は、増幅器13によって増幅され、バランBに入力される。バランBによって、ノードN1、N2に差動出力が得られる。ノードN1、N2の差動出力は、増幅器11および12によって増幅される。増幅器11および12の出力は、トランスTと、インダクタLおよびキャパシタCによるフィルタとを介して出力端子Poutに出力される。本比較例では、バランBが段間に設けられていることにより、増幅器11および12による最終段と増幅器13による前段とを分離し、かつ、差動出力を得ることができる。
入力端子Pinに入力される信号、例えばRF(Radio Frequency)信号は、増幅器13によって増幅され、バランBに入力される。バランBによって、ノードN1、N2に差動出力が得られる。ノードN1、N2の差動出力は、増幅器11および12によって増幅される。増幅器11および12の出力は、トランスTと、インダクタLおよびキャパシタCによるフィルタとを介して出力端子Poutに出力される。本比較例では、バランBが段間に設けられていることにより、増幅器11および12による最終段と増幅器13による前段とを分離し、かつ、差動出力を得ることができる。
図1を参照して説明した比較例の電力増幅回路を半導体チップとして実現する場合、バランBのために半導体チップの面積が大きくなる。このため、比較例の電力増幅回路において、半導体チップ全体の面積を小さくすることが難しい。
(第1実施形態)
[回路構成]
図2は、能動バラン回路を含む電力増幅回路の例を示す図である。図2に示すように、入力端子Pinと、一対の増幅器11および12の入力側のノードN1、N2との間に、能動バラン回路10が設けられている。
[回路構成]
図2は、能動バラン回路を含む電力増幅回路の例を示す図である。図2に示すように、入力端子Pinと、一対の増幅器11および12の入力側のノードN1、N2との間に、能動バラン回路10が設けられている。
能動バラン回路10は、第1のトランジスタであるトランジスタQ1と、第2のトランジスタであるトランジスタQ2と、回路要素30とを含んでいる。トランジスタQ1およびQ2は、第1端子であるエミッタと、第2端子であるベースと、第3端子であるコレクタとを有する。能動バラン回路10は、巻線インダクタを含むバランではなく、トランジスタQ1、Q2および回路要素30によって実現されるバランである。
トランジスタQ1のベースには、入力端子Pinが接続されている。トランジスタQ2のベースは、基準電位に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。トランジスタQ1のエミッタとトランジスタQ2のエミッタとが接続され、それらの接続点は回路要素30の一端に接続されている。回路要素30の他端は、基準電位に接続されている。トランジスタQ1のコレクタおよびトランジスタQ2のコレクタは、電源電圧Vccに接続されている。
トランジスタQ1のコレクタの信号Piと、トランジスタQ2のコレクタの信号Phと、は一対の差動信号となる。トランジスタQ1のコレクタの信号Piは、インダクタL1およびキャパシタC1によるフィルタを介して増幅器11に入力される。配線41およびキャパシタC41は、整合回路として機能する。トランジスタQ2のコレクタの信号Phは、インダクタL2およびキャパシタC2によるフィルタを介して増幅器12に入力される。配線42およびキャパシタC42は、整合回路として機能する。
トランジスタQ1およびQ2は、NPN型のトランジスタが例示されるが、本開示はこれに限定されない。トランジスタQ1およびQ2は、PNP型のトランジスタであってもよい。
また、本開示では、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ(Heterojunction Bipolar Transistor:HBT)が例示されるが、本開示はこれに限定されない。各トランジスタは、例えば、電界効果トランジスタ(Field Effect Transistor:FET)であっても良い。その場合は、コレクタをドレインと置き換え、ベースをゲートと置き換え、エミッタをソースと置き換えれば良い。したがって、上記の第1端子はエミッタまたはソース、上記の第2端子はベースまたはゲート、上記の第3端子はコレクタまたはドレイン、ということもできる。
各トランジスタは、複数の単位トランジスタ(フィンガーとも言う)を電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。
回路要素30は、例えば、特定の長さの配線、インダクタ、キャパシタ、および、抵抗のうち、少なくとも1つを含む。回路要素30は、インピーダンス素子ということもできる。回路要素30は、入力信号の基本周波数において、高インピーダンスとなることが好ましい。回路要素30は、基本周波数において、インピーダンスが大きくみえることが好ましい。つまり、回路要素30の、入力信号の特定の周波数におけるインピーダンスが、他の周波数におけるインピーダンスより十分大きくみえることが好ましい。ただし、回路要素30のインピーダンスが大きくみえるのは、電力増幅回路が発振しない場合に限る。
図3は、回路要素30が抵抗である場合のインピーダンスの例を示すスミスチャートである。周波数を1.930GHzから1.950GHzまで変化させた場合、特性インピーダンス50Ωで正規化したインピーダンス値(図3中の丸印)は、図3中の矢印Y1のように変化する。周波数が1.950GHzである点m1は、インピーダンスが540Ωであり、50Ωの約10倍の値となる。このため、インピーダンスが十分大きくみえるといえる。
ここで、回路要素30が配線である場合について説明する。図4は、参考例である能動バラン回路10aを示す図である。図4に示す能動バラン回路10aは、配線30hを回路要素30として含んでいる。このため、トランジスタQ1のエミッタとトランジスタQ2のエミッタとの接続点は、配線30hを介して、基準電位に電気的に接続されている。図4に示す能動バラン回路10aは、巻線の配線インダクタを用いたトランス回路を含まない。このため、能動バラン回路10aを電力増幅回路に採用することにより、半導体チップの面積を小さくすることができる。
[動作]
図5から図8は、図4に示す参考例の能動バラン回路10aを用いた電力増幅回路の特性を示す図である。図5は、図4に示す参考例の能動バラン回路10aを図2の電力増幅回路に用いた場合に、図2中のノードN1、N2において得られる特性を示す図である。
図5から図8は、図4に示す参考例の能動バラン回路10aを用いた電力増幅回路の特性を示す図である。図5は、図4に示す参考例の能動バラン回路10aを図2の電力増幅回路に用いた場合に、図2中のノードN1、N2において得られる特性を示す図である。
図5は、入力端子Pinの入力信号のレベルに対する、ノードN1における信号Piのレベルと、ノードN2における信号Phのレベルとの関係を示す。レベルと、ノードN2における信号Phのレベルとの関係を示す。図5において、入力端子Pinの入力信号のレベルが変化すると、信号Piのレベルと信号Phのレベルとは同じように変化する。図5に示すように、信号Piのレベルと信号Phのレベルとに差が生じており、信号Piと信号Phとは振幅がアンバランスな差動信号になっている。なお、本開示におけるアンバランスとは、位相差が入力信号のレベルによらず、一定でなく、もしくは、振幅が、入力信号のレベルに比例して出力されていないことと定義する。一方、バランスとは、位相差が入力信号のレベルによらず一定であり、振幅は、入力信号のレベルに比例して出力されていることと定義する。
図6は、入力端子Pinの入力信号のレベルと、信号Piと信号Phとの位相変化の関係を示す。図7は、入力端子Pinの入力信号のレベルと、信号Piと信号Phとの位相差との関係を示す。差動信号である信号Piと信号Phとは、位相差が180°であることが好ましい。図6および図7から理解できるように、信号Piと信号Phとの位相差は130°程度であり、信号Piと信号Phとの位相差は180°からずれている。
図8は、出力端子Poutの信号のレベルと、電力増幅回路の利得との関係を示す。信号Piと信号Phとは出力整合側の位相差180°から同相への位相合成を行う差動トランス回路に対して180°からの位相ズレを有し、かつその出力がアンバランスな差動信号になっている。このため、2つに分かれた出力段トランジスタを各々最適負荷条件でドライブすることができず、差動アンプの出力段としては所望の飽和出力が出せない負荷動作状態となる。よって、図8に示すように、出力端子Poutの信号が25[dBm]を超えると利得が下降し始め、その後、利得が急激に下降する。したがって、図4に示す参考例の能動バラン回路10aは、2つに分かれた出力段トランジスタQ1、Q2を各々最適負荷条件でドライブすることはできない。しかしながら、図4に示す参考例の能動バラン回路10aを用いることにより、電力増幅回路としては、正常に動作する。
[効果]
図2を参照して説明した能動バラン回路10aは、図1に示すバランBとは異なり、巻線の配線インダクタを用いたトランス回路を含まない。このため、能動バラン回路10aを電力増幅回路に採用することにより、半導体チップの面積が大きくなることを抑えることができる。
図2を参照して説明した能動バラン回路10aは、図1に示すバランBとは異なり、巻線の配線インダクタを用いたトランス回路を含まない。このため、能動バラン回路10aを電力増幅回路に採用することにより、半導体チップの面積が大きくなることを抑えることができる。
(第2実施形態)
[回路構成]
図8は、他の能動バラン回路10bの例を示す図である。図8に示す能動バラン回路10bは、図4に示した能動バラン回路10aと比較して、回路要素30aを含んでいる。能動バラン回路10bは、巻線インダクタを含むバランではなく、トランジスタQ1、Q2および回路要素30aによって実現されるバランである。トランジスタQ1のエミッタとトランジスタQ2のエミッタとの接続点は、回路要素30aの一端に接続されている。図4の回路構成とは異なり、回路要素30aは、インダクタL3によって構成されている。このため、トランジスタQ1のエミッタとトランジスタQ2のエミッタとの接続点は、インダクタL3を介して基準電位に接続されている。
[回路構成]
図8は、他の能動バラン回路10bの例を示す図である。図8に示す能動バラン回路10bは、図4に示した能動バラン回路10aと比較して、回路要素30aを含んでいる。能動バラン回路10bは、巻線インダクタを含むバランではなく、トランジスタQ1、Q2および回路要素30aによって実現されるバランである。トランジスタQ1のエミッタとトランジスタQ2のエミッタとの接続点は、回路要素30aの一端に接続されている。図4の回路構成とは異なり、回路要素30aは、インダクタL3によって構成されている。このため、トランジスタQ1のエミッタとトランジスタQ2のエミッタとの接続点は、インダクタL3を介して基準電位に接続されている。
基本周波数において回路要素30aの基本波のインピーダンスが発振しない範囲において十分に大きくなるように、インダクタL3のインダクタンス値が選定される。半導体チップ内において回路要素30aを形成する場合、配線の長さなどを例えばマイクロメートル単位で調整できる。このため、基本波での必要なインピーダンスを容易に実現できる。例えば、基本周波数2GHzにおいて、インダクタL3のインダクタンス値は約5.13nHである。
図10は、図9中の回路要素30aがインダクタL3である場合のインピーダンスの例を示すスミスチャートである。周波数を1.930GHzから1.950GHzまで変化させた場合、特性インピーダンス50Ωで正規化した規格化インピーダンス値(図10中の短い線)は、図10中の矢印Y2のように変化する。周波数が1.950GHzである点m2は、インピーダンスが516Ωであり、50Ωの約10倍の値となる。このため、インピーダンスが十分大きくみえるといえる。
[動作]
図11から図14は、図9に示す能動バラン回路10bを用いた電力増幅回路の特性を示す図である。図11は、図9に示す能動バラン回路10bを図2の電力増幅回路に用いた場合に、図2中のノードN1、N2において得られる特性を示す図である。
図11から図14は、図9に示す能動バラン回路10bを用いた電力増幅回路の特性を示す図である。図11は、図9に示す能動バラン回路10bを図2の電力増幅回路に用いた場合に、図2中のノードN1、N2において得られる特性を示す図である。
図11は、入力端子Pinの入力信号のレベルに対する、ノードN1における信号Piのレベルと、ノードN2における信号Phのレベルとの関係を示す。図11において、入力端子Pinの入力信号のレベルが変化すると、信号Piのレベルと信号Phのレベルとは同じように変化する。信号Piと信号Phとは差動信号であるため、同じレベルであることが好ましい。図11を図5と比較すると、信号Piのレベルと信号Phのレベルとの差が少なく、信号Piと信号Phとの振幅がアンバランスな状態は改善している。これにより、差動信号の対称性を満足させることができる。
図12は、入力端子Pinの入力信号のレベルと、信号Piと信号Phとの位相変化の関係を示す。図13は、入力端子Pinの入力信号のレベルと、信号Piと信号Phとの位相差との関係を示す。図12および図13から理解できるように、信号Piと信号Phとの位相差は180°に近い。このため、図6および図7の場合に比べて、信号Piと信号Phとの位相差は改善している。加えて、図4の構成の能動バランに比べて、図9の構成の能動バランは、入力信号の入力レベルが変化しても信号PiおよびPhの位相が同じように変化している。このため、位相差としては、入力信号が変化しても常に一定の位相差を実現することができ、その値も180°に近い位相差が保たれている。
図14は、出力端子Poutの信号のレベルと、電力増幅回路の利得との関係を示す。図14に示すように、出力端子Poutの信号が20[dBm]を超えると利得が下降し始め、その後、利得が急激に下降する。後述する第3実施形態によれば、この利得の急激な下降を改善できる。
図11を参照して説明したように信号Piと信号Phとの振幅がアンバランスな状態は改善し、かつ、図12および図13を参照して説明したように信号Piと信号Phとの位相差は改善している。
[効果]
能動バラン回路10bは、図1に示すバランBとは異なり、巻線の配線インダクタを用いたトランス回路を含まない。また、能動バラン回路10bに用いる配線インダクタの面積は、複雑な配線トランス回路の組み合わせで構成されるバランBの面積と比較しても、遥かに小型に形成できる。このため、能動バラン回路10bを電力増幅回路に採用することにより、半導体チップの面積が大きくなることを抑えることができる。
能動バラン回路10bは、図1に示すバランBとは異なり、巻線の配線インダクタを用いたトランス回路を含まない。また、能動バラン回路10bに用いる配線インダクタの面積は、複雑な配線トランス回路の組み合わせで構成されるバランBの面積と比較しても、遥かに小型に形成できる。このため、能動バラン回路10bを電力増幅回路に採用することにより、半導体チップの面積が大きくなることを抑えることができる。
また、半導体チップにバランを形成する場合、バランを形成するための配線層数、誘電体膜厚等にはプロセス上の一定の制約があり、高性能なバランを形成するためには、マスク枚数等の増加に伴うプロセスコスト上昇を招く可能性がある。この点に関して、能動バラン回路10bによれば、コスト上昇を防止できる。さらに、能動バラン回路10bは、能動バラン回路10aの場合と比較して、出力する差動信号のレベル差を少なくし、かつ、差動信号の位相差を改善できる。
(第3実施形態)
[回路構成]
図15は、能動バラン回路10cの例を示す図である。図15に示す能動バラン回路10cは、回路要素30bを含んでいる。能動バラン回路10cは、巻線インダクタを含むバランではなく、トランジスタQ1、Q2および回路要素30bによって実現されるバランである。トランジスタQ1のエミッタとトランジスタQ2のエミッタとの接続点は、回路要素30bの一端に接続されている。第1実施形態、第2実施形態とは異なり、回路要素30bは、インダクタL3とキャパシタC3とから構成されている。インダクタL3とキャパシタC3とは、トランジスタQ1のエミッタおよびトランジスタQ2のエミッタと基準電位との間に並列に接続されている。インダクタL3とキャパシタC3とで並列共振回路(タンク回路)を形成している。この並列共振回路の共振周波数を特定の周波数に設定し、トランジスタのエミッタインピーダンスを所望の大きさに設定するようにインダクタンス値、キャパシタンス値を適宜決めることができる。
[回路構成]
図15は、能動バラン回路10cの例を示す図である。図15に示す能動バラン回路10cは、回路要素30bを含んでいる。能動バラン回路10cは、巻線インダクタを含むバランではなく、トランジスタQ1、Q2および回路要素30bによって実現されるバランである。トランジスタQ1のエミッタとトランジスタQ2のエミッタとの接続点は、回路要素30bの一端に接続されている。第1実施形態、第2実施形態とは異なり、回路要素30bは、インダクタL3とキャパシタC3とから構成されている。インダクタL3とキャパシタC3とは、トランジスタQ1のエミッタおよびトランジスタQ2のエミッタと基準電位との間に並列に接続されている。インダクタL3とキャパシタC3とで並列共振回路(タンク回路)を形成している。この並列共振回路の共振周波数を特定の周波数に設定し、トランジスタのエミッタインピーダンスを所望の大きさに設定するようにインダクタンス値、キャパシタンス値を適宜決めることができる。
インダクタL3とキャパシタC3との並列回路の共振により、回路要素30bの特性インピーダンスは基本周波数において無限大になる。半導体チップ内において回路要素30bを形成する場合、配線の長さなどを例えばナノメートル単位で調整できる。このため、必要な特性インピーダンスを容易に実現できる。例えば、基本周波数2GHzにおいて、インダクタL3のインダクタンス値は約0.98nH、キャパシタC3の容量値は約6pFである。上記の値を設定することで、共振周波数は2GHzとなり、理想的な2GHzにおいて、十分大きいインピーダンスとして見える。ここで述べる十分大きいインピーダンスとは、規格化インピーダンスで考えた場合、規格化インピーダンスの10倍以上のインピーダンスと定義する。つまり、回路要素30bがインダクタL3とキャパシタC3とから構成される場合においても、図10を参照して説明したインピーダンスの例と同様に、インピーダンスが十分大きくみえるといえる。
[動作]
図16から図19は、図15に示す能動バラン回路10cを用いた電力増幅回路の特性を示す図である。図16は、図15に示す能動バラン回路10cを図2の電力増幅回路に用いた場合に、図2中のノードN1、N2において得られる特性を示す図である。
図16から図19は、図15に示す能動バラン回路10cを用いた電力増幅回路の特性を示す図である。図16は、図15に示す能動バラン回路10cを図2の電力増幅回路に用いた場合に、図2中のノードN1、N2において得られる特性を示す図である。
図16は、入力端子Pinの入力信号のレベルに対する、ノードN1における信号Piのレベルと、ノードN2における信号Phのレベルとの関係を示す。図16において、入力端子Pinの入力信号のレベルが変化すると、信号Piのレベルと信号Phのレベルとは同じように変化する。信号Piのレベルと信号Phのレベルとの差が非常に少ないため、信号Piと信号Phとの振幅がアンバランスな状態は改善している。これにより、差動信号の対称性を満足させることができる。
図17は、入力端子Pinの入力信号のレベルと、信号Piと信号Phとの位相変化の関係を示す。図18は、入力端子Pinの入力信号のレベルと、信号Piと信号Phとの位相差との関係を示す。図17および図18から理解できるように、入力信号の信号レベルの変化に対して、信号Piと信号Phとが同じように変化していることから、信号Piと信号Phとの位相差は180°に非常に近い。このため、信号Piと信号Phとの位相差はさらに改善している。
図19は、出力端子Poutの信号のレベルと、電力増幅回路の利得との関係を示す。図19に示すように、出力端子Poutの信号のレベルが30(dBm)であっても利得はほとんど下降せず、良好な特性が得られている。図17および図18を参照して説明したように、信号Piと信号Phとの位相差は180°に近い状態が保たれ、かつ両者の信号レベルもほぼ同等である。このため、後続の2つに分かれた出力段トランジスタを各々最適な負荷条件でドライブすることができる。結果として2段構成の全体の差動アンプとしては、図19に示すように、理想的な負荷条件での動作となっている。
この点に関して、第2実施形態の場合と比較して説明する。第2実施形態においては、図14に示すように、回路要素30aのインダクタL3の抵抗成分により、利得が急激に下降する。すなわち、第2実施形態においては、図12および図13を参照して説明したように信号Piと信号Phとの位相差は改善している。しかしながら、インダクタL3は所望のインダクタ値が大きいため、配線の長さの増加に伴う抵抗成分も非常に大きく、ドライブ段トランジスタのエミッタ抵抗増加を招き、図5と図11の入出力特性の比較からもわかるように、ドライブ段自体の利得が大きく低下してしまう弊害を有する。よって、出力段のトランジスタを十分ドライブすることができず、アンプ全体としての利得は、図14に示すように、回路要素30aのインダクタL3の抵抗成分により、利得が急激に下降する。これに対し、第3実施形態においては、図19に示すように、出力端子Poutの信号のレベルが30(dBm)であっても利得はほとんど下降せず、良好な特性が得られる。
[効果]
能動バラン回路10cは、図1に示すバランBとは異なり、巻線の配線インダクタを用いたトランス回路を含まない。このため、能動バラン回路10cを電力増幅回路に採用することにより、半導体チップの面積が大きくなることを抑えることができる。さらに、能動バラン回路10bに比較して出力する差動信号のレベル差を少なくし、かつ、差動信号の位相差を改善でき、良好な利得特性を得ることができる。配線インダクタのみの構成に比較して、LCタンク回路は、インダクタとキャパシタとの組み合わせによって、面積を小さくすることができる。このため、能動バラン回路10cを用いることにより、回路を小型化できる。
能動バラン回路10cは、図1に示すバランBとは異なり、巻線の配線インダクタを用いたトランス回路を含まない。このため、能動バラン回路10cを電力増幅回路に採用することにより、半導体チップの面積が大きくなることを抑えることができる。さらに、能動バラン回路10bに比較して出力する差動信号のレベル差を少なくし、かつ、差動信号の位相差を改善でき、良好な利得特性を得ることができる。配線インダクタのみの構成に比較して、LCタンク回路は、インダクタとキャパシタとの組み合わせによって、面積を小さくすることができる。このため、能動バラン回路10cを用いることにより、回路を小型化できる。
以上説明した能動バラン回路についての変形例を以下に説明する。
(変形例1)
図20は、図2に示す電力増幅回路の変形例を示す図である。図20において、能動バラン回路10dの回路要素30bは、図15に示した能動バラン回路10cと同様に、インダクタL3とキャパシタC3とから構成されている。インダクタL3とキャパシタC3とは、トランジスタQ1のエミッタおよびトランジスタQ2のエミッタと基準電位との間に並列に接続されている。インダクタL3とキャパシタC3との並列回路の共振により、回路要素30bのインピーダンスは基本周波数において大きく設定可能になる。
図20は、図2に示す電力増幅回路の変形例を示す図である。図20において、能動バラン回路10dの回路要素30bは、図15に示した能動バラン回路10cと同様に、インダクタL3とキャパシタC3とから構成されている。インダクタL3とキャパシタC3とは、トランジスタQ1のエミッタおよびトランジスタQ2のエミッタと基準電位との間に並列に接続されている。インダクタL3とキャパシタC3との並列回路の共振により、回路要素30bのインピーダンスは基本周波数において大きく設定可能になる。
また、本例の電力増幅回路の能動バラン回路10dは、伝送線路トランス(Transmission Line Transformer)T1およびT2を備えている。伝送線路トランスT1およびT2は、一対の増幅器11および12による最終段とその前段との間、すなわち段間の伝送路110、120に設けられている。すなわち、伝送線路トランスT1、T2は、一対の差動信号の伝送路110、120に設けられている。伝送線路トランスT1およびT2は、伝送線路で発生する磁界をトランスとして働かせ、インピーダンス変換機能を持つ整合回路としての役割を有する。図1に示した、巻線を含むバランBを採用しないことによって半導体チップのレイアウトに余裕が生じるため、伝送線路トランスT1およびT2を半導体チップに設けることができる。
伝送線路トランスT1は、配線511および512によって構成されている。配線511は、トランジスタQ1のコレクタと増幅器11との間に、直列に接続されている。配線512と配線511とは、互いに隣接して配置されている。配線512の一端は配線511の一端に接続され、配線512の他端は電源電圧Vccに接続されている。なお、キャパシタC41は、バイパスコンデンサとして機能する。
伝送線路トランスT2は、配線521および522によって構成されている。配線521は、トランジスタQ2のコレクタと増幅器12との間に、直列に接続されている。配線522と配線521とは、互いに隣接して配置されている。配線522の一端は配線521の一端に接続され、配線522の他端は電源電圧Vccに接続されている。なお、キャパシタC42は、バイパスコンデンサとして機能する。
一般に、電力増幅回路に伝送線路トランスT1およびT2を組合せることにより、トランジスタQ1およびQ2と増幅器11および12との周波数の広帯域かつ低損失なインピーダンス整合を容易に実現できる。これにより、より広い周波数帯域を有し、かつ、高い利得特性を有する高性能な電力増幅回路を実現できる。なお、上記は段間の伝送路110、120に伝送線路トランスT1、T2を設けた構成としたが、出力段トランジスタの後の出力整合側に伝送線路トランスとバランとを設けた構成としてもよい。
(変形例2)
図21は、本開示の能動バラン回路を有する半導体チップを含む電力増幅モジュールの例を示す図である。図21に示す電力増幅モジュールにおいて、半導体チップ100は、本開示の能動バラン回路を有する。ただし、能動バラン回路の構成要素のうち、回路要素30は、下記に説明するように、多層基板200に形成される。図21は、各層の構成を模式的に示す。
図21は、本開示の能動バラン回路を有する半導体チップを含む電力増幅モジュールの例を示す図である。図21に示す電力増幅モジュールにおいて、半導体チップ100は、本開示の能動バラン回路を有する。ただし、能動バラン回路の構成要素のうち、回路要素30は、下記に説明するように、多層基板200に形成される。図21は、各層の構成を模式的に示す。
図21に示すように、半導体チップ100は、能動バラン回路が形成された能動バラン領域ABと、増幅回路が形成された増幅回路領域PSとを有する。また、半導体チップ100は、バンプ101a、101bを有する。バンプ101a、101bは、例えば、CPB(Copper Pillar Bump)であるが、これに限定されない。
また、多層基板200は、誘電体層201、202、203を有する。誘電体層201は、バンプ101a、101bに対応する位置に設けられた電極211、212を有する。半導体チップ100は、バンプ101a、101bによって、対応する電極211、212に電気的に接続されている。電極212には、誘電体層201、202、203を貫通するビア215a、215bおよび215cが接続されている。
誘電体層202は、電極211の一部分と対向する位置に電極213を有する。電極211と電極213とは誘電体層201を介して対向しており、これらはキャパシタC3として機能する。電極213には、誘電体層202および203を貫通するビア214aが接続されている。また、電極211には、誘電体層201、202および203を貫通するビア214bが接続されている。ビア214bは、高周波帯域においてインダクタL3として機能する。インダクタL3は、ビア214bに限られず、ビア214bに接続される導電性の配線で形成してもよい。
以上の構成により、半導体チップ100が多層基板200に電気的に接続される。そして、能動バラン回路に回路要素30を設ける代わりに、多層基板200によって回路要素30が構成される。このとき、半導体チップ100は、能動バラン回路のうち、回路要素30を除く部分を含んでおり、多層基板200は、インダクタL3およびキャパシタC3を含む回路要素30を構成している。すなわち、多層基板200は能動バラン回路の構成要素の1つである回路要素30を有しており、能動バラン回路において必要な回路要素30を能動バラン回路の外部に設けることができる。これにより、半導体チップ100を小さくすることができる。なお、本例においても、例えば図10と同様に、回路要素30のインピーダンスは、基本周波数において十分大きくみえる。
(変形例3)
図22は、本開示の能動バラン回路を有する半導体チップを含む他の電力増幅モジュールの例を示す図である。図22に示す電力増幅モジュールにおいて、半導体チップ300は、本開示の能動バラン回路を有する。ただし、能動バラン回路の構成要素のうち、回路要素30は、下記に説明するように、多層基板200に形成される。図22は、各層の構成を模式的に示す。
図22は、本開示の能動バラン回路を有する半導体チップを含む他の電力増幅モジュールの例を示す図である。図22に示す電力増幅モジュールにおいて、半導体チップ300は、本開示の能動バラン回路を有する。ただし、能動バラン回路の構成要素のうち、回路要素30は、下記に説明するように、多層基板200に形成される。図22は、各層の構成を模式的に示す。
図22に示すように、半導体チップ300は、能動バラン回路が形成された能動バラン領域ABと、出力段の増幅回路が形成された増幅回路領域PSとを有する。また、半導体チップ300は、電極216、217、218を有する。電極218は、半導体チップ300を貫通するビア219aおよび219bによって、半導体チップ300の裏面に形成された電極216に電気的に接続されている。電極216は、ビア215a、215bおよび215cに電気的に接続されている。出力段のトランジスタは一般に大きな電力を扱うため、ビア215a、215bおよび215cは排熱効果を有するサーマルビアとしての役割も果たす。電極217は、ボンディングワイヤW1によって、誘電体層201の表面上に形成された電極211に電気的に接続されている。電極218は、ボンディングワイヤW2によって、誘電体層201の表面上に形成された電極212aに電気的に接続されている。
図21の場合と同様に、電極211は、誘電体層201を介して電極213と対向しており、これらはキャパシタC3として機能する。また、図21の場合と同様に、電極211には、ビア214bが接続されている。ビア214bは、高周波帯域においてインダクタL3として機能する。
以上の構成により、半導体チップ300が多層基板200に電気的に接続される。そして、能動バラン回路に回路要素30を設ける代わりに、多層基板200によって構成される。このとき、半導体チップ300は、能動バラン回路のうち、回路要素30を除く部分を含んでおり、多層基板200は、インダクタL3およびキャパシタC3を含む回路要素30を構成している。すなわち、多層基板200は能動バラン回路の構成要素の1つである回路要素30を有しており、能動バラン回路において必要な回路要素30を能動バラン回路の外部に設けることができる。これにより、半導体チップ300を小さくすることができる。また、半導体チップ300に比較して多層基板200の作成工数は短いので、設計期間を短縮できる。また、ボンディングワイヤの併用や搭載位置の調整等によって特性を微調整できる。なお、本例においても、例えば図10と同様に、回路要素30のインピーダンスは、基本周波数において十分大きくみえる。
(変形例4)
上述した第2実施形態、第3実施形態においては、集中定数回路としての回路要素30a、30bを用いている。本開示は、集中定数回路に限定されず、分布定数回路としての回路要素を用いてもよい。例えば、図4中のトランジスタQ1およびトランジスタQ2のエミッタ同士の接続点から基準電位までの間に所定距離の配線30hが存在する。寄生配線容量および寄生配線インダクタンスを考慮すると、配線30hによって分布定数回路が形成されていると考えることができる。したがって、配線30hは所定の特性インピーダンスを有する分布定数回路と考えることができる。このため、集中定数回路としての回路要素30a、30bを用いる代わりに、基本周波数によっては、エミッタ同士の接続点から基準電位までの間の配線によって高いインピーダンスを実現することができる。基本周波数の波長をλとすると、配線30hはλ/4の長さであることが好ましい。つまり、基本周波数において、1/4波長の長さの配線30hを回路要素として設けておく。なお、半導体基板の比誘電率による波長短縮効果があるため、自由空間での1/4波長ではなく、電気長としての1/4波長である。例えば、基本周波数が30GHzから650MHzである場合に、λ/4は約0.7[mm]から約58[mm]である。なお、配線30hの長さは、1/4波長に限らず、n/4波長(nは、3以上の奇数)であってもよい。
上述した第2実施形態、第3実施形態においては、集中定数回路としての回路要素30a、30bを用いている。本開示は、集中定数回路に限定されず、分布定数回路としての回路要素を用いてもよい。例えば、図4中のトランジスタQ1およびトランジスタQ2のエミッタ同士の接続点から基準電位までの間に所定距離の配線30hが存在する。寄生配線容量および寄生配線インダクタンスを考慮すると、配線30hによって分布定数回路が形成されていると考えることができる。したがって、配線30hは所定の特性インピーダンスを有する分布定数回路と考えることができる。このため、集中定数回路としての回路要素30a、30bを用いる代わりに、基本周波数によっては、エミッタ同士の接続点から基準電位までの間の配線によって高いインピーダンスを実現することができる。基本周波数の波長をλとすると、配線30hはλ/4の長さであることが好ましい。つまり、基本周波数において、1/4波長の長さの配線30hを回路要素として設けておく。なお、半導体基板の比誘電率による波長短縮効果があるため、自由空間での1/4波長ではなく、電気長としての1/4波長である。例えば、基本周波数が30GHzから650MHzである場合に、λ/4は約0.7[mm]から約58[mm]である。なお、配線30hの長さは、1/4波長に限らず、n/4波長(nは、3以上の奇数)であってもよい。
図23は、分布定数回路を用いた能動バラン回路の等価回路の例を示す図である。図23において、トランジスタQ1のエミッタとトランジスタQ2のエミッタとの接続点と基準電位との間に、分布定数回路としての配線による回路要素30cが存在する。回路要素30cのインピーダンスは、基本周波数において十分大きくみえる。図23に示す能動バラン回路10eは、巻線インダクタを含むバランではなく、トランジスタQ1、Q2および回路要素30cによって実現されるバランである。
以上のように、本開示の能動バラン回路を用いることにより、半導体チップを小さくすることができ、かつ、差動信号の対称性を満足させることができる。
10、10a、10b、10c、10d、10e 能動バラン回路
11、12、13 増幅器
30、30a、30b、30c 回路要素
41、42 配線
100 半導体チップ
Pin 入力端子
Pout 出力端子
Q1 トランジスタ
Q2 トランジスタ
T1、T2 伝送線路トランス
11、12、13 増幅器
30、30a、30b、30c 回路要素
41、42 配線
100 半導体チップ
Pin 入力端子
Pout 出力端子
Q1 トランジスタ
Q2 トランジスタ
T1、T2 伝送線路トランス
Claims (10)
- 第1トランジスタおよび第2トランジスタと、入力信号の特定の周波数におけるインピーダンスが、他の周波数におけるインピーダンスより十分大きくみえる回路要素とを含み、前記入力信号に対応する一対の差動信号を前記第1トランジスタおよび前記第2トランジスタから出力する、能動バラン回路。
- 前記回路要素を介して基準電位に接続された第1端子と、入力端子に接続された第2端子と、電源電圧端子に接続された第3端子とを備えた前記第1トランジスタと、
前記回路要素を介して基準電位に接続された第1端子と、基準電位に接続された第2端子と、前記電源電圧端子に接続された第3端子とを備えた前記第2トランジスタと、
を備え、
前記第1トランジスタの第3端子と前記第2トランジスタの第3端子とから、前記一対の差動信号を出力する、請求項1に記載の能動バラン回路。 - 前記第1トランジスタの第1端子はエミッタであり、
前記第1トランジスタの第2端子はベースであり、
前記第1トランジスタの第3端子はコレクタであり、
前記第2トランジスタの第1端子はエミッタであり、
前記第2トランジスタの第2端子はベースであり、
前記第2トランジスタの第3端子はコレクタである、
請求項2に記載の能動バラン回路。 - 前記回路要素は、一端が前記第1トランジスタの第1端子と前記第2トランジスタの第1端子との接続点に接続され、他端が前記基準電位に接続されたインダクタを含む請求項2または請求項3に記載の能動バラン回路。
- 前記回路要素は、一端が前記第1トランジスタの第1端子と前記第2トランジスタの第1端子との接続点に接続され、他端が前記基準電位に接続されたインダクタと、前記インダクタに対して並列に接続されたキャパシタとを含む請求項2または請求項3に記載の能動バラン回路。
- 前記回路要素は、前記入力端子への入力信号の基本周波数の1/4波長の配線を有する請求項2または請求項3に記載の能動バラン回路。
- 回路要素を介して基準電位に接続された第1端子と、入力端子に接続された第2端子と、電源電圧端子に接続された第3端子とを備えた第1トランジスタと、
前記回路要素を介して基準電位に接続された第1端子と、前記基準電位に接続された第2端子と、前記電源電圧端子に接続された第3端子とを備えた第2トランジスタと、
を備え、
前記第1トランジスタの第1端子はソースまたはドレインであり、
前記第1トランジスタの第2端子はゲートであり、
前記第1トランジスタの第3端子はドレインまたはソースであり、
前記第2トランジスタの第1端子はソースまたはドレインであり、
前記第2トランジスタの第2端子はゲートであり、
前記第2トランジスタの第3端子はドレインまたはソースであり、
前記第1トランジスタの第3端子と前記第2トランジスタの第3端子とから、一対の差動信号を出力する、
能動バラン回路。 - 請求項1から請求項7のいずれか1つに記載の能動バラン回路と、
前記一対の差動信号を入力とする一対の増幅器と、
を含む
電力増幅回路。 - 前記能動バラン回路は、前記一対の差動信号の伝送路にそれぞれに接続された伝送線路トランスを含み、
前記伝送線路トランスは、前記第1トランジスタおよび前記第2トランジスタと前記一対の増幅器とのインピーダンス整合を行う請求項8に記載の電力増幅回路。 - 請求項2から請求項7のいずれか1つに記載の能動バラン回路のうち、前記回路要素を除く部分を含む半導体チップと、前記半導体チップと電気的に接続される基板と、前記差動信号を入力とする一対の増幅器とを含み、
前記基板は、前記能動バラン回路の前記回路要素を有する電力増幅モジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011213345.7A CN112787629A (zh) | 2019-11-06 | 2020-11-03 | 有源平衡-不平衡变压器电路、功率放大电路以及模块 |
US17/089,766 US11528012B2 (en) | 2019-11-06 | 2020-11-05 | Active balun circuit, power amplifier circuit, and power amplifier module |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019201272 | 2019-11-06 | ||
JP2019201272 | 2019-11-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021078103A true JP2021078103A (ja) | 2021-05-20 |
Family
ID=75898532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020115846A Pending JP2021078103A (ja) | 2019-11-06 | 2020-07-03 | 能動バラン回路、電力増幅回路および電力増幅モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021078103A (ja) |
-
2020
- 2020-07-03 JP JP2020115846A patent/JP2021078103A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10594266B2 (en) | Multiple-path amplifier with series component along inverter between amplifier outputs | |
US7061329B2 (en) | Semiconductor device having balanced circuit for use in high frequency band | |
US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
TWI477066B (zh) | 半導體裝置 | |
US11528012B2 (en) | Active balun circuit, power amplifier circuit, and power amplifier module | |
US20230006609A1 (en) | Amplification circuit | |
TWI822757B (zh) | 混合功率放大器電路或系統及其操作方法 | |
US8305151B2 (en) | Resonance type oscillation circuit and semiconductor device | |
JP2004266718A (ja) | 発振回路およびl負荷差動回路 | |
JP2009500860A (ja) | マルチバンド無線周波数動作用のインダクタ・デバイス | |
US9165894B2 (en) | Cascode cell having DC blocking capacitor | |
US8803614B2 (en) | Current reuse electronic device based on magnetic coupling components | |
US10651806B2 (en) | Method and system for a pseudo-differential low-noise amplifier at KU-band | |
JP2001274639A (ja) | 半導体電力増幅器および多段モノリシック集積回路 | |
US20060081878A1 (en) | Transistor circuit | |
JP2021078103A (ja) | 能動バラン回路、電力増幅回路および電力増幅モジュール | |
CN111313846A (zh) | 用于提供偏置信号与rf信号的隔离的***和方法 | |
CN115987222A (zh) | 一种应用于卫星导航的并发双频段低噪声放大器 | |
US11522506B2 (en) | Compact RFIC with stacked inductor and capacitor | |
KR20220078688A (ko) | 도허티 증폭기 | |
JP6377305B2 (ja) | 増幅器 | |
WO2023144891A1 (ja) | 電力増幅器 | |
Meshcheriakov et al. | Fully monolithically integrated X-band power amplifier without external matching | |
US20060038623A1 (en) | High frequency distributed oscillator using coupled transmission line | |
JP2013131802A (ja) | Rf電力増幅器およびその動作方法 |