JP2021078103A - 能動バラン回路、電力増幅回路および電力増幅モジュール - Google Patents

Abstract

【課題】半導体チップの面積が大きくなることを抑える。【解決手段】能動バラン回路１０は、エミッタ同士が電気的に接続され、差動信号を出力するトランジスタＱ１およびＱ２と、トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとの接続点と基準電位との間に接続された回路要素３０とを含む。回路要素３０は、入力信号の特定の周波数におけるインピーダンスが、他の周波数におけるインピーダンスより十分大きくみえる。トランジスタＱ１のベースには入力端子Ｐｉｎの入力信号が印加され、トランジスタＱ２のベースには基準電位が印加され、トランジスタＱ１のコレクタおよびトランジスタＱ２のコレクタに電源電圧Ｖｃｃが印加され、トランジスタＱ１のコレクタの信号とトランジスタＱ２のコレクタの信号とを上記差動信号として出力する。【選択図】図２

Description

本発明は、能動バラン回路、電力増幅回路および電力増幅モジュールに関する。

従来、電力増幅回路の増幅器の入力段または出力段に、差動トランス回路によるバランを設けることがある。非特許文献１の図１８（ａ）には、増幅器の出力段にバランを設けた構成が開示されている。

Kyu Hwan An、外１１名、「Power-Combining Transformer Techniques for Fully-Integrated CMOS Power Amplifiers」、（米国）、 IEEE JOURNAL OF SOLID-STATE CIRCUITS、Institute of Electrical and Electronics Engineers、２００８年５月、第４３巻、第５号、ｐ．１０６４−１０７５

ここで、半導体チップに、電力増幅回路とともに受動素子で構成されるトランス回路を用いたバランを設ける場合を考える。その場合、バランに必要とされるインダクタを半導体チップに形成すると、半導体チップの面積が大きくなる。

本発明は、上記に鑑みてなされたものであって、半導体チップの面積が大きくなることを抑えることのできる、能動バラン回路、電力増幅回路および電力増幅モジュールを実現することを目的とする。

本発明の一側面の能動バラン回路は、第１トランジスタおよび第２トランジスタと、入力信号の特定の周波数におけるインピーダンスが、他の周波数におけるインピーダンスより十分大きくみえる回路要素とを含み、前記入力信号に対応する一対の差動信号を前記第１トランジスタおよび前記第２トランジスタから出力する、能動バラン回路である。

本発明の他の側面の能動バラン回路は、回路要素を介して基準電位に接続された第１端子と、入力端子に接続された第２端子と、電源電圧端子に接続された第３端子とを備えた第１トランジスタと、前記回路要素を介して基準電位に接続された第１端子と、前記基準電位に接続された第２端子と、前記電源電圧端子に接続された第３端子とを備えた第２トランジスタと、を備え、前記第１トランジスタの第１端子はソースまたはドレインであり、前記第１トランジスタの第２端子はゲートであり、前記第１トランジスタの第３端子はドレインまたはソースであり、前記第２トランジスタの第１端子はソースまたはドレインであり、前記第２トランジスタの第２端子はゲートであり、前記第２トランジスタの第３端子はドレインまたはソースであり、前記第１トランジスタの第３端子と前記第２トランジスタの第３端子とから、一対の差動信号を出力する、能動バラン回路である。

本発明によれば、半導体チップの面積が大きくなることを抑えることのできる能動バラン回路、それを備えた電力増幅回路および電力増幅モジュールを提供できる。

図１は、バランを含む電力増幅回路を示す図である。 図２は、能動バラン回路を含む電力増幅回路の例を示す図である。 図３は、図２中の回路要素が抵抗である場合のインピーダンスの例を示すスミスチャートである。 図４は、能動バラン回路の参考例を示す図である。 図５は、図４に示す参考例の能動バラン回路を用いた電力増幅回路の特性を示す図である。 図６は、図４に示す参考例の能動バラン回路を用いた電力増幅回路の特性を示す図である。 図７は、図４に示す参考例の能動バラン回路を用いた電力増幅回路の特性を示す図である。 図８は、図４に示す参考例の能動バラン回路を用いた電力増幅回路の特性を示す図である。 図９は、他の能動バラン回路の例を示す図である。 図１０は、図９中の回路要素がインダクタである場合のインピーダンスの例を示すスミスチャートである。 図１１は、図９に示す能動バラン回路を用いた電力増幅回路の特性を示す図である。 図１２は、図９に示す能動バラン回路を用いた電力増幅回路の特性を示す図である。 図１３は、図９に示す能動バラン回路を用いた電力増幅回路の特性を示す図である。 図１４は、図９に示す能動バラン回路を用いた電力増幅回路の特性を示す図である。 図１５は、他の能動バラン回路の例を示す図である。 図１６は、図１５に示す能動バラン回路を用いた電力増幅回路の特性を示す図である。 図１７は、図１５に示す能動バラン回路を用いた電力増幅回路の特性を示す図である。 図１８は、図１５に示す能動バラン回路を用いた電力増幅回路の特性を示す図である。 図１９は、図１５に示す能動バラン回路を用いた電力増幅回路の特性を示す図である。 図２０は、図２に示す電力増幅回路の変形例を示す図である。 図２１は、本開示の能動バラン回路を有する半導体チップを含む電力増幅モジュールの例を示す図である。 図２２は、本開示の能動バラン回路を有する半導体チップを含む他の電力増幅モジュールの例を示す図である。 図２３は、分布定数回路を用いた能動バラン回路の等価回路の例を示す図である。

以下に、本開示の能動バラン回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、各実施形態の構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能である。第２実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

以下、本開示の能動バラン回路について説明する。本開示の能動バラン回路は、差動トランス回路によるバランとは異なり、巻線の配線インダクタを用いない。各実施形態の理解を容易にするため、差動トランス回路によるバランを含む電力増幅回路を比較例として先に説明する。

（比較例）
［回路構成］
図１は、バランを含む電力増幅回路を示す図である。図１に示す電力増幅回路は、巻線の配線インダクタを用いたトランス回路によるバランＢを含む。バランＢは、最終段の一対の増幅器１１および１２の入力側のノードＮ１、Ｎ２と、その前段の増幅器１３との間に設けられている。一対の増幅器１１および１２の出力側には、トランスＴと、インダクタＬおよびキャパシタＣによるフィルタと、が設けられている。トランスＴの１次巻線の中点は、電源電圧Ｖｃｃに接続されている。トランスＴの１次巻線の中点と基準電位との間に電気的にそれぞれ接続されたキャパシタＣＰ１およびＣＰ２は、バイパスコンデンサとして機能する。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。

［動作］
入力端子Ｐｉｎに入力される信号、例えばＲＦ（Radio Frequency）信号は、増幅器１３によって増幅され、バランＢに入力される。バランＢによって、ノードＮ１、Ｎ２に差動出力が得られる。ノードＮ１、Ｎ２の差動出力は、増幅器１１および１２によって増幅される。増幅器１１および１２の出力は、トランスＴと、インダクタＬおよびキャパシタＣによるフィルタとを介して出力端子Ｐｏｕｔに出力される。本比較例では、バランＢが段間に設けられていることにより、増幅器１１および１２による最終段と増幅器１３による前段とを分離し、かつ、差動出力を得ることができる。

図１を参照して説明した比較例の電力増幅回路を半導体チップとして実現する場合、バランＢのために半導体チップの面積が大きくなる。このため、比較例の電力増幅回路において、半導体チップ全体の面積を小さくすることが難しい。

（第１実施形態）
［回路構成］
図２は、能動バラン回路を含む電力増幅回路の例を示す図である。図２に示すように、入力端子Ｐｉｎと、一対の増幅器１１および１２の入力側のノードＮ１、Ｎ２との間に、能動バラン回路１０が設けられている。

能動バラン回路１０は、第１のトランジスタであるトランジスタＱ１と、第２のトランジスタであるトランジスタＱ２と、回路要素３０とを含んでいる。トランジスタＱ１およびＱ２は、第１端子であるエミッタと、第２端子であるベースと、第３端子であるコレクタとを有する。能動バラン回路１０は、巻線インダクタを含むバランではなく、トランジスタＱ１、Ｑ２および回路要素３０によって実現されるバランである。

トランジスタＱ１のベースには、入力端子Ｐｉｎが接続されている。トランジスタＱ２のベースは、基準電位に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとが接続され、それらの接続点は回路要素３０の一端に接続されている。回路要素３０の他端は、基準電位に接続されている。トランジスタＱ１のコレクタおよびトランジスタＱ２のコレクタは、電源電圧Ｖｃｃに接続されている。

トランジスタＱ１のコレクタの信号Ｐｉと、トランジスタＱ２のコレクタの信号Ｐｈと、は一対の差動信号となる。トランジスタＱ１のコレクタの信号Ｐｉは、インダクタＬ１およびキャパシタＣ１によるフィルタを介して増幅器１１に入力される。配線４１およびキャパシタＣ４１は、整合回路として機能する。トランジスタＱ２のコレクタの信号Ｐｈは、インダクタＬ２およびキャパシタＣ２によるフィルタを介して増幅器１２に入力される。配線４２およびキャパシタＣ４２は、整合回路として機能する。

トランジスタＱ１およびＱ２は、ＮＰＮ型のトランジスタが例示されるが、本開示はこれに限定されない。トランジスタＱ１およびＱ２は、ＰＮＰ型のトランジスタであってもよい。

また、本開示では、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。各トランジスタは、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であっても良い。その場合は、コレクタをドレインと置き換え、ベースをゲートと置き換え、エミッタをソースと置き換えれば良い。したがって、上記の第１端子はエミッタまたはソース、上記の第２端子はベースまたはゲート、上記の第３端子はコレクタまたはドレイン、ということもできる。

各トランジスタは、複数の単位トランジスタ（フィンガーとも言う）を電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。

回路要素３０は、例えば、特定の長さの配線、インダクタ、キャパシタ、および、抵抗のうち、少なくとも１つを含む。回路要素３０は、インピーダンス素子ということもできる。回路要素３０は、入力信号の基本周波数において、高インピーダンスとなることが好ましい。回路要素３０は、基本周波数において、インピーダンスが大きくみえることが好ましい。つまり、回路要素３０の、入力信号の特定の周波数におけるインピーダンスが、他の周波数におけるインピーダンスより十分大きくみえることが好ましい。ただし、回路要素３０のインピーダンスが大きくみえるのは、電力増幅回路が発振しない場合に限る。

図３は、回路要素３０が抵抗である場合のインピーダンスの例を示すスミスチャートである。周波数を１．９３０ＧＨｚから１．９５０ＧＨｚまで変化させた場合、特性インピーダンス５０Ωで正規化したインピーダンス値（図３中の丸印）は、図３中の矢印Ｙ１のように変化する。周波数が１．９５０ＧＨｚである点ｍ１は、インピーダンスが５４０Ωであり、５０Ωの約１０倍の値となる。このため、インピーダンスが十分大きくみえるといえる。

ここで、回路要素３０が配線である場合について説明する。図４は、参考例である能動バラン回路１０ａを示す図である。図４に示す能動バラン回路１０ａは、配線３０ｈを回路要素３０として含んでいる。このため、トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとの接続点は、配線３０ｈを介して、基準電位に電気的に接続されている。図４に示す能動バラン回路１０ａは、巻線の配線インダクタを用いたトランス回路を含まない。このため、能動バラン回路１０ａを電力増幅回路に採用することにより、半導体チップの面積を小さくすることができる。

［動作］
図５から図８は、図４に示す参考例の能動バラン回路１０ａを用いた電力増幅回路の特性を示す図である。図５は、図４に示す参考例の能動バラン回路１０ａを図２の電力増幅回路に用いた場合に、図２中のノードＮ１、Ｎ２において得られる特性を示す図である。

図５は、入力端子Ｐｉｎの入力信号のレベルに対する、ノードＮ１における信号Ｐｉのレベルと、ノードＮ２における信号Ｐｈのレベルとの関係を示す。レベルと、ノードＮ２における信号Ｐｈのレベルとの関係を示す。図５において、入力端子Ｐｉｎの入力信号のレベルが変化すると、信号Ｐｉのレベルと信号Ｐｈのレベルとは同じように変化する。図５に示すように、信号Ｐｉのレベルと信号Ｐｈのレベルとに差が生じており、信号Ｐｉと信号Ｐｈとは振幅がアンバランスな差動信号になっている。なお、本開示におけるアンバランスとは、位相差が入力信号のレベルによらず、一定でなく、もしくは、振幅が、入力信号のレベルに比例して出力されていないことと定義する。一方、バランスとは、位相差が入力信号のレベルによらず一定であり、振幅は、入力信号のレベルに比例して出力されていることと定義する。

図６は、入力端子Ｐｉｎの入力信号のレベルと、信号Ｐｉと信号Ｐｈとの位相変化の関係を示す。図７は、入力端子Ｐｉｎの入力信号のレベルと、信号Ｐｉと信号Ｐｈとの位相差との関係を示す。差動信号である信号Ｐｉと信号Ｐｈとは、位相差が１８０°であることが好ましい。図６および図７から理解できるように、信号Ｐｉと信号Ｐｈとの位相差は１３０°程度であり、信号Ｐｉと信号Ｐｈとの位相差は１８０°からずれている。

図８は、出力端子Ｐｏｕｔの信号のレベルと、電力増幅回路の利得との関係を示す。信号Ｐｉと信号Ｐｈとは出力整合側の位相差１８０°から同相への位相合成を行う差動トランス回路に対して１８０°からの位相ズレを有し、かつその出力がアンバランスな差動信号になっている。このため、２つに分かれた出力段トランジスタを各々最適負荷条件でドライブすることができず、差動アンプの出力段としては所望の飽和出力が出せない負荷動作状態となる。よって、図８に示すように、出力端子Ｐｏｕｔの信号が２５［ｄＢｍ］を超えると利得が下降し始め、その後、利得が急激に下降する。したがって、図４に示す参考例の能動バラン回路１０ａは、２つに分かれた出力段トランジスタＱ１、Ｑ２を各々最適負荷条件でドライブすることはできない。しかしながら、図４に示す参考例の能動バラン回路１０ａを用いることにより、電力増幅回路としては、正常に動作する。

［効果］
図２を参照して説明した能動バラン回路１０ａは、図１に示すバランＢとは異なり、巻線の配線インダクタを用いたトランス回路を含まない。このため、能動バラン回路１０ａを電力増幅回路に採用することにより、半導体チップの面積が大きくなることを抑えることができる。

（第２実施形態）
［回路構成］
図８は、他の能動バラン回路１０ｂの例を示す図である。図８に示す能動バラン回路１０ｂは、図４に示した能動バラン回路１０ａと比較して、回路要素３０ａを含んでいる。能動バラン回路１０ｂは、巻線インダクタを含むバランではなく、トランジスタＱ１、Ｑ２および回路要素３０ａによって実現されるバランである。トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとの接続点は、回路要素３０ａの一端に接続されている。図４の回路構成とは異なり、回路要素３０ａは、インダクタＬ３によって構成されている。このため、トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとの接続点は、インダクタＬ３を介して基準電位に接続されている。

基本周波数において回路要素３０ａの基本波のインピーダンスが発振しない範囲において十分に大きくなるように、インダクタＬ３のインダクタンス値が選定される。半導体チップ内において回路要素３０ａを形成する場合、配線の長さなどを例えばマイクロメートル単位で調整できる。このため、基本波での必要なインピーダンスを容易に実現できる。例えば、基本周波数２ＧＨｚにおいて、インダクタＬ３のインダクタンス値は約５．１３ｎＨである。

図１０は、図９中の回路要素３０ａがインダクタＬ３である場合のインピーダンスの例を示すスミスチャートである。周波数を１．９３０ＧＨｚから１．９５０ＧＨｚまで変化させた場合、特性インピーダンス５０Ωで正規化した規格化インピーダンス値（図１０中の短い線）は、図１０中の矢印Ｙ２のように変化する。周波数が１．９５０ＧＨｚである点ｍ２は、インピーダンスが５１６Ωであり、５０Ωの約１０倍の値となる。このため、インピーダンスが十分大きくみえるといえる。

［動作］
図１１から図１４は、図９に示す能動バラン回路１０ｂを用いた電力増幅回路の特性を示す図である。図１１は、図９に示す能動バラン回路１０ｂを図２の電力増幅回路に用いた場合に、図２中のノードＮ１、Ｎ２において得られる特性を示す図である。

図１１は、入力端子Ｐｉｎの入力信号のレベルに対する、ノードＮ１における信号Ｐｉのレベルと、ノードＮ２における信号Ｐｈのレベルとの関係を示す。図１１において、入力端子Ｐｉｎの入力信号のレベルが変化すると、信号Ｐｉのレベルと信号Ｐｈのレベルとは同じように変化する。信号Ｐｉと信号Ｐｈとは差動信号であるため、同じレベルであることが好ましい。図１１を図５と比較すると、信号Ｐｉのレベルと信号Ｐｈのレベルとの差が少なく、信号Ｐｉと信号Ｐｈとの振幅がアンバランスな状態は改善している。これにより、差動信号の対称性を満足させることができる。

図１２は、入力端子Ｐｉｎの入力信号のレベルと、信号Ｐｉと信号Ｐｈとの位相変化の関係を示す。図１３は、入力端子Ｐｉｎの入力信号のレベルと、信号Ｐｉと信号Ｐｈとの位相差との関係を示す。図１２および図１３から理解できるように、信号Ｐｉと信号Ｐｈとの位相差は１８０°に近い。このため、図６および図７の場合に比べて、信号Ｐｉと信号Ｐｈとの位相差は改善している。加えて、図４の構成の能動バランに比べて、図９の構成の能動バランは、入力信号の入力レベルが変化しても信号ＰｉおよびＰｈの位相が同じように変化している。このため、位相差としては、入力信号が変化しても常に一定の位相差を実現することができ、その値も１８０°に近い位相差が保たれている。

図１４は、出力端子Ｐｏｕｔの信号のレベルと、電力増幅回路の利得との関係を示す。図１４に示すように、出力端子Ｐｏｕｔの信号が２０［ｄＢｍ］を超えると利得が下降し始め、その後、利得が急激に下降する。後述する第３実施形態によれば、この利得の急激な下降を改善できる。

図１１を参照して説明したように信号Ｐｉと信号Ｐｈとの振幅がアンバランスな状態は改善し、かつ、図１２および図１３を参照して説明したように信号Ｐｉと信号Ｐｈとの位相差は改善している。

［効果］
能動バラン回路１０ｂは、図１に示すバランＢとは異なり、巻線の配線インダクタを用いたトランス回路を含まない。また、能動バラン回路１０ｂに用いる配線インダクタの面積は、複雑な配線トランス回路の組み合わせで構成されるバランＢの面積と比較しても、遥かに小型に形成できる。このため、能動バラン回路１０ｂを電力増幅回路に採用することにより、半導体チップの面積が大きくなることを抑えることができる。

また、半導体チップにバランを形成する場合、バランを形成するための配線層数、誘電体膜厚等にはプロセス上の一定の制約があり、高性能なバランを形成するためには、マスク枚数等の増加に伴うプロセスコスト上昇を招く可能性がある。この点に関して、能動バラン回路１０ｂによれば、コスト上昇を防止できる。さらに、能動バラン回路１０ｂは、能動バラン回路１０ａの場合と比較して、出力する差動信号のレベル差を少なくし、かつ、差動信号の位相差を改善できる。

（第３実施形態）
［回路構成］
図１５は、能動バラン回路１０ｃの例を示す図である。図１５に示す能動バラン回路１０ｃは、回路要素３０ｂを含んでいる。能動バラン回路１０ｃは、巻線インダクタを含むバランではなく、トランジスタＱ１、Ｑ２および回路要素３０ｂによって実現されるバランである。トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとの接続点は、回路要素３０ｂの一端に接続されている。第１実施形態、第２実施形態とは異なり、回路要素３０ｂは、インダクタＬ３とキャパシタＣ３とから構成されている。インダクタＬ３とキャパシタＣ３とは、トランジスタＱ１のエミッタおよびトランジスタＱ２のエミッタと基準電位との間に並列に接続されている。インダクタＬ３とキャパシタＣ３とで並列共振回路（タンク回路）を形成している。この並列共振回路の共振周波数を特定の周波数に設定し、トランジスタのエミッタインピーダンスを所望の大きさに設定するようにインダクタンス値、キャパシタンス値を適宜決めることができる。

インダクタＬ３とキャパシタＣ３との並列回路の共振により、回路要素３０ｂの特性インピーダンスは基本周波数において無限大になる。半導体チップ内において回路要素３０ｂを形成する場合、配線の長さなどを例えばナノメートル単位で調整できる。このため、必要な特性インピーダンスを容易に実現できる。例えば、基本周波数２ＧＨｚにおいて、インダクタＬ３のインダクタンス値は約０．９８ｎＨ、キャパシタＣ３の容量値は約６ｐＦである。上記の値を設定することで、共振周波数は２ＧＨｚとなり、理想的な２ＧＨｚにおいて、十分大きいインピーダンスとして見える。ここで述べる十分大きいインピーダンスとは、規格化インピーダンスで考えた場合、規格化インピーダンスの１０倍以上のインピーダンスと定義する。つまり、回路要素３０ｂがインダクタＬ３とキャパシタＣ３とから構成される場合においても、図１０を参照して説明したインピーダンスの例と同様に、インピーダンスが十分大きくみえるといえる。

［動作］
図１６から図１９は、図１５に示す能動バラン回路１０ｃを用いた電力増幅回路の特性を示す図である。図１６は、図１５に示す能動バラン回路１０ｃを図２の電力増幅回路に用いた場合に、図２中のノードＮ１、Ｎ２において得られる特性を示す図である。

図１６は、入力端子Ｐｉｎの入力信号のレベルに対する、ノードＮ１における信号Ｐｉのレベルと、ノードＮ２における信号Ｐｈのレベルとの関係を示す。図１６において、入力端子Ｐｉｎの入力信号のレベルが変化すると、信号Ｐｉのレベルと信号Ｐｈのレベルとは同じように変化する。信号Ｐｉのレベルと信号Ｐｈのレベルとの差が非常に少ないため、信号Ｐｉと信号Ｐｈとの振幅がアンバランスな状態は改善している。これにより、差動信号の対称性を満足させることができる。

図１７は、入力端子Ｐｉｎの入力信号のレベルと、信号Ｐｉと信号Ｐｈとの位相変化の関係を示す。図１８は、入力端子Ｐｉｎの入力信号のレベルと、信号Ｐｉと信号Ｐｈとの位相差との関係を示す。図１７および図１８から理解できるように、入力信号の信号レベルの変化に対して、信号Ｐｉと信号Ｐｈとが同じように変化していることから、信号Ｐｉと信号Ｐｈとの位相差は１８０°に非常に近い。このため、信号Ｐｉと信号Ｐｈとの位相差はさらに改善している。

図１９は、出力端子Ｐｏｕｔの信号のレベルと、電力増幅回路の利得との関係を示す。図１９に示すように、出力端子Ｐｏｕｔの信号のレベルが３０（ｄＢｍ）であっても利得はほとんど下降せず、良好な特性が得られている。図１７および図１８を参照して説明したように、信号Ｐｉと信号Ｐｈとの位相差は１８０°に近い状態が保たれ、かつ両者の信号レベルもほぼ同等である。このため、後続の２つに分かれた出力段トランジスタを各々最適な負荷条件でドライブすることができる。結果として２段構成の全体の差動アンプとしては、図１９に示すように、理想的な負荷条件での動作となっている。

この点に関して、第２実施形態の場合と比較して説明する。第２実施形態においては、図１４に示すように、回路要素３０ａのインダクタＬ３の抵抗成分により、利得が急激に下降する。すなわち、第２実施形態においては、図１２および図１３を参照して説明したように信号Ｐｉと信号Ｐｈとの位相差は改善している。しかしながら、インダクタＬ３は所望のインダクタ値が大きいため、配線の長さの増加に伴う抵抗成分も非常に大きく、ドライブ段トランジスタのエミッタ抵抗増加を招き、図５と図１１の入出力特性の比較からもわかるように、ドライブ段自体の利得が大きく低下してしまう弊害を有する。よって、出力段のトランジスタを十分ドライブすることができず、アンプ全体としての利得は、図１４に示すように、回路要素３０ａのインダクタＬ３の抵抗成分により、利得が急激に下降する。これに対し、第３実施形態においては、図１９に示すように、出力端子Ｐｏｕｔの信号のレベルが３０（ｄＢｍ）であっても利得はほとんど下降せず、良好な特性が得られる。

［効果］
能動バラン回路１０ｃは、図１に示すバランＢとは異なり、巻線の配線インダクタを用いたトランス回路を含まない。このため、能動バラン回路１０ｃを電力増幅回路に採用することにより、半導体チップの面積が大きくなることを抑えることができる。さらに、能動バラン回路１０ｂに比較して出力する差動信号のレベル差を少なくし、かつ、差動信号の位相差を改善でき、良好な利得特性を得ることができる。配線インダクタのみの構成に比較して、ＬＣタンク回路は、インダクタとキャパシタとの組み合わせによって、面積を小さくすることができる。このため、能動バラン回路１０ｃを用いることにより、回路を小型化できる。

以上説明した能動バラン回路についての変形例を以下に説明する。

（変形例１）
図２０は、図２に示す電力増幅回路の変形例を示す図である。図２０において、能動バラン回路１０ｄの回路要素３０ｂは、図１５に示した能動バラン回路１０ｃと同様に、インダクタＬ３とキャパシタＣ３とから構成されている。インダクタＬ３とキャパシタＣ３とは、トランジスタＱ１のエミッタおよびトランジスタＱ２のエミッタと基準電位との間に並列に接続されている。インダクタＬ３とキャパシタＣ３との並列回路の共振により、回路要素３０ｂのインピーダンスは基本周波数において大きく設定可能になる。

また、本例の電力増幅回路の能動バラン回路１０ｄは、伝送線路トランス（Transmission Line Transformer）Ｔ１およびＴ２を備えている。伝送線路トランスＴ１およびＴ２は、一対の増幅器１１および１２による最終段とその前段との間、すなわち段間の伝送路１１０、１２０に設けられている。すなわち、伝送線路トランスＴ１、Ｔ２は、一対の差動信号の伝送路１１０、１２０に設けられている。伝送線路トランスＴ１およびＴ２は、伝送線路で発生する磁界をトランスとして働かせ、インピーダンス変換機能を持つ整合回路としての役割を有する。図１に示した、巻線を含むバランＢを採用しないことによって半導体チップのレイアウトに余裕が生じるため、伝送線路トランスＴ１およびＴ２を半導体チップに設けることができる。

伝送線路トランスＴ１は、配線５１１および５１２によって構成されている。配線５１１は、トランジスタＱ１のコレクタと増幅器１１との間に、直列に接続されている。配線５１２と配線５１１とは、互いに隣接して配置されている。配線５１２の一端は配線５１１の一端に接続され、配線５１２の他端は電源電圧Ｖｃｃに接続されている。なお、キャパシタＣ４１は、バイパスコンデンサとして機能する。

伝送線路トランスＴ２は、配線５２１および５２２によって構成されている。配線５２１は、トランジスタＱ２のコレクタと増幅器１２との間に、直列に接続されている。配線５２２と配線５２１とは、互いに隣接して配置されている。配線５２２の一端は配線５２１の一端に接続され、配線５２２の他端は電源電圧Ｖｃｃに接続されている。なお、キャパシタＣ４２は、バイパスコンデンサとして機能する。

一般に、電力増幅回路に伝送線路トランスＴ１およびＴ２を組合せることにより、トランジスタＱ１およびＱ２と増幅器１１および１２との周波数の広帯域かつ低損失なインピーダンス整合を容易に実現できる。これにより、より広い周波数帯域を有し、かつ、高い利得特性を有する高性能な電力増幅回路を実現できる。なお、上記は段間の伝送路１１０、１２０に伝送線路トランスＴ１、Ｔ２を設けた構成としたが、出力段トランジスタの後の出力整合側に伝送線路トランスとバランとを設けた構成としてもよい。

（変形例２）
図２１は、本開示の能動バラン回路を有する半導体チップを含む電力増幅モジュールの例を示す図である。図２１に示す電力増幅モジュールにおいて、半導体チップ１００は、本開示の能動バラン回路を有する。ただし、能動バラン回路の構成要素のうち、回路要素３０は、下記に説明するように、多層基板２００に形成される。図２１は、各層の構成を模式的に示す。

図２１に示すように、半導体チップ１００は、能動バラン回路が形成された能動バラン領域ＡＢと、増幅回路が形成された増幅回路領域ＰＳとを有する。また、半導体チップ１００は、バンプ１０１ａ、１０１ｂを有する。バンプ１０１ａ、１０１ｂは、例えば、ＣＰＢ（Copper Pillar Bump）であるが、これに限定されない。

また、多層基板２００は、誘電体層２０１、２０２、２０３を有する。誘電体層２０１は、バンプ１０１ａ、１０１ｂに対応する位置に設けられた電極２１１、２１２を有する。半導体チップ１００は、バンプ１０１ａ、１０１ｂによって、対応する電極２１１、２１２に電気的に接続されている。電極２１２には、誘電体層２０１、２０２、２０３を貫通するビア２１５ａ、２１５ｂおよび２１５ｃが接続されている。

誘電体層２０２は、電極２１１の一部分と対向する位置に電極２１３を有する。電極２１１と電極２１３とは誘電体層２０１を介して対向しており、これらはキャパシタＣ３として機能する。電極２１３には、誘電体層２０２および２０３を貫通するビア２１４ａが接続されている。また、電極２１１には、誘電体層２０１、２０２および２０３を貫通するビア２１４ｂが接続されている。ビア２１４ｂは、高周波帯域においてインダクタＬ３として機能する。インダクタＬ３は、ビア２１４ｂに限られず、ビア２１４ｂに接続される導電性の配線で形成してもよい。

以上の構成により、半導体チップ１００が多層基板２００に電気的に接続される。そして、能動バラン回路に回路要素３０を設ける代わりに、多層基板２００によって回路要素３０が構成される。このとき、半導体チップ１００は、能動バラン回路のうち、回路要素３０を除く部分を含んでおり、多層基板２００は、インダクタＬ３およびキャパシタＣ３を含む回路要素３０を構成している。すなわち、多層基板２００は能動バラン回路の構成要素の１つである回路要素３０を有しており、能動バラン回路において必要な回路要素３０を能動バラン回路の外部に設けることができる。これにより、半導体チップ１００を小さくすることができる。なお、本例においても、例えば図１０と同様に、回路要素３０のインピーダンスは、基本周波数において十分大きくみえる。

（変形例３）
図２２は、本開示の能動バラン回路を有する半導体チップを含む他の電力増幅モジュールの例を示す図である。図２２に示す電力増幅モジュールにおいて、半導体チップ３００は、本開示の能動バラン回路を有する。ただし、能動バラン回路の構成要素のうち、回路要素３０は、下記に説明するように、多層基板２００に形成される。図２２は、各層の構成を模式的に示す。

図２２に示すように、半導体チップ３００は、能動バラン回路が形成された能動バラン領域ＡＢと、出力段の増幅回路が形成された増幅回路領域ＰＳとを有する。また、半導体チップ３００は、電極２１６、２１７、２１８を有する。電極２１８は、半導体チップ３００を貫通するビア２１９ａおよび２１９ｂによって、半導体チップ３００の裏面に形成された電極２１６に電気的に接続されている。電極２１６は、ビア２１５ａ、２１５ｂおよび２１５ｃに電気的に接続されている。出力段のトランジスタは一般に大きな電力を扱うため、ビア２１５ａ、２１５ｂおよび２１５ｃは排熱効果を有するサーマルビアとしての役割も果たす。電極２１７は、ボンディングワイヤＷ１によって、誘電体層２０１の表面上に形成された電極２１１に電気的に接続されている。電極２１８は、ボンディングワイヤＷ２によって、誘電体層２０１の表面上に形成された電極２１２ａに電気的に接続されている。

図２１の場合と同様に、電極２１１は、誘電体層２０１を介して電極２１３と対向しており、これらはキャパシタＣ３として機能する。また、図２１の場合と同様に、電極２１１には、ビア２１４ｂが接続されている。ビア２１４ｂは、高周波帯域においてインダクタＬ３として機能する。

以上の構成により、半導体チップ３００が多層基板２００に電気的に接続される。そして、能動バラン回路に回路要素３０を設ける代わりに、多層基板２００によって構成される。このとき、半導体チップ３００は、能動バラン回路のうち、回路要素３０を除く部分を含んでおり、多層基板２００は、インダクタＬ３およびキャパシタＣ３を含む回路要素３０を構成している。すなわち、多層基板２００は能動バラン回路の構成要素の１つである回路要素３０を有しており、能動バラン回路において必要な回路要素３０を能動バラン回路の外部に設けることができる。これにより、半導体チップ３００を小さくすることができる。また、半導体チップ３００に比較して多層基板２００の作成工数は短いので、設計期間を短縮できる。また、ボンディングワイヤの併用や搭載位置の調整等によって特性を微調整できる。なお、本例においても、例えば図１０と同様に、回路要素３０のインピーダンスは、基本周波数において十分大きくみえる。

（変形例４）
上述した第２実施形態、第３実施形態においては、集中定数回路としての回路要素３０ａ、３０ｂを用いている。本開示は、集中定数回路に限定されず、分布定数回路としての回路要素を用いてもよい。例えば、図４中のトランジスタＱ１およびトランジスタＱ２のエミッタ同士の接続点から基準電位までの間に所定距離の配線３０ｈが存在する。寄生配線容量および寄生配線インダクタンスを考慮すると、配線３０ｈによって分布定数回路が形成されていると考えることができる。したがって、配線３０ｈは所定の特性インピーダンスを有する分布定数回路と考えることができる。このため、集中定数回路としての回路要素３０ａ、３０ｂを用いる代わりに、基本周波数によっては、エミッタ同士の接続点から基準電位までの間の配線によって高いインピーダンスを実現することができる。基本周波数の波長をλとすると、配線３０ｈはλ／４の長さであることが好ましい。つまり、基本周波数において、１／４波長の長さの配線３０ｈを回路要素として設けておく。なお、半導体基板の比誘電率による波長短縮効果があるため、自由空間での１／４波長ではなく、電気長としての１／４波長である。例えば、基本周波数が３０ＧＨｚから６５０ＭＨｚである場合に、λ／４は約０．７［ｍｍ］から約５８［ｍｍ］である。なお、配線３０ｈの長さは、１／４波長に限らず、ｎ／４波長（ｎは、３以上の奇数）であってもよい。

図２３は、分布定数回路を用いた能動バラン回路の等価回路の例を示す図である。図２３において、トランジスタＱ１のエミッタとトランジスタＱ２のエミッタとの接続点と基準電位との間に、分布定数回路としての配線による回路要素３０ｃが存在する。回路要素３０ｃのインピーダンスは、基本周波数において十分大きくみえる。図２３に示す能動バラン回路１０ｅは、巻線インダクタを含むバランではなく、トランジスタＱ１、Ｑ２および回路要素３０ｃによって実現されるバランである。

以上のように、本開示の能動バラン回路を用いることにより、半導体チップを小さくすることができ、かつ、差動信号の対称性を満足させることができる。

１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ 能動バラン回路
１１、１２、１３ 増幅器
３０、３０ａ、３０ｂ、３０ｃ 回路要素
４１、４２ 配線
１００ 半導体チップ
Ｐｉｎ 入力端子
Ｐｏｕｔ 出力端子
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｔ１、Ｔ２ 伝送線路トランス

Claims (10)

1. 第１トランジスタおよび第２トランジスタと、入力信号の特定の周波数におけるインピーダンスが、他の周波数におけるインピーダンスより十分大きくみえる回路要素とを含み、前記入力信号に対応する一対の差動信号を前記第１トランジスタおよび前記第２トランジスタから出力する、能動バラン回路。
2. 前記回路要素を介して基準電位に接続された第１端子と、入力端子に接続された第２端子と、電源電圧端子に接続された第３端子とを備えた前記第１トランジスタと、
   前記回路要素を介して基準電位に接続された第１端子と、基準電位に接続された第２端子と、前記電源電圧端子に接続された第３端子とを備えた前記第２トランジスタと、
   を備え、
   前記第１トランジスタの第３端子と前記第２トランジスタの第３端子とから、前記一対の差動信号を出力する、請求項１に記載の能動バラン回路。
3. 前記第１トランジスタの第１端子はエミッタであり、
   前記第１トランジスタの第２端子はベースであり、
   前記第１トランジスタの第３端子はコレクタであり、
   前記第２トランジスタの第１端子はエミッタであり、
   前記第２トランジスタの第２端子はベースであり、
   前記第２トランジスタの第３端子はコレクタである、
   請求項２に記載の能動バラン回路。
4. 前記回路要素は、一端が前記第１トランジスタの第１端子と前記第２トランジスタの第１端子との接続点に接続され、他端が前記基準電位に接続されたインダクタを含む請求項２または請求項３に記載の能動バラン回路。
5. 前記回路要素は、一端が前記第１トランジスタの第１端子と前記第２トランジスタの第１端子との接続点に接続され、他端が前記基準電位に接続されたインダクタと、前記インダクタに対して並列に接続されたキャパシタとを含む請求項２または請求項３に記載の能動バラン回路。
6. 前記回路要素は、前記入力端子への入力信号の基本周波数の１／４波長の配線を有する請求項２または請求項３に記載の能動バラン回路。
7. 回路要素を介して基準電位に接続された第１端子と、入力端子に接続された第２端子と、電源電圧端子に接続された第３端子とを備えた第１トランジスタと、
   前記回路要素を介して基準電位に接続された第１端子と、前記基準電位に接続された第２端子と、前記電源電圧端子に接続された第３端子とを備えた第２トランジスタと、
   を備え、
   前記第１トランジスタの第１端子はソースまたはドレインであり、
   前記第１トランジスタの第２端子はゲートであり、
   前記第１トランジスタの第３端子はドレインまたはソースであり、
   前記第２トランジスタの第１端子はソースまたはドレインであり、
   前記第２トランジスタの第２端子はゲートであり、
   前記第２トランジスタの第３端子はドレインまたはソースであり、
   前記第１トランジスタの第３端子と前記第２トランジスタの第３端子とから、一対の差動信号を出力する、
   能動バラン回路。
8. 請求項１から請求項７のいずれか１つに記載の能動バラン回路と、
   前記一対の差動信号を入力とする一対の増幅器と、
   を含む
   電力増幅回路。
9. 前記能動バラン回路は、前記一対の差動信号の伝送路にそれぞれに接続された伝送線路トランスを含み、
   前記伝送線路トランスは、前記第１トランジスタおよび前記第２トランジスタと前記一対の増幅器とのインピーダンス整合を行う請求項８に記載の電力増幅回路。
10. 請求項２から請求項７のいずれか１つに記載の能動バラン回路のうち、前記回路要素を除く部分を含む半導体チップと、前記半導体チップと電気的に接続される基板と、前記差動信号を入力とする一対の増幅器とを含み、
    前記基板は、前記能動バラン回路の前記回路要素を有する電力増幅モジュール。

Images