JP6347330B2 - エピタキシャルウェーハの製造方法 - Google Patents
エピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP6347330B2 JP6347330B2 JP2015095717A JP2015095717A JP6347330B2 JP 6347330 B2 JP6347330 B2 JP 6347330B2 JP 2015095717 A JP2015095717 A JP 2015095717A JP 2015095717 A JP2015095717 A JP 2015095717A JP 6347330 B2 JP6347330 B2 JP 6347330B2
- Authority
- JP
- Japan
- Prior art keywords
- growth
- heat treatment
- temperature
- silicon
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 27
- 238000001947 vapour-phase growth Methods 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 239000012298 atmosphere Substances 0.000 claims description 9
- 239000012808 vapor phase Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 30
- 230000007547 defect Effects 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Description
本発明は、エピタキシャルウェーハの製造方法に関する。
気相成長法により、シリコン単結晶基板の表面にエピタキシャル層を形成したシリコンエピタキシャルウェーハは、電子デバイスに広く使用されている。近年、電子デバイスの微細化によって、エピタキシャルウェーハの品質改善が重要な課題となっている。
エピタキシャル層には、成膜条件によって積層欠陥をはじめとする結晶欠陥が発生することがあり、エピタキシャル層成膜により発生した欠陥を総じてエピ欠陥と呼んでいる。このエピ欠陥の発生は、成膜の温度と深く関係しており、より低温ではエピ欠陥が発生しやすく、成膜条件を変更した際にエピ欠陥レベルが悪化する要因の一つとなっている。また、膜厚均一性も成膜条件の影響を受けやすく、低温で膜厚均一性は悪化する傾向がある。
一方で、エピタキシャル層の表面粗さに関しても成膜条件、特に温度と深く関係している。この際の表面粗さとはパーティクルカウンタで算出されるヘイズレベルを表しており、低温でヘイズレベルは低減する傾向となり、エピ欠陥や膜厚均一性とは逆の相関となっており、ヘイズを低減するためにはエピ欠陥レベル、及び膜厚均一性が悪化してしまうという課題があった。
従来のエピタキシャルウェーハ反応工程においては、エピタキシャル成長の反応温度は1050℃〜1170℃の範囲で行われるのが一般的であり、上記反応温度より低温ではEP欠陥の増加や膜厚均一性の悪化、高温ではスリップの発生が起こり、製造条件としては相応しくない。上記反応温度の範囲内においては、前述したように、エピ欠陥レベル、膜厚均一性と表面粗さの一つの指標であるヘイズレベルは逆の相関となっており、ヘイズレベルを低減するとエピ欠陥レベル、膜厚均一性が悪化する傾向があった。
特許文献１では、主表面が(110)のウェーハを用いエピタキシャル層を成膜したのち、水素雰囲気で熱処理を行うことでヘイズレベルが改善しているが、ヘイズが発生しやすい主表面が(110)のシリコンウェーハに関するものであり、水素雰囲気での熱処理を行うことで、主表面が(100)のシリコンウェーハのヘイズレベルと同等まで低減するというものである。したがって、主表面が(100)のシリコンウェーハ自体のヘイズレベルを低減できる技術ではない。
本発明は、上記した従来技術の問題点に鑑みなされたもので、主表面が(100)のシリコンウェーハの表面にシリコン単結晶エピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法において、エピ欠陥レベル、膜厚均一性を悪化させることなく、ヘイズレベルを低減できるエピタキシャルウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明のシリコンエピタキシャルウェーハの製造方法は、主表面が(100)のシリコンウェーハの表面にシリコン単結晶エピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法であり、主表面が(100)のシリコンウェーハの表面にシリコン単結晶エピタキシャル層を気相成長させる気相成長工程と、前記気相成長工程後に、連続して水素雰囲気で熱処理を行う成長後熱処理工程と、を有し、前記成長後熱処理工程の熱処理温度が、前記気相成長工程の成長温度より低温でありかつ800℃〜1120℃の範囲であることを特徴とする。
前記成長後熱処理工程の熱処理温度が、前記成長温度より、50℃以上低温であるのが好ましい。
前記成長温度が1050℃〜1170℃の範囲であることが好ましい。
前記成長後熱処理工程の熱処理温度が、800℃〜1120℃の範囲であることが好ましい。
本発明によれば、主表面が(100)のシリコンウェーハの表面にシリコン単結晶エピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法において、エピ欠陥レベル、膜厚均一性を悪化させることなく、ヘイズレベルを低減できるエピタキシャルウェーハの製造方法を提供することができるという著大な効果を有する。
図１を参照して、本発明のシリコンエピタキシャルウェーハの一つの実施の形態に係る製造方法を説明する。
先ず、搬送装置を用いて、気相成長装置の反応容器内に備えられたサセプタに主表面の結晶方位(100)のシリコン単結晶基板を載置する（仕込み工程、図１のステップ１０）。
次いで、反応容器内に水素ガスを流した状態で、シリコン単結晶エピタキシャル層を気相成長するための成長温度まで反応容器内の温度を昇温する（昇温工程、図１のステップ１２）。この成長温度は基板表面の自然酸化膜を水素で除去できる1000℃以上に設定する。
次に成長温度を保持したままで水素ガスのみを反応容器内に導入しウェーハ表面の自然酸化膜を除去する（ベーク工程、図１のステップ１４）。
次いで、反応容器内を成長温度に保持したままで、水素ガスとともに原料ガスをそれぞれ所定流量で供給し、所定膜厚となるまでエピタキシャル層を成長させる（気相成長工程、図１のステップ１６）。
さらに、前記気相成長工程後に、連続して水素雰囲気で成長後熱処理工程を行う（成長後熱処理工程、図１のステップ１８）。前記成長後熱処理工程の熱処理温度は、前記気相成長工程の成長温度より低温であることが好ましく、前記成長後熱処理工程の熱処理温度が、前記成長温度より、50℃以上低温であることがより好ましい。
反応容器内の温度を下降させて取り出し温度までエピタキシャルウェーハを冷却する（冷却工程、図１のステップ２０）。この冷却工程では、800℃から400℃程度の間で、水素雰囲気から窒素雰囲気へと切換えられる。そして、窒素雰囲気のままで取り出し温度に至ったら気相成長装置からエピタキシャルウェーハを取り出す（取り出し工程、図１のステップ２２）。
その後、エピタキシャルウェーハを洗浄し、不良ウェーハを選別し、シリコンエピタキシャルウェーハを得ることができる。
以下に、本発明の実施例をあげてさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではなく、本発明の技術思想から逸脱しない限り様々の変形が可能であることは勿論である。
枚葉式エピタキシャル成長装置において、直径300mm、主表面の面方位(100)のP型シリコン単結晶ウェーハを用いて、原料ガスとしてトリクロロシランを、キャリアガスとして水素を用い、シリコン単結晶エピタキシャル層を気相成長させた。原料ガスの供給量は10slm、キャリアガスの供給量は80slmを選択した。気相成長のみのもの（比較例）及び気相成長後に水素雰囲気での熱処理を行ったもの（実施例）で得られたエピタキシャルウェーハに対して、ヘイズレベル、エピ欠陥レベル、膜厚均一性を評価した。ヘイズレベルはパーティクルカウンタSP2のDW(Darkfield Wide)モードにて、エピ欠陥はSP2のDCO（Darkfield Composite Oblique）モード46nmupにて、膜厚均一性はFT-IRによりエピタキシャル層の膜厚を測定し、得られたエピタキシャル層膜厚の分布から最大値をTmax、最小値をTminとした場合、(Tmax - Tmin)/(Tmax + Tmin)にて算出し評価した。
（比較例）
成膜条件を成長温度1170℃とし、気相成長のみ行ったエピタキシャルウェーハのエピ欠陥レベル、膜厚均一性、ヘイズレベルはそれぞれ3.0個/Wf、±0.82%、0.81ppmであった。比較例のエピタキシャル層の積層時の温度プロファイルを図２に示す。
成膜条件を成長温度1170℃とし、気相成長のみ行ったエピタキシャルウェーハのエピ欠陥レベル、膜厚均一性、ヘイズレベルはそれぞれ3.0個/Wf、±0.82%、0.81ppmであった。比較例のエピタキシャル層の積層時の温度プロファイルを図２に示す。
（実施例）
実施例として、比較例と同様にして、成膜条件を成長温度1170℃とし、気相成長を行った後、連続して1000℃の水素雰囲気にて成長後熱処理を行ったエピタキシャルウェーハの、エピ欠陥レベル、膜厚均一性、ヘイズレベルはそれぞれ3.1個/Wf、±0.81%、0.53ppmであった。比較例と実施例の結果を表１に示すが、ヘイズレベルが実施例において低減しているのがわかる。また、実施例のエピタキシャル層の積層時及び成長後熱処理時の温度プロファイルを図３に示す。
実施例として、比較例と同様にして、成膜条件を成長温度1170℃とし、気相成長を行った後、連続して1000℃の水素雰囲気にて成長後熱処理を行ったエピタキシャルウェーハの、エピ欠陥レベル、膜厚均一性、ヘイズレベルはそれぞれ3.1個/Wf、±0.81%、0.53ppmであった。比較例と実施例の結果を表１に示すが、ヘイズレベルが実施例において低減しているのがわかる。また、実施例のエピタキシャル層の積層時及び成長後熱処理時の温度プロファイルを図３に示す。
（実験例）
枚葉式エピタキシャル成長装置において、直径300mm、主表面の面方位(100)のP型シリコン単結晶ウェーハを用いて、原料ガスとしてトリクロロシランを、キャリアガスとして水素を用い、シリコン単結晶エピタキシャル層を気相成長させた。原料ガスの供給量は10slm、キャリアガスの供給量は80slmを選択した。成膜条件を成長温度1050〜1170℃とし、気相成長のみを行った場合と、前記温度にてエピタキシャル層の積層後、水素雰囲気での成長後熱処理を700℃〜1170℃にて行った場合のヘイズレベルの結果を表２に示す。
枚葉式エピタキシャル成長装置において、直径300mm、主表面の面方位(100)のP型シリコン単結晶ウェーハを用いて、原料ガスとしてトリクロロシランを、キャリアガスとして水素を用い、シリコン単結晶エピタキシャル層を気相成長させた。原料ガスの供給量は10slm、キャリアガスの供給量は80slmを選択した。成膜条件を成長温度1050〜1170℃とし、気相成長のみを行った場合と、前記温度にてエピタキシャル層の積層後、水素雰囲気での成長後熱処理を700℃〜1170℃にて行った場合のヘイズレベルの結果を表２に示す。
表２からわかるように、成長温度が1050℃〜1170℃の温度域においては、成長後熱処理工程の熱処理温度が800℃以上1120℃以下、かつ成長温度より50℃以上低い場合にヘイズレベルが気相成長のみを行った場合に比較して低減しており、本発明の実施形態を用いることで、エピ欠陥レベル、膜厚均一性を悪化させることなくヘイズレベルの低減が可能である。
Claims (3)
- 主表面が(100)のシリコンウェーハの表面にシリコン単結晶エピタキシャル層を気相成長させるエピタキシャルウェーハの製造方法であり、
主表面が(100)のシリコンウェーハの表面にシリコン単結晶エピタキシャル層を気相成長させる気相成長工程と、
前記気相成長工程後に、連続して水素雰囲気で熱処理を行う成長後熱処理工程と、
を有し、
前記成長後熱処理工程の熱処理温度が、前記気相成長工程の成長温度より低温でありかつ800℃〜1120℃の範囲であることを特徴とするシリコンエピタキシャルウェーハの製造方法。 - 前記成長後熱処理工程の熱処理温度が、前記成長温度より、50℃以上低温であることを特徴とする請求項１記載のシリコンエピタキシャルウェーハの製造方法。
- 前記成長温度が1050℃〜1170℃の範囲であることを特徴とする請求項１又は２記載のシリコンエピタキシャルウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015095717A JP6347330B2 (ja) | 2015-05-08 | 2015-05-08 | エピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015095717A JP6347330B2 (ja) | 2015-05-08 | 2015-05-08 | エピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016213320A JP2016213320A (ja) | 2016-12-15 |
| JP6347330B2 true JP6347330B2 (ja) | 2018-06-27 |
Family
ID=57552028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015095717A Active JP6347330B2 (ja) | 2015-05-08 | 2015-05-08 | エピタキシャルウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6347330B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3965931B2 (ja) * | 2001-04-06 | 2007-08-29 | 信越半導体株式会社 | シリコンエピタキシャルウエーハの製造方法 |
| JP2006032799A (ja) * | 2004-07-20 | 2006-02-02 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP2006040972A (ja) * | 2004-07-22 | 2006-02-09 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハおよびその製造方法 |
| JP5375768B2 (ja) * | 2010-08-17 | 2013-12-25 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| JP6156188B2 (ja) * | 2014-02-26 | 2017-07-05 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
-
2015
- 2015-05-08 JP JP2015095717A patent/JP6347330B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016213320A (ja) | 2016-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4842094B2 (ja) | エピタキシャル炭化珪素単結晶基板の製造方法 | |
| WO2018120731A1 (zh) | 硅外延片的制造方法 | |
| KR20130040178A (ko) | 단결정 ３Ｃ-ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻은 단결정 ３Ｃ-ＳｉＣ 기판 | |
| JP6298057B2 (ja) | ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法 | |
| JP2019112269A (ja) | 炭化珪素単結晶の製造方法 | |
| JP5786759B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US10774444B2 (en) | Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions | |
| JP5996406B2 (ja) | 炭化珪素エピタキシャルウェハの製造方法 | |
| JP4894390B2 (ja) | 半導体基板の製造方法 | |
| JP6150075B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US9957639B2 (en) | Method for producing epitaxial silicon carbide wafer | |
| JP2010248022A (ja) | Ｉｉｉ族窒化物半導体自立基板 | |
| JP6347330B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP6489321B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP5589867B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP6924593B2 (ja) | エピタキシャルウェーハの製造方法 | |
| WO2017164036A1 (ja) | Ｉｉｉ族窒化物積層体の製造方法 | |
| JP5544859B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2014201457A (ja) | 結晶積層構造体の製造方法 | |
| JP4600086B2 (ja) | 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ | |
| TW202314035A (zh) | 異質磊晶晶圓的製造方法 | |
| KR101905860B1 (ko) | 웨이퍼 제조 방법 | |
| JP2010254483A (ja) | 窒化物系半導体基板及びその製造方法 | |
| US20140137793A1 (en) | Method of fabricating wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180502 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180515 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6347330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |