JP4894390B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4894390B2 JP4894390B2 JP2006201485A JP2006201485A JP4894390B2 JP 4894390 B2 JP4894390 B2 JP 4894390B2 JP 2006201485 A JP2006201485 A JP 2006201485A JP 2006201485 A JP2006201485 A JP 2006201485A JP 4894390 B2 JP4894390 B2 JP 4894390B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sige
- temperature
- constant
- strained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 66
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 124
- 239000007789 gas Substances 0.000 claims description 37
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 21
- IEXRMSFAVATTJX-UHFFFAOYSA-N tetrachlorogermane Chemical compound Cl[Ge](Cl)(Cl)Cl IEXRMSFAVATTJX-UHFFFAOYSA-N 0.000 claims description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 13
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 13
- 239000005052 trichlorosilane Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 11
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 201
- 239000010408 film Substances 0.000 description 41
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 6
- 229910052986 germanium hydride Inorganic materials 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000001947 vapour-phase growth Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は半導体基板の製造方法に関し、特には、ＳｉＧｅ層上に歪みＳｉ層が形成された半導体基板の製造方法に関する。
Ｓｉ基板上にＧｅ濃度が厚さとともに増加するＳｉＧｅ組成傾斜層が形成され、その上にＧｅ濃度が一定であるＳｉＧｅ組成一定層が形成され（以下、ＳｉＧｅ組成傾斜層、ＳｉＧｅ組成一定層をまとめて指す場合はＳｉＧｅ層と言う）、その上にさらにＳｉ層（歪みＳｉ層）を形成した半導体基板（以下、このような構造の半導体基板を歪みＳｉ基板と呼ぶことがある）は、Ｓｉより格子定数が大きいＳｉＧｅ層によってその格子定数が引き伸ばされることによって引っ張り歪みが生じ、電子および正孔の移動度が向上し、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；ＭＯＳ電界効果トランジスタ）などの電子デバイスの高性能化に効果があることが知られている。しかしながら、従来の歪みＳｉ基板は、Ｓｉ基板とＳｉＧｅ層の格子定数の違いにより転位が発生したり、表面にクロスハッチパターンのような凹凸が発生したりするという問題があった。そして、このような歪みＳｉ層の品質が良好でない歪みＳｉ基板を用いてＭＯＳＦＥＴを作製しても、期待したほどには性能が向上しなかった。
このような問題の改善策として、特許文献１には、ＳｉＧｅ層表面の凹凸をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；化学的機械研磨）等によって平坦化し、さらに平坦化したＳｉＧｅ層表面へ歪みＳｉ層を成長する方法が提案されている。
しかしながら、このようにＣＭＰ等により平坦化したＳｉＧｅ層表面に、歪みＳｉ層をエピタキシャル成長させる場合、歪みＳｉ層の表面平坦性が悪化することがあるという問題があった。
しかしながら、このようにＣＭＰ等により平坦化したＳｉＧｅ層表面に、歪みＳｉ層をエピタキシャル成長させる場合、歪みＳｉ層の表面平坦性が悪化することがあるという問題があった。
本発明はこのような問題に鑑みてなされたもので、平坦化したＳｉＧｅ層上に、該ＳｉＧｅ層表面の平坦性の悪化および転位密度の増加を抑制しつつ、歪みＳｉ層をエピタキシャル成長させることを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、Ｓｉ単結晶基板上にＧｅ濃度が厚さとともに表面に向けて増加するＳｉＧｅ組成傾斜層を形成する工程と、該ＳｉＧｅ組成傾斜層上にＧｅ濃度が一定であるＳｉＧｅ組成一定層を形成する工程と、該ＳｉＧｅ組成一定層の表面を平坦化する工程と、該平坦化されたＳｉＧｅ組成一定層の表面上の自然酸化膜を除去する工程と、該表面の自然酸化膜が除去されたＳｉＧｅ組成一定層上に歪みＳｉ層を形成する工程とを備える半導体基板の製造方法において、前記ＳｉＧｅ組成傾斜層の形成及び前記ＳｉＧｅ組成一定層の形成は、８００℃より高い温度Ｔ１で行い、前記ＳｉＧｅ組成一定層の表面の自然酸化膜の除去は、還元性ガス雰囲気下において８００℃以上かつ前記温度Ｔ１よりも低温である温度Ｔ２で熱処理することによって行い、前記歪みＳｉ層の形成は、前記温度Ｔ１よりも低温である温度Ｔ３で行うことを特徴とする半導体基板の製造方法を提供する（請求項１）。
このようなＳｉＧｅ層上に歪みＳｉ層が形成された歪みＳｉ基板を製造する半導体基板の製造方法において、ＳｉＧｅ組成傾斜層の形成及びＳｉＧｅ組成一定層の形成を８００℃より高い温度Ｔ１で行い、ＳｉＧｅ組成一定層の表面の自然酸化膜の除去を還元性ガス雰囲気下において８００℃以上かつ温度Ｔ１よりも低温である温度Ｔ２で熱処理することによって行い、歪みＳｉ層の形成を温度Ｔ１よりも低温である温度Ｔ３で行えば、自然酸化膜除去時の熱処理及び歪みＳｉ層形成時の熱処理によって、ＳｉＧｅ組成傾斜層及びＳｉＧｅ組成一定層が転位を伴って緩和することを抑制することができるとともに、歪みＳｉ層を成長させるＳｉＧｅ組成一定層の表面（または歪みＳｉ層との界面）の平坦性が悪化することを抑制することができる。このため、このようなＳｉＧｅ組成一定層上に形成され、表面平坦性が良好である歪みＳｉ層を有する歪みＳｉ基板を得ることができる。
この場合、前記温度Ｔ１と前記温度Ｔ２との温度差及び前記温度Ｔ１と前記温度Ｔ３との温度差を、それぞれ５０℃以上とすることが好ましい（請求項２）。
このように、温度Ｔ１と温度Ｔ２との温度差及び温度Ｔ１と温度Ｔ３との温度差をそれぞれ５０℃以上とすれば、ＳｉＧｅ組成傾斜層及びＳｉＧｅ組成一定層の転位を伴う緩和や、ＳｉＧｅ組成一定層の表面（界面）平坦性の悪化をより確実に防止することができる。
また、前記ＳｉＧｅ組成傾斜層の形成及び前記ＳｉＧｅ組成一定層の形成は、ジクロロシランと四塩化ゲルマニウムとの混合ガスまたはトリクロロシランと四塩化ゲルマニウムとの混合ガスを用いて行うことが好ましい（請求項３）。
このように、ＳｉＧｅ組成傾斜層の形成及びＳｉＧｅ組成一定層の形成をジクロロシランと四塩化ゲルマニウムとの混合ガスまたはトリクロロシランと四塩化ゲルマニウムとの混合ガスを用いて行えば、８００℃を超える高温であっても、成長容器内部に析出するウォールデポや成長基板表面へのパーティクルの発生を抑制してＳｉＧｅ組成傾斜層及びＳｉＧｅ組成一定層を形成することができる。
また、前記ＳｉＧｅ組成一定層の表面の自然酸化膜の除去は、減圧した水素雰囲気下で行うことが好ましい（請求項４）。また、前記ＳｉＧｅ組成一定層の表面の自然酸化膜を除去する工程の後、該自然酸化膜が除去されたＳｉＧｅ組成一定層表面にＳｉキャップ層を形成することが好ましい（請求項５）。
このように、ＳｉＧｅ組成一定層の表面の自然酸化膜の除去を減圧した水素雰囲気下で行えば、自然酸化膜除去効率を高めることができる。そして、ＳｉＧｅ組成一定層の表面の自然酸化膜を除去する工程の後、自然酸化膜が除去されたＳｉＧｅ組成一定層表面にＳｉキャップ層を形成すれば、自然酸化膜を除去した後のＳｉＧｅ組成一定層表面の平坦性が悪化することをより効果的に防止することができる。
この場合、前記ＳｉＧｅ組成一定層の表面に形成するＳｉキャップ層は、モノシラン、ジクロロシラン、トリクロロシラン、ジクロロシランと塩化水素の混合ガス、トリクロロシランと塩化水素の混合ガスのうちいずれか一種のガスを用いて形成することが好ましい（請求項６）。
このように、ＳｉＧｅ組成一定層の表面に形成するＳｉキャップ層をモノシラン、ジクロロシラン、トリクロロシラン、ジクロロシランと塩化水素の混合ガス、トリクロロシランと塩化水素の混合ガスのうちいずれか一種のガスを用いて形成すれば、ＳｉＧｅ組成一定層表面に形成するＳｉキャップ層を、極めて薄い膜厚で形成することができる。
本発明に係る半導体基板の製造方法に従えば、表面平坦性等、結晶性が良好な歪みＳｉ層を有する歪みＳｉ基板を製造することができる。このような歪みＳｉ基板を用いれば、より高品質なＭＯＳＦＥＴ等の電子デバイスを歩留まりよく作製することができるようになる。
以下、本発明についてさらに詳細に説明する。
前述のように、ＣＭＰ等により平坦化したＳｉＧｅ組成一定層表面に歪みＳｉ層をエピタキシャル成長させる場合、歪みＳｉ層の表面平坦性が悪化することがあるなどの問題があった。
このような問題に対し、本発明者らは、自然酸化膜除去工程および歪みＳｉ層のエピタキシャル成長工程における熱処理が、ＳｉＧｅ層に転位を導入し、ＳｉＧｅ層表面（歪みＳｉ層を成長させ始めた後は該歪みＳｉ層との界面）の平坦性を悪化させることが大きな要因となっていると考え、鋭意実験および検討を行った。
前述のように、ＣＭＰ等により平坦化したＳｉＧｅ組成一定層表面に歪みＳｉ層をエピタキシャル成長させる場合、歪みＳｉ層の表面平坦性が悪化することがあるなどの問題があった。
このような問題に対し、本発明者らは、自然酸化膜除去工程および歪みＳｉ層のエピタキシャル成長工程における熱処理が、ＳｉＧｅ層に転位を導入し、ＳｉＧｅ層表面（歪みＳｉ層を成長させ始めた後は該歪みＳｉ層との界面）の平坦性を悪化させることが大きな要因となっていると考え、鋭意実験および検討を行った。
その結果、本発明者らは、自然酸化膜除去工程、および歪みＳｉ層のエピタキシャル成長工程などの熱処理を高温で行うことが、前述のＳｉＧｅ層の結晶性、表面平坦性悪化につながっており、これらの熱処理の際の温度を低くすれば基本的には問題は解決することができることを見出した。
しかし、自然酸化膜除去の熱処理を８００℃よりも低くすると、自然酸化膜除去にかかる時間が長くなり、非効率的である上、自然酸化膜を充分に除去できず、その結果、歪みＳｉ層の品質を低下させるという問題が発生するため、現実的には自然酸化膜除去工程は少なくとも８００℃以上で行うことが必要となる。
しかし、自然酸化膜除去の熱処理を８００℃よりも低くすると、自然酸化膜除去にかかる時間が長くなり、非効率的である上、自然酸化膜を充分に除去できず、その結果、歪みＳｉ層の品質を低下させるという問題が発生するため、現実的には自然酸化膜除去工程は少なくとも８００℃以上で行うことが必要となる。
そこで、本発明者らは、自然酸化膜除去工程を８００℃以上で行ってもＳｉＧｅ層の結晶性及び表面平坦性が悪化することを防止する方法を見出すべく実験及び検討を行った。
その結果、本発明者らは、予めＳｉＧｅ層の形成を、自然酸化膜除去や他の工程での熱処理よりも高い温度で行えばよいことを見出し、本発明を完成させた。
その結果、本発明者らは、予めＳｉＧｅ層の形成を、自然酸化膜除去や他の工程での熱処理よりも高い温度で行えばよいことを見出し、本発明を完成させた。
以下、本発明について図面を参照しながらさらに具体的に説明するが、本発明はこれに限定されるものではない。
図１は本発明に係る半導体基板の製造方法の概略を示すフロー図である。
図１は本発明に係る半導体基板の製造方法の概略を示すフロー図である。
まず、Ｓｉ単結晶基板１１を準備する（図１（ａ））。Ｓｉ単結晶基板１１は、その表面ができるだけ平坦なものが望ましい。
なお、Ｓｉ単結晶基板１１は、どのような製造方法によって製造されたものであってもよく、例えば、ＣＺ法あるいはＦＺ法で製造されたものとすることができる。また、表面の面方位もどのようなものとしてもよく、目的に合わせて適宜選択することができる。
なお、Ｓｉ単結晶基板１１は、どのような製造方法によって製造されたものであってもよく、例えば、ＣＺ法あるいはＦＺ法で製造されたものとすることができる。また、表面の面方位もどのようなものとしてもよく、目的に合わせて適宜選択することができる。
次に、Ｓｉ単結晶基板１１の表面上にＳｉＧｅ組成傾斜層１２を成長させ（図１（ｂ））、その後、該ＳｉＧｅ組成傾斜層１２の表面上にＳｉＧｅ組成一定層１３を成長させる（図１（ｃ））。ただし、このＳｉＧｅ組成傾斜層１２の形成と、ＳｉＧｅ組成一定層１３の形成は、８００℃より高い温度Ｔ１で行う。なお、ＳｉＧｅ組成傾斜層１２の形成時の温度と、ＳｉＧｅ組成一定層１３の形成時の温度は異なっていてもよい。
ＳｉＧｅ組成傾斜層１２及びＳｉＧｅ組成一定層１３は、気相成長装置のチャンバー内にＳｉ単結晶基板１１を搬入し、チャンバー内にプロセスガスとしてＳｉの化合物ガス及びＧｅの化合物ガスを供給し、気相反応によりエピタキシャル成長を行うことによって形成することができる。また、ＳｉＧｅ組成傾斜層１２は、厚さとともにＧｅ濃度が表面に向けて増加するようにするが、このようなＳｉＧｅ組成傾斜層は、例えば、チャンバー内に供給するＧｅの化合物ガスの割合を徐々に増やすことによって形成することができる。
ＳｉＧｅ組成傾斜層１２及びＳｉＧｅ組成一定層１３は、気相成長装置のチャンバー内にＳｉ単結晶基板１１を搬入し、チャンバー内にプロセスガスとしてＳｉの化合物ガス及びＧｅの化合物ガスを供給し、気相反応によりエピタキシャル成長を行うことによって形成することができる。また、ＳｉＧｅ組成傾斜層１２は、厚さとともにＧｅ濃度が表面に向けて増加するようにするが、このようなＳｉＧｅ組成傾斜層は、例えば、チャンバー内に供給するＧｅの化合物ガスの割合を徐々に増やすことによって形成することができる。
なお、８００℃を超えるような温度でのＳｉＧｅ組成傾斜層１２及びＳｉＧｅ組成一定層１３の形成は、以下に述べる理由により、プロセスガスをジクロロシラン（ＳｉＨ２Ｃｌ２；ＤＣＳ）と四塩化ゲルマニウム（ＧｅＣｌ４）との混合ガスとすることが好ましい。
通常、ＳｉＧｅ層を形成する場合にはプロセスガスはモノシラン（ＳｉＨ４）とモノゲルマン（ＧｅＨ４）の組み合わせが用いられる。本発明の半導体基板の製造方法においてもこれらを用いることもできるが、モノシランガス、モノゲルマンガスの分解温度は５００℃程度以下であるため、本発明の条件である、８００℃を超えるような温度の条件下では分解して析出しやすく、成長基板表面にパーティクルが多くなりやすくなるとともに、成長容器内部に析出する、いわゆるウォールデポが多発しやすくなる。
これに対し、ジクロロシランと四塩化ゲルマニウムは分解温度が高いので、８００℃を超えるような高温であっても成長基板表面へのＳｉＧｅ層の成長を制御しやすいので、ジクロロシランと四塩化ゲルマニウムの混合ガスを用いることが好ましい。成長温度を例えば１０００℃以上のようにさらに高温とする場合には、上記のジクロロシランと四塩化ゲルマニウムの組合せとすることがさらに好ましい。
通常、ＳｉＧｅ層を形成する場合にはプロセスガスはモノシラン（ＳｉＨ４）とモノゲルマン（ＧｅＨ４）の組み合わせが用いられる。本発明の半導体基板の製造方法においてもこれらを用いることもできるが、モノシランガス、モノゲルマンガスの分解温度は５００℃程度以下であるため、本発明の条件である、８００℃を超えるような温度の条件下では分解して析出しやすく、成長基板表面にパーティクルが多くなりやすくなるとともに、成長容器内部に析出する、いわゆるウォールデポが多発しやすくなる。
これに対し、ジクロロシランと四塩化ゲルマニウムは分解温度が高いので、８００℃を超えるような高温であっても成長基板表面へのＳｉＧｅ層の成長を制御しやすいので、ジクロロシランと四塩化ゲルマニウムの混合ガスを用いることが好ましい。成長温度を例えば１０００℃以上のようにさらに高温とする場合には、上記のジクロロシランと四塩化ゲルマニウムの組合せとすることがさらに好ましい。
なお、ＳｉＧｅ層の形成に用いるプロセスガスは、ジクロロシランと四塩化ゲルマニウムの混合ガスの代わりにトリクロロシラン（ＳｉＨＣｌ３；ＴＣＳ）と四塩化ゲルマニウムの混合ガスとしてもよい。また、ジクロロシラン、トリクロロシラン、四塩化ゲルマニウムの混合ガスを用いても上記効果が得られる。
なお、工程（ｃ）のＳｉＧｅ組成一定層１３の形成が終わった後、ＳｉＧｅ組成一定層１３の表面に例えば数ｎｍ〜１０数ｎｍ程度以下の極めて薄いＳｉ層（Ｓｉ保護層）を形成してもよい（図示せず）。このようなＳｉ保護層を形成するには、例えば、上記のＳｉＧｅ組成一定層１３の形成に続いて、チャンバー内へのＧｅの化合物の供給を停止し、Ｓｉの化合物ガスを供給するようにすればよい。また、保護層はＳｉの他にＳｉＯ２で形成してもよい。
ＳｉＧｅ層は、特にＧｅの濃度が高いほど、熱処理を行うとＳｉＧｅ層中のストレスを緩和するために表面にクロスハッチが発生しやすくなるが、このクロスハッチの発生は、上記のように、活性なＳｉＧｅ表面にＳｉあるいはＳｉＯ２をキャップすることによって、抑制することが可能であり、少しでも凹凸を押さえて平坦化処理の負担を軽減し、処理時間を短くすることができる。
なお、ここで形成されたＳｉ保護層は後述する工程（ｅ）の平坦化処理時に除去される。また、このＳｉ保護層は、後述するＳｉキャップ層とは別物である。
ＳｉＧｅ層は、特にＧｅの濃度が高いほど、熱処理を行うとＳｉＧｅ層中のストレスを緩和するために表面にクロスハッチが発生しやすくなるが、このクロスハッチの発生は、上記のように、活性なＳｉＧｅ表面にＳｉあるいはＳｉＯ２をキャップすることによって、抑制することが可能であり、少しでも凹凸を押さえて平坦化処理の負担を軽減し、処理時間を短くすることができる。
なお、ここで形成されたＳｉ保護層は後述する工程（ｅ）の平坦化処理時に除去される。また、このＳｉ保護層は、後述するＳｉキャップ層とは別物である。
次に、表面平坦化を行い（図１（ｄ））、必要に応じて洗浄を行う。
この表面平坦化は、表面平坦性を良好にすることができるのであればどのような方法によってもよいが、ＣＭＰによる方法であれば、容易な方法によって非常に平坦性が高いＳｉＧｅ層表面が得られるので好ましい。
また、この表面平坦化工程、及びその後の洗浄工程に伴い、薄い自然酸化膜１４が形成される。
なお、前述のように、工程（ｃ）のＳｉＧｅ組成一定層１３を形成した後に該ＳｉＧｅ組成一定層１３上にＳｉ保護層を形成した場合には、該Ｓｉ保護層は、この表面平坦化工程中に除去される。
この表面平坦化は、表面平坦性を良好にすることができるのであればどのような方法によってもよいが、ＣＭＰによる方法であれば、容易な方法によって非常に平坦性が高いＳｉＧｅ層表面が得られるので好ましい。
また、この表面平坦化工程、及びその後の洗浄工程に伴い、薄い自然酸化膜１４が形成される。
なお、前述のように、工程（ｃ）のＳｉＧｅ組成一定層１３を形成した後に該ＳｉＧｅ組成一定層１３上にＳｉ保護層を形成した場合には、該Ｓｉ保護層は、この表面平坦化工程中に除去される。
次に、工程（ｄ）において表面平坦化されたＳｉＧｅ層を有する半導体基板を気相成長装置のチャンバー内に搬送する。この気相成長装置は、上記ＳｉＧｅ層の形成に用いたものであってもそうでなくてもよい。また、気相成長装置への搬送は、自然酸化膜の成長を少しでも抑えるために素早く行う。なお、以後、半導体基板は、工程（ｆ）の歪みＳｉ層の形成が終了するまでこのチャンバー内から取り出さない。
次に、自然酸化膜１４を除去する（図１（ｅ））。この自然酸化膜除去は、具体的には、水素などの還元性雰囲気下で、８００℃以上であり、かつ工程（ｂ）、（ｃ）におけるＳｉＧｅ組成傾斜層形成、ＳｉＧｅ組成一定層形成時の温度Ｔ１よりも低温である温度Ｔ２で熱処理することによって行う。このように、還元性雰囲気下で加熱することによって、自然酸化膜が還元され、除去される。
次に、自然酸化膜１４を除去する（図１（ｅ））。この自然酸化膜除去は、具体的には、水素などの還元性雰囲気下で、８００℃以上であり、かつ工程（ｂ）、（ｃ）におけるＳｉＧｅ組成傾斜層形成、ＳｉＧｅ組成一定層形成時の温度Ｔ１よりも低温である温度Ｔ２で熱処理することによって行う。このように、還元性雰囲気下で加熱することによって、自然酸化膜が還元され、除去される。
このように、自然酸化膜除去のための熱処理を、ＳｉＧｅ層を形成した温度Ｔ１よりも低温である温度Ｔ２で行うことにより、自然酸化膜除去工程中にＳｉＧｅ層が緩和してその表面平坦性が悪化することを防ぐことができる。このとき、温度Ｔ２は温度Ｔ１よりも５０℃以上低温とすれば、より確実にＳｉＧｅ層表面の平坦性が悪化することを防止することができるので、好ましい。
自然酸化膜除去のための熱処理温度Ｔ２を８００℃以上とするのは、これ以下の温度であると自然酸化膜除去に時間がかかりすぎて非効率であるとともに、十分に自然酸化膜を除去するためである。
なお、このとき、還元性ガス雰囲気として、減圧した水素雰囲気下で処理を行うことが好ましい。減圧するのは、自然酸化膜を除去する効率を高め、確実に除去するためである。
自然酸化膜除去のための熱処理温度Ｔ２を８００℃以上とするのは、これ以下の温度であると自然酸化膜除去に時間がかかりすぎて非効率であるとともに、十分に自然酸化膜を除去するためである。
なお、このとき、還元性ガス雰囲気として、減圧した水素雰囲気下で処理を行うことが好ましい。減圧するのは、自然酸化膜を除去する効率を高め、確実に除去するためである。
次に、歪みＳｉ層を成長させるが、その前に、数ｎｍ程度の薄いＳｉキャップ層をＳｉＧｅ組成一定層の表面に形成させてもよい（図示せず）。このＳｉキャップ層の成長は、Ｓｉの化合物のガスを流してエピタキシャル成長を行うことができるが、薄膜を形成するために成長速度を制御しやすいようにモノシラン、ジクロロシラン、トリクロロシラン等を用いて形成することが好ましい。また、塩化水素を混合して、ジクロロシランと塩化水素の混合ガス、トリクロロシランと塩化水素の混合ガスを用いて形成してもよい。なお、このＳｉキャップ層の形成時の温度も温度Ｔ１よりも低温とする。
このようにＳｉＧｅ層の表面にＳｉキャップ層を形成しておけば、自然酸化膜が除去されたＳｉＧｅ層表面が、歪みＳｉ層成長までの間に高温の水素雰囲気に曝されることによるＳｉＧｅ層表面の表面平坦性の悪化を防止することができる。
このようにＳｉＧｅ層の表面にＳｉキャップ層を形成しておけば、自然酸化膜が除去されたＳｉＧｅ層表面が、歪みＳｉ層成長までの間に高温の水素雰囲気に曝されることによるＳｉＧｅ層表面の表面平坦性の悪化を防止することができる。
次に、歪みＳｉ層１５をＳｉＧｅ組成一定層１３上、または、前述のＳｉキャップ層上に形成する（図１（ｆ））。なお、上記Ｓｉキャップ層は、工程（ｆ）で歪みＳｉ層１５が形成されると、歪みＳｉ層１５と一体化する。すなわち、このような場合もＳｉＧｅ組成一定層１３の上には歪みＳｉ層１５が形成される。
この歪みＳｉ層１５は、モノシラン等のＳｉ化合物を気相成長装置のチャンバー内に供給し、ＳｉＧｅ層の形成温度Ｔ１よりも低温である温度Ｔ３でエピタキシャル成長させることによって形成する。このとき、温度Ｔ２の場合と同様に、温度Ｔ３は温度Ｔ１よりも５０℃以上低温とすれば、より確実にＳｉＧｅ層表面の平坦性が悪化することを防止することができるので、好ましい。
この歪みＳｉ層１５の厚さは、目的によって様々な値とすることができるが、例えば、数１０ｎｍ〜数１００ｎｍ程度とすることができる。このような厚さの歪みＳｉ層１５の形成は、例えば５００℃〜７００℃程度の比較的低温で、モノシランを用いて行えば効率がよいが、これに限定されるものではなく、Ｔ３がＴ１よりも低温であればよく、例えば８００℃程度以上で、ジクロロシラン等を用いて行ってもよい。
この歪みＳｉ層形成工程においても、Ｔ１よりも低い温度を維持するので、ＳｉＧｅ層の転位を伴う緩和及びＳｉ層との界面の平坦性が悪化することを防止することができる。
この歪みＳｉ層１５は、モノシラン等のＳｉ化合物を気相成長装置のチャンバー内に供給し、ＳｉＧｅ層の形成温度Ｔ１よりも低温である温度Ｔ３でエピタキシャル成長させることによって形成する。このとき、温度Ｔ２の場合と同様に、温度Ｔ３は温度Ｔ１よりも５０℃以上低温とすれば、より確実にＳｉＧｅ層表面の平坦性が悪化することを防止することができるので、好ましい。
この歪みＳｉ層１５の厚さは、目的によって様々な値とすることができるが、例えば、数１０ｎｍ〜数１００ｎｍ程度とすることができる。このような厚さの歪みＳｉ層１５の形成は、例えば５００℃〜７００℃程度の比較的低温で、モノシランを用いて行えば効率がよいが、これに限定されるものではなく、Ｔ３がＴ１よりも低温であればよく、例えば８００℃程度以上で、ジクロロシラン等を用いて行ってもよい。
この歪みＳｉ層形成工程においても、Ｔ１よりも低い温度を維持するので、ＳｉＧｅ層の転位を伴う緩和及びＳｉ層との界面の平坦性が悪化することを防止することができる。
以上のように、ＳｉＧｅ組成傾斜層１２とＳｉＧｅ組成一定層１３を、８００℃より高い温度Ｔ１で形成し、以後の工程をＴ１より低い温度を保ちつつ行うことで、ＳｉＧｅ層の転位を伴う緩和及び表面（界面）平坦性の悪化を抑え、歪みＳｉ層１５を、その結晶性を良好にして形成することができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
ＣＺ法で製造した面方位が｛１００｝であるＳｉ単結晶基板１１を用意した（ａ）。このＳｉ単結晶基板を枚葉式のＣＶＤ装置内に搬送し、プロセスガスとしてジクロロシランと四塩化ゲルマニウムを用いて１０００℃、８０ｔｏｒｒ（約１１ｋＰａ）の条件で以下のようにＳｉＧｅ層のエピタキシャル成長を行った。すなわち、ジクロロシランの供給量は２００ｓｃｃｍで一定とし、四塩化ゲルマニウムの供給量を０ｇ／ｍｉｎ〜０．６ｇ／ｍｉｎまで増加させてＧｅ濃度が０％から２１％に至るまで徐々に増加するＳｉＧｅ組成傾斜層１２を２μｍ成長させ（ｂ）、その上に、ジクロロシラン、四塩化ゲルマニウムの供給量をそれぞれ２００ｓｃｃｍ、０．６ｇ／ｍｉｎとしてＧｅ濃度が２１％で一定であるＳｉＧｅ組成一定層１３を２μｍ成長させた（ｃ）。さらに、四塩化ゲルマニウムの供給を止め、ジクロロシランのみを供給し、１０ｎｍのＳｉ保護層を形成した。
この時点で半導体基板の表面平坦性は、表面のクロスハッチパターンを有する凹凸により、ＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが２．５ｎｍであった（測定領域３０μｍ×３０μｍ）。
ＣＺ法で製造した面方位が｛１００｝であるＳｉ単結晶基板１１を用意した（ａ）。このＳｉ単結晶基板を枚葉式のＣＶＤ装置内に搬送し、プロセスガスとしてジクロロシランと四塩化ゲルマニウムを用いて１０００℃、８０ｔｏｒｒ（約１１ｋＰａ）の条件で以下のようにＳｉＧｅ層のエピタキシャル成長を行った。すなわち、ジクロロシランの供給量は２００ｓｃｃｍで一定とし、四塩化ゲルマニウムの供給量を０ｇ／ｍｉｎ〜０．６ｇ／ｍｉｎまで増加させてＧｅ濃度が０％から２１％に至るまで徐々に増加するＳｉＧｅ組成傾斜層１２を２μｍ成長させ（ｂ）、その上に、ジクロロシラン、四塩化ゲルマニウムの供給量をそれぞれ２００ｓｃｃｍ、０．６ｇ／ｍｉｎとしてＧｅ濃度が２１％で一定であるＳｉＧｅ組成一定層１３を２μｍ成長させた（ｃ）。さらに、四塩化ゲルマニウムの供給を止め、ジクロロシランのみを供給し、１０ｎｍのＳｉ保護層を形成した。
この時点で半導体基板の表面平坦性は、表面のクロスハッチパターンを有する凹凸により、ＲＭＳ（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが２．５ｎｍであった（測定領域３０μｍ×３０μｍ）。
この半導体基板を、研磨代約２００ｎｍでＣＭＰを行った（ｄ）。この結果、ＳｉＧｅ組成一定層の表面の平坦性は、ＲＭＳ粗さが０．１３ｎｍとなった。また、この半導体基板について、ＳｉＧｅ組成一定層の表面全域のＨａｚｅをパーティクル測定器によって測定した結果、良好であることを確認した。なお、測定結果は後述する比較例１の場合（図２）とほぼ同様であった。
このようにＣＭＰを行った半導体基板を、希フッ酸（ＤＨＦ）で洗浄し、素早くＣＶＤ装置内に搬送した。次に、水素雰囲気下（５０ｔｏｒｒ）で８１０℃に加熱し、工程（ｄ）中に形成された自然酸化膜１４を還元、除去した（ｅ）。次いで、８１０℃に保ってジクロロシランと塩化水素の混合ガスをチャンバー内に流し、薄いＳｉ保護層を形成した。次に、６５０℃まで温度を下げ、モノシランをチャンバー内に供給し、歪みＳｉ層１５を７０ｎｍ成長させた（ｆ）。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層１５の表面平坦性を測定したところ、ＲＭＳ粗さは０．１３ｎｍと特に良好な値であった。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定した結果を図３に示す。この結果、クロスハッチは観察されなかった。
このように、歪みＳｉ層の表面平坦性は良好で、本発明の効果が明らかに得られた。
このように、歪みＳｉ層の表面平坦性は良好で、本発明の効果が明らかに得られた。
（実施例２）
実施例１と同様にＣＭＰまで行った半導体基板を、希フッ酸で洗浄後、ＣＶＤ装置内に搬送した。次に、水素雰囲気下（常圧）で９００℃に加熱し、自然酸化膜１４を除去した。次いで、Ｓｉキャップ層を形成することなく、６５０℃でモノシランをチャンバー内に供給し、歪みＳｉ層を形成した。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層１５の表面平坦性を測定したところ、ＲＭＳ粗さは０．２２ｎｍと比較的良好な値であった。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定し、この結果、クロスハッチは見られなかった。
このように、自然酸化膜１４の除去後にＳｉＧｅ層上にＳｉキャップ層を形成しなくても歪みＳｉ層の表面平坦性は良好であった。
実施例１と同様にＣＭＰまで行った半導体基板を、希フッ酸で洗浄後、ＣＶＤ装置内に搬送した。次に、水素雰囲気下（常圧）で９００℃に加熱し、自然酸化膜１４を除去した。次いで、Ｓｉキャップ層を形成することなく、６５０℃でモノシランをチャンバー内に供給し、歪みＳｉ層を形成した。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層１５の表面平坦性を測定したところ、ＲＭＳ粗さは０．２２ｎｍと比較的良好な値であった。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定し、この結果、クロスハッチは見られなかった。
このように、自然酸化膜１４の除去後にＳｉＧｅ層上にＳｉキャップ層を形成しなくても歪みＳｉ層の表面平坦性は良好であった。
（実施例３）
実施例１と同様にＣＭＰまで行った半導体基板を、希フッ酸で洗浄後、ＣＶＤ装置内に搬送した。次に、水素雰囲気下（常圧）で９００℃に加熱し、自然酸化膜１４を除去した。次いで、Ｓｉキャップ層を形成することなく、８００℃でジクロロシランをチャンバー内に供給し、歪みＳｉ層を形成した。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層１５の表面平坦性を測定したところ、ＲＭＳ粗さは０．２１ｎｍと比較的良好な値であった。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定し、この結果、クロスハッチは見られなかった。
このように、歪みＳｉ層を８００℃という比較的高温で形成しても、歪みＳｉ層の表面平坦性が良好なものが得られた。
実施例１と同様にＣＭＰまで行った半導体基板を、希フッ酸で洗浄後、ＣＶＤ装置内に搬送した。次に、水素雰囲気下（常圧）で９００℃に加熱し、自然酸化膜１４を除去した。次いで、Ｓｉキャップ層を形成することなく、８００℃でジクロロシランをチャンバー内に供給し、歪みＳｉ層を形成した。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層１５の表面平坦性を測定したところ、ＲＭＳ粗さは０．２１ｎｍと比較的良好な値であった。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定し、この結果、クロスハッチは見られなかった。
このように、歪みＳｉ層を８００℃という比較的高温で形成しても、歪みＳｉ層の表面平坦性が良好なものが得られた。
（比較例１）
ＣＺ法で製造した面方位が｛１００｝であるＳｉ単結晶基板を用意した。このＳｉ単結晶基板を枚葉式のＣＶＤ装置内に搬送し、プロセスガスとしてジクロロシランとモノゲルマンを用いて８００℃、８０ｔｏｒｒ（約１１ｋＰａ）の条件で以下のようにＳｉＧｅ層のエピタキシャル成長を行った。すなわち、ジクロロシランの供給量は３００ｓｃｃｍで一定とし、モノゲルマンの供給量を０ｓｃｃｍから２００ｓｃｃｍまで増加させてＧｅ濃度が０％から１８％に至るまで徐々に増加するＳｉＧｅ組成傾斜層を２μｍ成長させ、その上に、ジクロロシラン、モノゲルマンの供給量をそれぞれ３００ｓｃｃｍ、２００ｓｃｃｍとしてＧｅ濃度が１８％で一定であるＳｉＧｅ組成一定層１３を２μｍ成長させた。さらに、モノゲルマンの供給を止め、ジクロロシランのみを供給し、１０ｎｍのＳｉ保護層を形成した。
この時点で半導体基板の表面平坦性は、表面のクロスハッチパターンを有する凹凸により、ＲＭＳ粗さが１．７３ｎｍであった（測定領域３０μｍ×３０μｍ）。
ＣＺ法で製造した面方位が｛１００｝であるＳｉ単結晶基板を用意した。このＳｉ単結晶基板を枚葉式のＣＶＤ装置内に搬送し、プロセスガスとしてジクロロシランとモノゲルマンを用いて８００℃、８０ｔｏｒｒ（約１１ｋＰａ）の条件で以下のようにＳｉＧｅ層のエピタキシャル成長を行った。すなわち、ジクロロシランの供給量は３００ｓｃｃｍで一定とし、モノゲルマンの供給量を０ｓｃｃｍから２００ｓｃｃｍまで増加させてＧｅ濃度が０％から１８％に至るまで徐々に増加するＳｉＧｅ組成傾斜層を２μｍ成長させ、その上に、ジクロロシラン、モノゲルマンの供給量をそれぞれ３００ｓｃｃｍ、２００ｓｃｃｍとしてＧｅ濃度が１８％で一定であるＳｉＧｅ組成一定層１３を２μｍ成長させた。さらに、モノゲルマンの供給を止め、ジクロロシランのみを供給し、１０ｎｍのＳｉ保護層を形成した。
この時点で半導体基板の表面平坦性は、表面のクロスハッチパターンを有する凹凸により、ＲＭＳ粗さが１．７３ｎｍであった（測定領域３０μｍ×３０μｍ）。
この半導体基板を、研磨代約２００ｎｍとしてＣＭＰを行った。この結果、ＳｉＧｅ組成一定層の表面の平坦性は、ＲＭＳ粗さが０．１３ｎｍとなった。また、この半導体基板について、ＳｉＧｅ組成一定層の表面全域のＨａｚｅをパーティクル測定器によって測定した結果を図２に示す。この結果より、表面平坦性は良好であることを確認した。
このようにＣＭＰを行った半導体基板を、希フッ酸で洗浄し、素早くＣＶＤ装置内に搬送した。次に、水素雰囲気下（５０ｔｏｒｒ）で８１０℃に加熱し、ＣＭＰ工程中に形成された自然酸化膜を還元、除去した。次いで、８１０℃に保ってジクロロシランと塩化水素の混合ガスをチャンバー内に流し、薄いＳｉ保護層を形成した。次に、６５０℃まで温度を下げ、モノシランをチャンバー内に供給し、歪みＳｉ層を７０ｎｍ成長させた。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層１５の表面平坦性を測定したところ、ＲＭＳ粗さは０．２１ｎｍで比較的良好な値であったが、同じくＳｉキャップ層を形成した実施例１よりは悪化している。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定した結果を図４に示す。この結果、歪みＳｉ層表面全域にわたる巨大なクロスハッチが観察された。
以上のように、同じくＳｉキャップ層を形成した実施例１と比べて歪みＳｉ層の表面平坦性が悪化していることがわかる。
以上のように、同じくＳｉキャップ層を形成した実施例１と比べて歪みＳｉ層の表面平坦性が悪化していることがわかる。
（比較例２）
比較例１と同様にＣＭＰまで行った半導体基板を、希フッ酸で洗浄後、ＣＶＤ装置内に搬送した。次に、水素雰囲気下（５０ｔｏｒｒ）で８１０℃に加熱し、自然酸化膜を除去した。次いで、Ｓｉキャップ層を形成することなく、６５０℃でモノシランをチャンバー内に供給し、歪みＳｉ層を形成した。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層の表面平坦性を測定したところ、ＲＭＳ粗さは０．４３ｎｍであった。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定し、この結果、比較例１と同様に、歪みＳｉ層表面全域にわたる巨大なクロスハッチが観察された。
このように、同じくＳｉキャップ層を形成しなかった実施例２、３と比べて歪みＳｉ層の表面平坦性が悪化していることがわかる。
比較例１と同様にＣＭＰまで行った半導体基板を、希フッ酸で洗浄後、ＣＶＤ装置内に搬送した。次に、水素雰囲気下（５０ｔｏｒｒ）で８１０℃に加熱し、自然酸化膜を除去した。次いで、Ｓｉキャップ層を形成することなく、６５０℃でモノシランをチャンバー内に供給し、歪みＳｉ層を形成した。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層の表面平坦性を測定したところ、ＲＭＳ粗さは０．４３ｎｍであった。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定し、この結果、比較例１と同様に、歪みＳｉ層表面全域にわたる巨大なクロスハッチが観察された。
このように、同じくＳｉキャップ層を形成しなかった実施例２、３と比べて歪みＳｉ層の表面平坦性が悪化していることがわかる。
（比較例３）
比較例１と同様にＣＭＰまで行った半導体基板を、希フッ酸で洗浄後、ＣＶＤ装置内に搬送した。次に、水素雰囲気下（常圧）で９００℃に加熱し、自然酸化膜を除去した。次いで、Ｓｉキャップ層を形成することなく、６５０℃でモノシランをチャンバー内に供給し、歪みＳｉ層を形成した。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層の表面平坦性を測定したところ、ＲＭＳ粗さは０．３９ｎｍであった。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定し、この結果、比較例１と同様に、歪みＳｉ層表面全域にわたる巨大なクロスハッチが観察された。
このように、同じくＳｉキャップ層を形成しなかった実施例２、３と比べて歪みＳｉ層の表面平坦性が悪化していることがわかる。
比較例１と同様にＣＭＰまで行った半導体基板を、希フッ酸で洗浄後、ＣＶＤ装置内に搬送した。次に、水素雰囲気下（常圧）で９００℃に加熱し、自然酸化膜を除去した。次いで、Ｓｉキャップ層を形成することなく、６５０℃でモノシランをチャンバー内に供給し、歪みＳｉ層を形成した。
このようにして製造した歪みＳｉ基板について、歪みＳｉ層の表面平坦性を測定したところ、ＲＭＳ粗さは０．３９ｎｍであった。また、歪みＳｉ層表面全域のＨａｚｅをパーティクル測定器によって測定し、この結果、比較例１と同様に、歪みＳｉ層表面全域にわたる巨大なクロスハッチが観察された。
このように、同じくＳｉキャップ層を形成しなかった実施例２、３と比べて歪みＳｉ層の表面平坦性が悪化していることがわかる。
実施例１〜３及び比較例１〜３の半導体基板製造条件、結果をそれぞれ表１、表２にまとめた。
なお、表１中の「ＤＣＳ」はジクロロシランである。
なお、表１中の「ＤＣＳ」はジクロロシランである。
以上の結果より、本発明のように各熱処理工程の際の温度を制御する半導体基板の製造方法に従えば、歪みＳｉ層の表面平坦性が良好な歪みＳｉ基板が得られることが明らかとなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１１…Ｓｉ単結晶基板、 １２…ＳｉＧｅ組成傾斜層、
１３…ＳｉＧｅ組成一定層、 １４…自然酸化膜、 １５…歪みＳｉ層。
１３…ＳｉＧｅ組成一定層、 １４…自然酸化膜、 １５…歪みＳｉ層。
Claims (6)
- 少なくとも、Ｓｉ単結晶基板上にＧｅ濃度が厚さとともに表面に向けて増加するＳｉＧｅ組成傾斜層を形成する工程と、該ＳｉＧｅ組成傾斜層上にＧｅ濃度が一定であるＳｉＧｅ組成一定層を形成する工程と、該ＳｉＧｅ組成一定層の表面を平坦化する工程と、該平坦化されたＳｉＧｅ組成一定層の表面上の自然酸化膜を除去する工程と、該表面の自然酸化膜が除去されたＳｉＧｅ組成一定層上に歪みＳｉ層を形成する工程とを備える半導体基板の製造方法において、
前記ＳｉＧｅ組成傾斜層の形成及び前記ＳｉＧｅ組成一定層の形成は、８００℃より高い温度Ｔ１で行い、前記ＳｉＧｅ組成一定層の表面の自然酸化膜の除去は、還元性ガス雰囲気下において８００℃以上かつ前記温度Ｔ１よりも低温である温度Ｔ２で熱処理することによって行い、前記歪みＳｉ層の形成は、前記温度Ｔ１よりも低温である温度Ｔ３で行うことを特徴とする半導体基板の製造方法。 - 前記温度Ｔ１と前記温度Ｔ２との温度差及び前記温度Ｔ１と前記温度Ｔ３との温度差を、それぞれ５０℃以上とすることを特徴とする請求項１に記載の半導体基板の製造方法。
- 前記ＳｉＧｅ組成傾斜層の形成及び前記ＳｉＧｅ組成一定層の形成は、ジクロロシランと四塩化ゲルマニウムとの混合ガスまたはトリクロロシランと四塩化ゲルマニウムとの混合ガスを用いて行うことを特徴とする請求項１または請求項２に記載の半導体基板の製造方法。
- 前記ＳｉＧｅ組成一定層の表面の自然酸化膜の除去は、減圧した水素雰囲気下で行うことを特徴とする請求項１ないし請求項３のいずれか一項に記載の半導体基板の製造方法。
- 前記ＳｉＧｅ組成一定層の表面の自然酸化膜を除去する工程の後、該自然酸化膜が除去されたＳｉＧｅ組成一定層表面にＳｉキャップ層を形成することを特徴とする請求項１ないし請求項４のいずれか一項に記載の半導体基板の製造方法。
- 前記ＳｉＧｅ組成一定層の表面に形成するＳｉキャップ層は、モノシラン、ジクロロシラン、トリクロロシラン、ジクロロシランと塩化水素の混合ガス、トリクロロシランと塩化水素の混合ガスのうちいずれか一種のガスを用いて形成することを特徴とする請求項５に記載の半導体基板の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006201485A JP4894390B2 (ja) | 2006-07-25 | 2006-07-25 | 半導体基板の製造方法 |
| PCT/JP2007/063349 WO2008013032A1 (fr) | 2006-07-25 | 2007-07-04 | Procédé de fabrication d'un substrat semi-conducteur |
| CN2007800279268A CN101496142B (zh) | 2006-07-25 | 2007-07-04 | 半导体基板的制造方法 |
| EP07768119A EP2045836B1 (en) | 2006-07-25 | 2007-07-04 | Method for producing semiconductor substrate |
| US12/309,527 US8076223B2 (en) | 2006-07-25 | 2007-07-04 | Method for producing semiconductor substrate |
| KR1020097001468A KR101364995B1 (ko) | 2006-07-25 | 2007-07-04 | 반도체 기판의 제조방법 |
| TW096126833A TWI459443B (zh) | 2006-07-25 | 2007-07-23 | Semiconductor substrate manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006201485A JP4894390B2 (ja) | 2006-07-25 | 2006-07-25 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008028277A JP2008028277A (ja) | 2008-02-07 |
| JP4894390B2 true JP4894390B2 (ja) | 2012-03-14 |
Family
ID=38981348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006201485A Active JP4894390B2 (ja) | 2006-07-25 | 2006-07-25 | 半導体基板の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8076223B2 (ja) |
| EP (1) | EP2045836B1 (ja) |
| JP (1) | JP4894390B2 (ja) |
| KR (1) | KR101364995B1 (ja) |
| CN (1) | CN101496142B (ja) |
| TW (1) | TWI459443B (ja) |
| WO (1) | WO2008013032A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4894390B2 (ja) * | 2006-07-25 | 2012-03-14 | 信越半導体株式会社 | 半導体基板の製造方法 |
| JP5453967B2 (ja) * | 2009-07-08 | 2014-03-26 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハおよびその製造方法 |
| JP5516158B2 (ja) * | 2009-07-24 | 2014-06-11 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハの製造方法 |
| WO2011004602A1 (ja) * | 2009-07-08 | 2011-01-13 | 株式会社Sumco | エピタキシャルウェーハおよびその製造方法 |
| WO2014192870A1 (ja) * | 2013-05-31 | 2014-12-04 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法および基板処理方法 |
| CN114038753A (zh) * | 2021-10-09 | 2022-02-11 | 上海华力集成电路制造有限公司 | Mosfet的制造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442205A (en) * | 1991-04-24 | 1995-08-15 | At&T Corp. | Semiconductor heterostructure devices with strained semiconductor layers |
| JP3535527B2 (ja) | 1997-06-24 | 2004-06-07 | マサチューセッツ インスティテュート オブ テクノロジー | 傾斜ＧｅＳｉ層と平坦化を用いたゲルマニウム・オン・シリコンの貫通転位の制御 |
| JP4212228B2 (ja) * | 1999-09-09 | 2009-01-21 | 株式会社東芝 | 半導体装置の製造方法 |
| US6326667B1 (en) | 1999-09-09 | 2001-12-04 | Kabushiki Kaisha Toshiba | Semiconductor devices and methods for producing semiconductor devices |
| US7041170B2 (en) * | 1999-09-20 | 2006-05-09 | Amberwave Systems Corporation | Method of producing high quality relaxed silicon germanium layers |
| WO2001022482A1 (en) * | 1999-09-20 | 2001-03-29 | Amberwave Systems Corporation | Method of producing relaxed silicon germanium layers |
| KR20040008193A (ko) * | 2001-05-30 | 2004-01-28 | 에이에스엠 아메리카, 인코포레이티드 | 저온 로딩 및 소성 |
| JP4325139B2 (ja) * | 2001-11-07 | 2009-09-02 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 |
| US6703293B2 (en) * | 2002-07-11 | 2004-03-09 | Sharp Laboratories Of America, Inc. | Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates |
| WO2004068556A2 (en) * | 2003-01-27 | 2004-08-12 | Amberwave Systems Corporation | Semiconductor structures with structural homogeneity |
| JP4158607B2 (ja) * | 2003-06-09 | 2008-10-01 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| CN100536167C (zh) * | 2003-08-05 | 2009-09-02 | 富士通微电子株式会社 | 半导体装置及其制造方法 |
| US6900143B1 (en) * | 2003-09-09 | 2005-05-31 | Advanced Micro Devices, Inc. | Strained silicon MOSFETs having improved thermal dissipation |
| FR2864457B1 (fr) * | 2003-12-31 | 2006-12-08 | Commissariat Energie Atomique | Procede de nettoyage par voie humide d'une surface notamment en un materiau de type silicium germanium. |
| US6958286B2 (en) * | 2004-01-02 | 2005-10-25 | International Business Machines Corporation | Method of preventing surface roughening during hydrogen prebake of SiGe substrates |
| JP2006080278A (ja) * | 2004-09-09 | 2006-03-23 | Toshiba Ceramics Co Ltd | 歪みシリコンウエハおよびその製造方法 |
| US7682952B2 (en) * | 2004-11-30 | 2010-03-23 | Massachusetts Institute Of Technology | Method for forming low defect density alloy graded layers and structure containing such layers |
| JP2006173323A (ja) * | 2004-12-15 | 2006-06-29 | Toshiba Ceramics Co Ltd | 歪みシリコンウェーハの製造方法 |
| JP2006270000A (ja) * | 2005-03-25 | 2006-10-05 | Sumco Corp | 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板 |
| US7901968B2 (en) * | 2006-03-23 | 2011-03-08 | Asm America, Inc. | Heteroepitaxial deposition over an oxidized surface |
| JP4894390B2 (ja) * | 2006-07-25 | 2012-03-14 | 信越半導体株式会社 | 半導体基板の製造方法 |
| EP1928020B1 (en) * | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
| JP5018066B2 (ja) * | 2006-12-19 | 2012-09-05 | 信越半導体株式会社 | 歪Ｓｉ基板の製造方法 |
| US7977221B2 (en) * | 2007-10-05 | 2011-07-12 | Sumco Corporation | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same |
| EP2091070A1 (en) * | 2008-02-13 | 2009-08-19 | S.O.I. TEC Silicon | Semiconductor substrate surface preparation method |
-
2006
- 2006-07-25 JP JP2006201485A patent/JP4894390B2/ja active Active
-
2007
- 2007-07-04 CN CN2007800279268A patent/CN101496142B/zh active Active
- 2007-07-04 WO PCT/JP2007/063349 patent/WO2008013032A1/ja active Application Filing
- 2007-07-04 KR KR1020097001468A patent/KR101364995B1/ko active IP Right Grant
- 2007-07-04 US US12/309,527 patent/US8076223B2/en active Active
- 2007-07-04 EP EP07768119A patent/EP2045836B1/en active Active
- 2007-07-23 TW TW096126833A patent/TWI459443B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI459443B (zh) | 2014-11-01 |
| US8076223B2 (en) | 2011-12-13 |
| EP2045836B1 (en) | 2012-05-23 |
| US20090305485A1 (en) | 2009-12-10 |
| KR20090051733A (ko) | 2009-05-22 |
| TW200828413A (en) | 2008-07-01 |
| EP2045836A1 (en) | 2009-04-08 |
| CN101496142B (zh) | 2010-10-27 |
| KR101364995B1 (ko) | 2014-02-20 |
| WO2008013032A1 (fr) | 2008-01-31 |
| EP2045836A4 (en) | 2010-04-14 |
| CN101496142A (zh) | 2009-07-29 |
| JP2008028277A (ja) | 2008-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| JP5152435B2 (ja) | エピタキシャル炭化珪素単結晶基板の製造方法 | |
| KR101727544B1 (ko) | 탄화 규소 반도체장치의 제조방법 | |
| JP6304699B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| JP4894390B2 (ja) | 半導体基板の製造方法 | |
| JP6248532B2 (ja) | ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置 | |
| JP5786759B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| US10774444B2 (en) | Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions | |
| CN106169497B (zh) | 碳化硅基板以及碳化硅基板的制造方法 | |
| JP2010103142A (ja) | 半導体装置の製造方法 | |
| JP4215447B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2006253617A (ja) | ＳｉＣ半導体およびその製造方法 | |
| JP5573725B2 (ja) | 立方晶炭化珪素半導体基板の製造方法 | |
| JP4158607B2 (ja) | 半導体基板の製造方法 | |
| JP2009239103A (ja) | 平坦化処理方法 | |
| JP6927429B2 (ja) | ＳｉＣエピタキシャル基板の製造方法 | |
| WO2015097852A1 (ja) | 単結晶ＳｉＣエピタキシャル膜の形成方法 | |
| TW201903827A (zh) | 半導體裝置之製造方法、基板處理裝置及記錄媒體 | |
| JP6624030B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2014237581A (ja) | 立方晶炭化珪素半導体基板 | |
| JP4635062B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4894390 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |