JP6150075B2 - エピタキシャルウェーハの製造方法 - Google Patents

Description

本発明は、エピタキシャルウェーハの製造方法に関する。

気相成長法により、シリコン単結晶基板の表面上にエピタキシャル層を形成したシリコンエピタキシャルウェーハは電子デバイスに広く使用されている。近年、電子デバイスの微細化によって、エピタキシャルウェーハの表面品質（表面欠陥、粗さ）の改善が重要な課題となっている。

エピタキシャル層には、成長条件（成膜条件）によって積層欠陥をはじめとする結晶欠陥が発生することがある。このエピタキシャル層成膜により発生した欠陥を総じてエピ欠陥と呼んでいる。このエピ欠陥の発生は、成長温度（成膜の温度）及び成長速度と深く関係している。具体的には、より低温で成長速度が高いとエピ欠陥が発生しやすく、成長条件を変更した際にエピ欠陥レベルが悪化する要因の一つとなっている。

このエピ欠陥に関連して、特許文献１では、成長条件の異なるエピタキシャル層を２層成長させ、２層目を１層目と比較して低温かつ成長速度が高い成長条件で成長させる方法を提案している。この方法によれば、１層目により半導体基板からの結晶欠陥が２層目に伝搬するのを防止できるとしている。

特表２００３−５０５３１７号公報

ところで、エピタキシャル層の表面粗さを示した指標の一つにヘイズレベルがある。ヘイズとは、エピタキシャルウェーハの表面に発生した微小な凹凸であり、暗室内で集光ランプ等を用いてエピタキシャル層の表面を観察すると、光が乱反射して白く曇って見えるものである。ヘイズレベルの評価は、例えばＫＬＡ Ｔｅｎｃｏｒ社のパーティクルカウンタＳＰ２（光散乱測定装置）を用いて、ヘイズの散乱光測定により検出することができる。

そして、ヘイズレベルに関しても成長条件、特に成長温度と成長速度に深く関係している。具体的には、ヘイズレベルは、低温で成長速度が高いと低減する傾向となり、エピ欠陥とは逆の関係となっている。そのため、ヘイズレベルを低減しようとするとエピ欠陥レベルが悪化してしまい、反対に、エピ欠陥レベルを低減しようとするとヘイズレベルが悪化してしまうという問題があった。この点、特許文献１では、２層目を低温かつ成長速度が高い条件で成長させており、この条件はエピ欠陥が発生しやすい条件である。したがって、１層目の成長条件の単層エピタキシャルウェーハと比較するとエピ欠陥レベルは悪化する。

本発明は上記問題に鑑みてなされたものであり、エピ欠陥レベルの悪化を抑えつつ、ヘイズレベルを低減したエピタキシャルウェーハを得ることができる方法を提供することを課題とする。

上記課題を解決するために、本発明のエピタキシャルウェーハの製造方法は、半導体基板を提供する提供ステップと、
その提供ステップで提供された半導体基板の表面上に半導体材料の第１のエピタキシャル層を第１の成長温度と第１の成長速度とで成長させる第１の成長ステップと、
前記第１のエピタキシャル層上に半導体材料の第２のエピタキシャル層を、前記第１の成長温度よりも低い第２の成長温度と前記第１の成長速度よりも低い第２の成長速度とで、又は前記第１の成長温度よりも高い第２の成長温度と前記第１の成長速度よりも高い第２の成長速度とで、又は前記第１の成長温度と等しい第２の成長温度と前記第１の成長速度よりも高い第２の成長速度とで、又は前記第１の成長温度よりも低い第２の成長温度と前記第１の成長速度と等しい第２の成長速度とで成長させる第２の成長ステップと、
を含むことを特徴とする。

本発明では、第１の成長温度と第１の成長速度とで第１のエピタキシャル層を成長させた後に、成長条件を、エピ欠陥の悪化をある程度抑えつつヘイズレベルを改善できる成長条件に切り替えてエピタキシャル層（第２のエピタキシャル層）を成長させる。すなわち、第２のエピタキシャル層の成長条件を、第１の成長温度よりも低い第２の成長温度と第１の成長速度よりも低い第２の成長速度、又は第１の成長温度よりも高い第２の成長温度と第１の成長速度よりも高い第２の成長速度、又は第１の成長温度と等しい第２の成長温度と第１の成長速度よりも高い第２の成長速度、又は第１の成長温度よりも低い第２の成長温度と第１の成長速度と等しい第２の成長速度としている。これによって、第１のエピタキシャル層の成長条件で単層エピタキシャル層を成長させた場合に比べて、エピ欠陥レベルの悪化を抑えつつ、ヘイズレベルを低減できる。

また、本発明において、前記第２のエピタキシャル層の膜厚を２μｍ以下とするのが好ましい。第２のエピタキシャル層の成長条件は、エピ欠陥が発生しやすい低温かつ成長速度が高い条件と一部重複しているので、第２のエピタキシャル層の膜厚を厚くしすぎると、エピ欠陥レベルが悪化してしまう。本発明では、第２のエピタキシャル層の膜厚を２μｍ以下としているので、エピ欠陥レベルの悪化を抑えることができる。

また、第２のエピタキシャル層の膜厚を１μｍ以下とするとさらに好ましい。これによって、より一層、エピ欠陥レベルの悪化を抑えることができる。

また、第２のエピタキシャル層は、第１のエピタキシャル層のみを成長させた場合を基準としてエピタキシャル層の結晶欠陥の増加率を５０％以下に抑えつつ、ヘイズレベルを低減できる。

また、第２の成長ステップでは、第１のエピタキシャル層の成長後、エピタキシャル層の成長を停止した期間を経て、第２のエピタキシャル層を成長させるとしても良いし、第１のエピタキシャル層の成長から第２のエピタキシャル層の成長への切り替えの間もエピタキシャル層の成長が継続するように、第１のエピタキシャル層の成長条件から第２のエピタキシャル層の成長条件へ連続的に成長温度と成長速度の少なくとも一方を変化させるとしても良い。

また、第１の成長ステップは、エピタキシャル層の成長を１回行うステップ（１層のエピタキシャル層を成長させるステップ）であるとしても良いし、各回互いに異なる成長条件で複数回のエピタキシャル層の成長を行うステップ（複数層のエピタキシャル層を成長させるステップ）であるとしても良い。

第１実施形態、第３実施形態に係るシリコンエピタキシャルウェーハを製造するまでの各工程におけるウェーハの断面図である。 第１実施形態に係るウェーハ温度の時間変化の第１例を示した図である。 第１実施形態に係るウェーハ温度の時間変化の第２例を示した図である。 第１実施形態に係るウェーハ温度の時間変化の第３例を示した図である。 第１実施形態に係るウェーハ温度の時間変化の第４例を示した図である。 第２実施形態に係るシリコンエピタキシャルウェーハを製造するまでの各工程におけるウェーハの断面図である。 第２実施形態に係るウェーハ温度の時間変化を示した図である。 第３実施形態に係るウェーハ温度の時間変化を示した図である。 比較例として単層のエピタキシャル層を成長させた場合のウェーハ温度の時間変化を示した図である。

（第１実施形態）
以下、本発明の第１実施形態を図面を参照しながら説明する。図１、図２は、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、シリコンエピタキシャルウェーハを製造する方法の第１実施形態を説明する図である。具体的には、図１は、第１実施形態、後述の第３実施形態に係るシリコンエピタキシャルウェーハを製造するまでの各工程におけるウェーハの断面図を示している。また、図２〜図５はそれぞれウェーハの温度の時間変化（温度プロファイル）を示しており、図２は第１例を、図３は第２例を、図４は第３例を、図５は第４例を示している。なお、図２〜図５において、Ｄｅｐｏ１（第１の成長ステップ）までの温度変化は図２〜図５間で同じである。

図１〜図５を参照して、本発明の第１実施形態を説明すると、先ず、図１の上段に示すように、半導体基板としてシリコン単結晶ウェーハ１（以下、単にウェーハという場合がある）を準備する（提供ステップ）。ウェーハ１の特性（導電型、抵抗率、結晶方位、直径など）は、製造しようとするシリコンエピタキシャルウェーハの使用目的に応じて適宜に設定すれば良い。

次に、図１の中段に示すように、準備したウェーハ１の表面上にシリコン単結晶膜２（以下、第１のエピタキシャル層という）を気相成長させる。具体的には、ウェーハ１を例えば枚葉式の気相成長装置の反応室に投入する。その後、気相成長装置に備えられたヒータにより、図２〜図５の「Ｒａｍｐ」の部分で示すように、ウェーハ１を所定の熱処理温度Ｔ１まで昇温させる。図２〜図５では、熱処理温度Ｔ１は、後述する成長温度（図２の「Ｄｅｐｏ１」での温度）と同じである例を示しているが、成長温度と異なっていたとしても良い。この熱処理温度Ｔ１は、例えば、１１００℃付近の温度、具体的には例えば１１００℃±５０℃とすることができる。そして、図２の「Ｂａｋｅ」の部分で示すように、ウェーハ１の温度を熱処理温度Ｔ１に所定時間維持しつつ、反応室に水素を導入して、水素雰囲気下でウェーハ１の表面に形成された自然酸化膜を除去するための熱処理（Ｂａｋｅ）を行う。

その後、図２〜図５の「Ｄｅｐｏ１」の部分で示すようにウェーハ１の温度を所定の成長温度Ｔ１（熱処理温度と同じ）としたうえで、反応室内に、シリコン単結晶膜の原料となる反応ガス（具体的にはトリクロロシラン（ＴＣＳ）等のシラン系ガス）、反応ガスを希釈するためのキャリアガス（例えば水素）及びシリコン単結晶膜に導電型を付与するドーパントガス（例えばボロンやリンを含むガス）を含む気相成長用ガスを流す。そして、この気相成長用ガスにより、ウェーハ１の表面上に半導体材料の第１のエピタキシャル層２（シリコン単結晶膜）を成長させる（第１の成長ステップ）。

この第１のエピタキシャル層２の特性（膜厚、抵抗率、導電型など）は、製造しようとするシリコンエピタキシャルウェーハの使用目的に応じて適宜に設定すれば良い。そして、所望の特性を有した第１のエピタキシャル層２が得られるように、第１のエピタキシャル層２の成長条件（成長温度Ｔ１、成長速度ＧＲ１、成長時間等）を設定する。具体的には、成長時間は、所望の膜厚が得られるように設定すれば良い。また、成長温度Ｔ１や成長速度ＧＲ１は、例えば第１のエピタキシャル層２でのエピ欠陥の発生を抑えることができる成長温度、成長速度とするのが好ましい。エピ欠陥はより低温で成長速度が高いと発生しやすいので、成長温度Ｔ１は、低温領域（１０００℃付近）を外した領域、例えば１１００℃付近（１１００℃±５０℃の範囲）とすることができる。

また、成長速度ＧＲ１は、例えば、成長速度が高い領域（３μｍ／ｍｉｎ以上の領域）を外した領域（例えば、２μｍ／ｍｉｎ付近（２±１μｍ／ｍｉｎの範囲））とすることができる。なお、「２μｍ／ｍｉｎ」とは、１分間に２μｍのエピタキシャル層が成長する速度を意味する。成長速度は、反応室に導入する反応ガスの流量や濃度によって調整すれば良い。

第１のエピタキシャル層２を成長させた後、反応室への気相成長用ガスの導入を停止させて、エピタキシャル層の成長を一旦停止させる。その停止期間で、次に成長させるエピタキシャル層の成長温度となるように、ウェーハ１の温度を予め調整しておく。その停止期間を経た後、次に、エピタキシャル層のヘイズレベル（表面凹凸）を低減するために、エピタキシャル層の成長条件を、第１のエピタキシャル層２の成長条件（以下、第１の成長条件という）から、予め定めた成長条件（以下、第２の成長条件という）に切り替えたうえで、図１の下段に示すように第１のエピタキシャル層２の上にシリコン単結晶膜３（以下、第２のエピタキシャル層という）を気相成長させる（第２の成長ステップ）。

第２の成長条件は、第１の成長条件で単層のエピタキシャル層を成長させた場合（第１のエピタキシャル層のみを成長させた場合）に比べて、ヘイズレベルを低減できる成長条件である。また、第２の成長条件は、エピ欠陥の発生をある程度は抑えることができる成長条件であり、具体的には、第１の成長条件で単層のエピタキシャル層を成長させたとき（図９参照）のエピ欠陥の発生数からの増加率が５０％以下となる成長条件である。なお、図９は、第１の成長条件で単層のエピタキシャル層を成長させた場合のウェーハの温度プロファイルを示している。第２の成長条件は、以下に示す第１例〜第４例のいずれかとする。

（第２の成長条件の第１例）
第２の成長条件の第１例は、第１の成長条件における成長温度Ｔ１（第１の成長温度）よりも低い成長温度Ｔ２（第２の成長温度）を含み、かつ、第１の成長条件における成長速度ＧＲ１（第１の成長速度）よりも低い成長速度ＧＲ２（第２の成長速度）を含む（図２参照）。すなわち、第１例では、第１のエピタキシャル層２の成長時に比べて、低温かつ低成長速度の領域で第２のエピタキシャル層３を成長させる。

第１の成長温度Ｔ１を１１００℃付近に設定した場合には、第２の成長温度Ｔ２は１１００℃以下の温度（例えば１０５０℃、１０００℃など）に設定する。第１の成長速度ＧＲ１を２μｍ／ｍｉｎ付近に設定した場合には、第２の成長速度ＧＲ２は２μｍ／ｍｉｎ以下の成長速度（例えば１．５μｍ／ｍｉｎ、１μｍ／ｍｉｎ、０．５μｍ／ｍｉｎなど）に設定する。

ヘイズは一般的に低温で成長速度が高いと低減する傾向にあるが、図２の第２の成長温度Ｔ２は第１の成長温度Ｔ１に比べて低温となっているので、第１の成長条件（Ｔ１、ＧＲ１）で単層のエピタキシャル層を成長させた場合に比べて、ヘイズレベルを低減できる。一方で、低温の領域ではエピ欠陥が発生しやすいが、第２の成長速度ＧＲ２はエピ欠陥が発生しにくい低成長速度となっているので、エピ欠陥の発生をある程度、具体的には増加率を５０％以下に抑えることができる。

ただし、第２のエピタキシャル層３の膜厚を大きくしすぎると、エピ欠陥レベルが悪化するおそれがある。そのため、第２のエピタキシャル層３の膜厚は小さいほど好ましい。具体的には、第２のエピタキシャル層３の膜厚は２μｍ以下とするのが好ましく、１μｍ以下とするとより好ましい。膜厚を２μｍ以下とすることで、エピ欠陥の増加率が５０％以下になるという実験結果を本発明者は得ている。また、所望の膜厚が得られるように、第２のエピタキシャル層３の成長時間を設定する。

（第２の成長条件の第２例）
第２の成長条件の第２例は、第１の成長温度Ｔ１よりも高い成長温度Ｔ２（第２の成長温度）を含み、かつ、第１の成長速度ＧＲ１よりも高い成長速度ＧＲ２（第２の成長温度）を含む（図３参照）。すなわち、第２例では、第１のエピタキシャル層２の成長時に比べて、高温かつ高成長速度の領域で第２のエピタキシャル層３を成長させる。

第１の成長温度Ｔ１を１１００℃付近に設定した場合には、第２の成長温度Ｔ２は１１００℃以上の温度（例えば１１５０℃など）に設定する。第１の成長速度ＧＲ１を２μｍ／ｍｉｎ付近に設定した場合には、第２の成長速度ＧＲ２は２μｍ／ｍｉｎ以上の成長速度（例えば２．５μｍ／ｍｉｎ、３μｍ／ｍｉｎ、３．５μｍ／ｍｉｎなど）に設定する。

第２例に係る第２の成長速度ＧＲ２は、ヘイズが低減する傾向の領域である高成長速度となっているので、第１の成長条件（Ｔ１、ＧＲ１）で単層のエピタキシャル層を成長させた場合に比べて、ヘイズレベルを低減できる。一方で、成長速度が高いとエピ欠陥が発生しやすいが、第２の成長温度Ｔ２はエピ欠陥が発生しにくい高温となっているので、エピ欠陥の発生をある程度（増加率が５０％以下）抑えることができる。ただし、第１例と同様に、第２のエピタキシャル層３の膜厚を大きくしすぎると、エピ欠陥レベルが悪化するおそれがあるので、第２のエピタキシャル層３の膜厚は２μ以下、より好ましくは１μｍ以下とするのが好ましい。

（第２の成長条件の第３例）
第２の成長条件の第３例は、第１の成長温度Ｔ１と等しい成長温度Ｔ２（第２の成長温度）を含み、かつ、第１の成長速度ＧＲ１よりも高い成長速度ＧＲ２（第２の成長速度）を含む（図４参照）。すなわち、第３例では、第１のエピタキシャル層２の成長時に比べて、等しい温度かつ高成長速度の領域で第２のエピタキシャル層３を成長させる。

第１の成長温度Ｔ１を１１００℃付近に設定した場合には、第２の成長温度Ｔ２は、その１１００℃付近の温度のままとする。第１の成長速度ＧＲ１を２μｍ／ｍｉｎ付近に設定した場合には、第２の成長速度ＧＲ２は２μｍ／ｍｉｎより高い成長速度（例えば２．５μｍ／ｍｉｎ、３μｍ／ｍｉｎ、３．５μｍ／ｍｉｎなど）に設定する。

第３例に係る第２の成長速度ＧＲ２は、ヘイズが低減する傾向の領域である高成長速度となっているので、第１の成長条件（Ｔ１、ＧＲ１）で単層のエピタキシャル層を成長させた場合に比べて、ヘイズレベルを低減できる。一方で、成長速度が高いとエピ欠陥が発生しやすいが、第２の成長温度Ｔ２はエピ欠陥が発生しにくい第１の成長温度Ｔ１と等しい温度（通常温度）となっているので、エピ欠陥の発生をある程度（増加率が５０％以下）抑えることができる。ただし、第１例、第２例と同様に、第２のエピタキシャル層３の膜厚を大きくしすぎると、エピ欠陥レベルが悪化するおそれがあるので、第２のエピタキシャル層３の膜厚は２μ以下、より好ましくは１μｍ以下とするのが好ましい。

（第２の成長条件の第４例）
第２の成長条件の第４例は、第１の成長温度Ｔ１よりも低い成長温度Ｔ２（第２の成長温度）を含み、かつ、第１の成長速度ＧＲ１と等しい成長速度ＧＲ２（第２の成長速度）を含む（図５参照）。すなわち、第４例では、第１のエピタキシャル層２の成長時に比べて、低温かつ等しい成長速度の領域で第２のエピタキシャル層３を成長させる。

第１の成長温度Ｔ１を１１００℃付近に設定した場合には、第２の成長温度Ｔ２は１１００℃以下の温度（例えば１０５０℃、１０００℃など）に設定する。第１の成長速度ＧＲ１を２μｍ／ｍｉｎ付近に設定した場合には、第２の成長速度ＧＲ２は、第１の成長速度ＧＲ１と等しい２μｍ／ｍｉｎ付近の成長速度に設定する。

第４例に係る第２の成長温度Ｔ２は、ヘイズが低減する傾向の領域である低温となっているので、第１の成長条件（Ｔ１、ＧＲ１）で単層のエピタキシャル層を成長させた場合に比べて、ヘイズレベルを低減できる。一方で、成長温度が低いとエピ欠陥が発生しやすいが、第２の成長速度ＧＲ２はエピ欠陥が発生しにくい第１の成長速度ＧＲ１と等しい成長速度（通常の成長速度）となっているので、エピ欠陥の発生をある程度（増加率が５０％以下）抑えることができる。ただし、第１例、第２例、第３例と同様に、第２のエピタキシャル層３の膜厚を大きくしすぎると、エピ欠陥レベルが悪化するおそれがあるので、第２のエピタキシャル層３の膜厚は２μ以下、より好ましくは１μｍ以下とするのが好ましい。

第１例〜第４例のいずれかの成長条件で第２のエピタキシャル層３を成長させた後、反応室内の温度（ウェーハの温度）を取り出し温度まで降温させる。その後、シリコンエピタキシャルウェーハを反応室から搬出する。これにより、本発明に係るシリコンエピタキシャルウェーハを得ることができる。

（第２実施形態）
次に、本発明の第２実施形態を上記実施形態と異なる部分を中心にして説明する。図６は、本実施形態に係るシリコンエピタキシャルウェーハを製造するまでの各工程におけるウェーハの断面図を示している。図７は、本実施形態に係るウェーハの温度の時間変化を示している。第１実施形態では、全部で２層のエピタキシャル層を成長させた例を示したが、本実施形態は、全部で３層のエピタキシャル層を成長させる実施形態である。

図６、図７を参照して本発明の第２実施形態を説明すると、先ず、図６の１段目に示すように、第１実施形態と同様のシリコン単結晶ウェーハ１を準備する（提供ステップ）。その後、準備したウェーハ１を反応室に投入して、ウェーハ１の熱処理を行う（図７の「Ｒａｍｐ」、「Ｂａｋｅ」）。熱処理の条件は第１実施形態と同じである。次に、図６の２段目に示すように、ウェーハ１の表面上に１層目のエピタキシャル層２１（シリコン単結晶膜）を成長させる。この１層目のエピタキシャル層２１の成長条件の考え方は、第１実施形態における第１のエピタキシャル２（図１参照）の成長条件の考え方と同じである。すなわち、１層目のエピタキシャル層２１の成長条件（成長温度Ｔ１、成長速度ＧＲ１、膜厚等）は、図１のエピタキシャル層２の成長と同様に、シリコンエピタキシャルウェーハの使用目的に応じて適宜に設定すれば良いが、エピ欠陥の発生を抑えることができる成長条件に設定する。図７の例では、１層目のエピタキシャル層２１の成長温度Ｔ１は１１００℃、成長速度ＧＲ１は２．０μｍ／ｍｉｎとしている。

１層目のエピタキシャル層２１を成長させた後、一旦、エピタキシャル層の成長を停止させる。その停止期間においてウェーハ１の温度を次の成長温度に調整した後、１層目のエピタキシャル層２１の成長条件と異なる成長条件（成長温度Ｔ２、成長速度ＧＲ２）に切り替えて、１層目のエピタキシャル層２１の上に２層目のエピタキシャル層２２（シリコン単結晶膜）を成長させる（図６の３段目参照）。この２層目のエピタキシャル層２２の成長条件は、１層目のエピタキシャル層２１の成長条件と同様に、シリコンエピタキシャルウェーハの使用目的に応じて適宜に設定すれば良いが、エピ欠陥の発生を抑えることができる成長条件に設定する。具体的には、エピ欠陥が発生しやすい領域（低温かつ高成長速度の領域）を外すようにする。図７の例では、２層目のエピタキシャル層２２の成長温度Ｔ１は１０５０℃、成長速度ＧＲ２は１．５μｍ／ｍｉｎとしている。

なお、図７の例では、２層目のエピタキシャル層２２の成長条件（Ｔ２、ＧＲ２）と、１層目のエピタキシャル層２１の成長条件（Ｔ１、ＧＲ１）の高低関係は、Ｔ１＞Ｔ２かつＧＲ１＞ＧＲ２となっているが、これに限られず、Ｔ１＝Ｔ２かつＧＲ１＞ＧＲ２、又はＴ１＝Ｔ２かつＧＲ１＜ＧＲ２、又はＴ１＞Ｔ２かつＧＲ１＜ＧＲ２、又はＴ１＜Ｔ２かつＧＲ１＞ＧＲ２、又はＴ１＜Ｔ２かつＧＲ１＜ＧＲ２、又はＴ１＞Ｔ２かつＧＲ１＝ＧＲ２、又はＴ１＜Ｔ２かつＧＲ１＝ＧＲ２のいずれであっても良い。

１層目のエピタキシャル２１及び２層目のエピタキシャル層２２は本発明の「第１のエピタキシャル層」に相当する。また、これらエピタキシャル層２１、２２を成長させる工程が本発明の「第１の成長ステップ」に相当する。このように、本実施形態では、後述する最終のエピタキシャル層を成長させるまでに、異なる成長条件で２回のエピタキシャル成長工程を実施している。なお、最終のエピタキシャル層を成長させるまでに、３回以上のエピタキシャル成長工程を実施して３層以上のエピタキシャル層を成長させても良い。

２層目のエピタキシャル層２２を成長させた後、一旦、エピタキシャル層の成長を停止させる。その停止期間で、次に成長させるエピタキシャル層の成長温度となるように、ウェーハ１の温度を予め調整しておく。その停止期間を経た後、次に、エピタキシャル層のヘイズレベルを低減できる成長条件に切り替えたうえで、２層目のエピタキシャル層２２の上に３層目（最終の）エピタキシャル層３１を成長させる（図６の４段目参照）。このエピタキシャル層３１の成長条件の考え方は、第１実施形態の第２のエピタキシャル層３の成長条件の考え方（上記第１例〜第４例）と同じである。具体的には、３層目のエピタキシャル層３１の成長条件（Ｔ３、ＧＲ３）と、それ以前に成長させたエピタキシャル層２１、２２の成長条件（Ｔ１、ＧＲ１）（Ｔ２、ＧＲ２）との関係を説明すると、成長温度Ｔ３は、それ以前の成長温度Ｔ１、Ｔ２のいずれよりも低く、かつ、成長速度ＧＲ３は、それ以前の成長速度ＧＲ１、ＧＲ２のいずれよりも低い（図２の第１例に相当）。又は、成長温度Ｔ３は、それ以前の成長温度Ｔ１、Ｔ２のいずれよりも高く、かつ、成長速度ＧＲ３は、それ以前の成長速度ＧＲ１、ＧＲ２のいずれよりも高い（図３の第２例に相当）。

又は、成長温度Ｔ３は、一つ前の回の成長温度Ｔ２と等しく、かつ、成長速度ＧＲ３は、それ以前の成長速度ＧＲ１、ＧＲ２のいずれよりも高い（図４の第３例に相当）。又は、成長温度Ｔ３は、それ以前の成長温度Ｔ１、Ｔ２のいずれよりも低く、かつ、成長速度ＧＲ３は、一つ前の回の成長速度ＧＲ２と等しい（図５の第４例に相当）。図７の例では、成長温度Ｔ３が１０００℃、成長速度ＧＲ３が１．５μｍ／ｍｉｎとなっており、第４例に相当する。

また、３層目のエピタキシャル層３１の膜厚は、第１実施形態と同様に、２μｍ以下、より好ましくは１μｍ以下が好ましい。なお、図６のエピタキシャル層３１が本発明の「第２のエピタキシャル層」に相当する。また、エピタキシャル層３１を成長させる工程が本発明の「第２の成長ステップ」に相当する。

３層目のエピタキシャル層３１を成長させた後、反応室内の温度（ウェーハの温度）を取り出し温度まで降温させる。その後、シリコンエピタキシャルウェーハを反応室から搬出する。これにより、本発明に係るシリコンエピタキシャルウェーハを得ることができる。

このように、本実施形態では、最終のエピタキシャル層３１の成長条件を、それ以前の成長条件に比べて、エピ欠陥の発生をある程度抑えることができ、かつヘイズレベルを低減できる成長条件としている。これにより、１層目、２層目のエピタキシャル層２１、２２のいずれかの成長条件で単層のエピタキシャル層を成長させたときのエピ欠陥の発生数を基準として、エピ欠陥の発生数の増加率を５０％以下に抑えつつ、ヘイズレベルを改善したシリコンエピタキシャルウェーハを得ることができる。

（第３実施形態）
次に、本発明の第３実施形態を上記実施形態と異なる部分を中心にして説明する。図８は、本実施形態に係るウェーハの温度の時間変化を示している。図１、図８を参照して本発明の第３実施形態を説明すると、先ず、図１の上段に示すように、第１実施形態と同様のシリコン単結晶ウェーハ１を準備する（提供ステップ）。その後、準備したウェーハ１を反応室に投入して、ウェーハ１の熱処理を行う（図８の「Ｒａｍｐ」、「Ｂａｋｅ」）。熱処理の条件は第１、第２実施形態と同じである。

次に、図１の中段に示すように、ウェーハ１の表面上に、第１実施形態と同様の成長条件（Ｔ１、ＧＲ１）で第１のエピタキシャル層２（シリコン単結晶膜）を成長させる（第１の成長ステップ）。なお、第１のエピタキシャル層２は、第１実施形態と同様に１層から構成されたとしても良いし、第２実施形態と同様に複数層から構成されたとしても良い。

第１のエピタキシャル層２を成長させた後、次に、図１の下段に示すように、第１実施形態と同様の成長条件（Ｔ２、ＧＲ２）で第２のエピタキシャル層３を成長させる（第２の成長ステップ）。この際、第１のエピタキシャル層２の成長から第２のエピタキシャル層３の成長への切り替えの間もエピタキシャル層の成長を継続させる。つまり、第１のエピタキシャル層２の成長後も気相成長用ガスの導入を継続したまま、図８に示すように、第１の成長条件（Ｔ１、ＧＲ１）から第２の成長条件（Ｔ２、ＧＲ２）へ連続的に成長温度と成長速度の少なくとも一方を変化させる。つまり、第２の成長条件への切り替えの間は、第１の成長温度Ｔ１と第２の成長温度Ｔ２の間の温度と、第１の成長速度ＧＲ１と第２の成長速度ＧＲ２の間の成長速度とで、エピタキシャル層の成長が継続される。

具体的には、上記第１例（Ｔ１＞Ｔ２、ＧＲ１＞ＧＲ２）で第２のエピタキシャル層３を成長させる場合には、第１のエピタキシャル層２の成長後、第１の成長温度Ｔ１から第２の成長温度Ｔ２まで連続的に成長温度を減少させていき、かつ、第１の成長速度ＧＲ１から第２の成長速度ＧＲ２まで連続的に成長速度を減少させていく。また、上記第２例（Ｔ１＜Ｔ２、ＧＲ１＜ＧＲ２）で第２のエピタキシャル層３を成長させる場合には、第１のエピタキシャル層２の成長後、第１の成長温度Ｔ１から第２の成長温度Ｔ２まで連続的に成長温度を上昇させていき、かつ、第１の成長速度ＧＲ１から第２の成長速度ＧＲ２まで連続的に成長速度を上昇させていく。

また、上記第３例（Ｔ１＝Ｔ２、ＧＲ１＜ＧＲ２）で第２のエピタキシャル層３を成長させる場合には、第１のエピタキシャル層２の成長後、成長温度を第１の成長温度Ｔ１に維持させたまま、第１の成長速度Ｇ１から第２の成長速度ＧＲ２まで連続的に成長速度を上昇させていく。また、上記第４例（Ｔ１＞Ｔ２、ＧＲ１＝ＧＲ２）で第２のエピタキシャル層３を成長させる場合には、第１のエピタキシャル層の成長後、成長速度を第１の成長速度ＧＲ１に維持させたまま、第１の成長温度Ｔ１から第２の成長温度Ｔ２まで連続的に成長温度を減少させていく。

これによって、第２の成長条件（Ｔ２、ＧＲ２）への切り替えの間もエピタキシャル層の成長を継続させることができる。この切り替えの間に成長したエピタキシャル層も本発明の「第２のエピタキシャル層」に相当する。

第２のエピタキシャル層３の膜厚は、小さい膜厚ほど好ましい。具体的には、上記実施形態と同様に、第２のエピタキシャル層３（成長温度、成長速度を連続的に変化させている間に成長したエピタキシャル層を含む）は、２μｍ以下、より好ましくは１μｍ以下が好ましい。なお、第１の成長条件から第２の成長条件への切り替えの間もエピタキシャル層は成長するので、その切り替え完了後のエピタキシャル層の膜厚は０μｍとしても良い。つまり、第２の成長条件（Ｔ２、ＧＲ２）への切り替えが完了したと同時に、エピタキシャル層の成長を停止させても良い。

このように、本実施形態では、第１のエピタキシャル層２と第２のエピタキシャル層３とを同一回のエピタキシャル成長工程で成長させている。この意味で、第１のエピタキシャル層２と第２のエピタキシャル層３とを合わせて１つのエピタキシャル層（単層）と考えることができる。ただし、本明細書では、異なる成長条件で成長させた場合には、別々のエピタキシャル層として記載している。

本実施形態によっても、上記実施形態と同様の効果、つまり、エピ欠陥の増加率を５０％以下に抑えつつ、ヘイズレベルを改善したシリコンエピタキシャルウェーハを得ることができる。なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

以下、実施例及び比較例を挙げて本発明をさらに具体的に説明するが、これらは本発明を限定するものではない。

（実施例１）
枚葉式の気相成長装置において、直径３００ｍｍ、主表面の面方位（１００）のＰ型シリコン単結晶ウェーハを多数準備して、各シリコン単結晶ウェーハの表面上に異なる成長条件で２層のシリコン単結晶膜の成膜を行った。具体的には、１層目の成膜条件を温度１１００℃、成長速度２．０μｍ／ｍｉｎ、膜厚３μｍとした。２層目の成膜条件の温度、成長速度を次にように変更した際のエピ欠陥レベルとヘイズレベルを評価した。具体的には、２層目の成長温度を１１５０、１１００、１０５０、１０００℃の間で変更し、成長速度を３．５、３．０、２．５、２．０、１．５、１．０、０．５μｍ／ｍｉｎの間で変更した。また、２層目の膜厚は０．５μｍとした。

エピ欠陥は、ＫＬＡ Ｔｅｎｃｏｒ社製のパーティクルカウンタＳＰ２のＤＣＯ（Ｄａｒｋｆｉｅｌｄ Ｃｏｍｐｏｓｉｔｅ Ｏｂｌｉｑｕｅ）モード４２ｎｍｕｐで評価（４２ｎｍ以上のサイズのエピ欠陥で評価）した。また、ヘイズレベルは、上記パーティクルカウンタＳＰ２のＤＷ（Ｄａｒｋｆｉｅｌｄ Ｗｉｄｅ）モードにて評価した。

また、比較例として、実施例と同様のシリコン単結晶ウェーハを準備して、実施例の１層目の成膜条件（温度１１００℃、成長速度２．０μｍ／ｍｉｎ、膜厚３μｍ）で単層のエピタキシャル層を成長させた場合におけるエピ欠陥レベルとヘイズレベルとを評価した。なお、比較例の温度プロファイルを図９に示す。比較例のエピ欠陥レベルは３．１個／ｗｆ（一つのウェーハ当たりに３．１個のエピ欠陥がある）となった。また、比較例のヘイズレベルは０．５５ｐｐｍとなった。なお、これらエピ欠陥レベルの値（３．１個／ｗｆ）、ヘイズレベルの値（０．５５ｐｐｍ）は、同一条件で複数のエピタキシャルウェーハを製造して、それら複数のエピタキシャルウェーハのエピ欠陥レベル、ヘイズレベルの平均値である。

この比較例の結果とともに、実施例のエピ欠陥レベル、ヘイズレベルを表１に示す。表１において、成長温度１１００℃、成長速度２μｍ／ｍｉｎの欄に、比較例の結果を示している。また、表１に示す悪化率（％）は、比較例のエピ欠陥レベルである３．１個／ｗｆを基準とした実施例のエピ欠陥レベルの悪化率を示している。また、表１において、ハッチングを結果は、ヘイズレベルが比較例のヘイズレベルよりも低減し、かつ、エピ欠陥レベルの悪化率が１５０％以下（増加率が５０％以下）の結果を示している。なお、表１の各エピ欠陥レベル、ヘイズレベルは、複数のエピタキシャルウェーハのエピ欠陥レベル、ヘイズレベルの平均値である。

表１のハッチングの部分で示すように、ヘイズレベルが比較例のヘイズレベルよりも低減し、かつ、エピ欠陥レベルの悪化率が１５０％以下（増加率が５０％以下）となる２層目の成長条件の領域は、１層目の成長温度より低温かつ１層目の成長速度より低い成長速度の領域、又は１層目の成長温度より高温かつ１層目の成長速度より高い成長速度の領域、又は１層目の成長温度と等しい成長温度かつ１層目の成長速度より高い成長速度の領域、又は１層目の成長温度より低温かつ１層目の成長速度と等しい成長速度の領域であった。それ以外の領域（ハッチングを付していない領域）では、ヘイズレベルが比較例よりも悪化するか、エピ欠陥レベルの悪化率が１５０％を超えてしまう結果となった。

（実施例２）
実施例１と同様のシリコン単結晶ウェーハを多数準備して、各シリコン単結晶ウェーハ上に、成長温度１１００℃、成長速度２．０μｍ／ｍｉｎ、膜厚３．０μｍの成長条件で１層目のエピタキシャル層（シリコン単結晶膜）を成膜し、成長温度１０００℃、成長速度１．５μｍ／ｍｉｎの成長条件（低温、低成長速度）で２層目のエピタキシャル層（シリコン単結晶膜）を成膜した。この際、２層目の膜厚を０．５、１．０、１．５、２．０、３．０μｍの間で変化させた。そして、得られた各エピタキシャルウェーハのエピ欠陥レベルとヘイズレベルを実施例１と同様にして評価した。その評価結果を表２に示す。なお、表２において、上記比較例の結果も示している。

表２に示すように、いずれの膜厚であっても、ヘイズレベルは比較例より改善している一方で、２層目の膜厚が小さいほどエピ欠陥レベルは改善していく。具体的には、２層目の膜厚が２μｍ以下となると、エピ欠陥レベルの悪化率は１５０％以下（増加率が５０％以下）となる。また、２層目の膜厚が１μｍ、０．５μｍの結果では、エピ欠陥レベルの悪化率は１１０％（増加率は１０％）程度となり、２層目の膜厚を１μｍ以下にすると、より一層、エピ欠陥レベルの悪化を抑えることができることが分かった。

（実施例３）
実施例１と同様のシリコン単結晶ウェーハを準備して、そのシリコン単結晶ウェーハ上に、成長温度１１００℃、成長速度２．０μｍ／ｍｉｎ、膜厚３．０μｍの成長条件で１層目のエピタキシャル層（シリコン単結晶膜）を成膜し、成長温度１０５０℃、成長速度２．０μｍ／ｍｉｎ、膜厚０．５μｍの成長条件で２層目のエピタキシャル層（シリコン単結晶膜）を成膜し、成長温度１０００℃、成長速度１．５μｍ／ｍｉｎ、膜厚０．５μｍの成長条件（低温、低成長速度）で３層目のエピタキシャル層（シリコン単結晶膜）を成膜した。そして、得られたエピタキシャルウェーハのエピ欠陥レベルとヘイズレベルを実施例１と同様にして評価した。その結果を表３に示す。なお、表３には、上記比較例の結果と、実施例１において２層目の成長条件を成長温度１０００℃、成長速度１．５μｍ／ｍｉｎ、膜厚０．５μｍとしたときの結果も示している。

表３に示すように、３層のエピタキシャル層を成長させた実施例３の結果は、２層のエピタキシャル層を成長させた実施例１と同様の結果となり、具体的には、エピ欠陥レベルは３．６個／ｗｆ、悪化率は１１６％、ヘイズレベルは０．３３となった。つまり、比較例に対してエピ欠陥レベルの悪化率を抑えつつ、ヘイズレベルが改善した。

（実施例４）
実施例１と同様のシリコン単結晶ウェーハを準備して、そのシリコン単結晶ウェーハ上に、成長温度１１００℃、成長速度２．０μｍ／ｍｉｎの条件で膜厚３μｍの成膜（シリコン単結晶膜の成膜）を行った後、エピタキシャル層の成長を継続させたまま、成長温度１０００℃、成長速度１．５μｍまで連続的に成長温度、成長速度を変化させた。つまり、図８のように成膜を行った。そして、成長温度１０００℃、成長速度１．５μｍの成長条件（第２条件）にて膜厚０．０、０．５、１．０μｍの成膜を行った。そして、得られたエピタキシャルウェーハのエピ欠陥レベルとヘイズレベルを実施例１と同様にして評価した。その結果を表４に示す。なお、表４には上記比較例の結果も示している。

表４に示すように、実施例４のいずれの結果においても、比較例に対してエピ欠陥レベルの悪化率を１１０％〜１２３％に抑えることができ、かつヘイズレベルが改善した。このことから、１層目と２層目を連続的に成膜する場合も本発明の効果が得られることが示せた。また、第２条件に切り替えている間もエピタキシャル層の成長が継続することで、第２条件でのエピタキシャル層の膜厚を０．０μｍとしたとしても、本発明の効果が得られることが示せた。

１ シリコン単結晶ウェーハ（半導体基板）
２ 第１のエピタキシャル層
２１ １層目のエピタキシャル層（第１のエピタキシャル層）
２２ ２層目のエピタキシャル層（第１のエピタキシャル層）
３ 第２のエピタキシャル層
３１ ３層目のエピタキシャル層（第２のエピタキシャル層）

Claims (9)

1. トレンチ構造を有しないエピタキシャルウェーハを製造する方法であって、
   半導体基板を提供する提供ステップと、
   その提供ステップで提供された半導体基板の表面上に半導体材料の第１のエピタキシャル層を第１の成長温度と第１の成長速度とで成長させる第１の成長ステップと、
   前記第１のエピタキシャル層上に半導体材料の第２のエピタキシャル層を、前記第１の成長温度と等しい第２の成長温度と前記第１の成長速度よりも高い第２の成長速度とで、又は前記第１の成長温度よりも低い第２の成長温度と前記第１の成長速度と等しい第２の成長速度とで成長させる第２の成長ステップと、
   を含み、
   前記第２のエピタキシャル層の膜厚は２μｍ以下であることを特徴とするエピタキシャルウェーハの製造方法。
2. トレンチ構造を有しないエピタキシャルウェーハを製造する方法であって、
   半導体基板を提供する提供ステップと、
   その提供ステップで提供された半導体基板の表面上に半導体材料の第１のエピタキシャル層を第１の成長温度と第１の成長速度とで成長させる第１の成長ステップと、
   前記第１のエピタキシャル層上に半導体材料の第２のエピタキシャル層を、前記第１の成長温度よりも低い第２の成長温度と前記第１の成長速度よりも低い第２の成長速度とで成長させる第２の成長ステップと、
   を含み、
   前記第２のエピタキシャル層の膜厚は２μｍ以下であり、
   前記半導体基板はシリコン基板であり、
   前記第１のエピタキシャル層及び前記第２のエピタキシャル層はシリコンエピタキシャル層であり、
   前記第１の成長温度は、１０５０℃以上１１５０℃以下であり、
   前記第１の成長速度は、１．５μｍ／ｍｉｎ以上２．５μｍ／ｍｉｎ以下であり、
   前記第２の成長速度は、前記第１の成長速度よりも低く、かつ、１．０μｍ／ｍｉｎ以上であることを特徴とするエピタキシャルウェーハの製造方法。
3. トレンチ構造を有しないエピタキシャルウェーハを製造する方法であって、
   半導体基板を提供する提供ステップと、
   その提供ステップで提供された半導体基板の表面上に半導体材料の第１のエピタキシャル層を第１の成長温度と第１の成長速度とで成長させる第１の成長ステップと、
   前記第１のエピタキシャル層上に半導体材料の第２のエピタキシャル層を、前記第１の成長温度よりも高い第２の成長温度と前記第１の成長速度よりも高い第２の成長速度とで成長させる第２の成長ステップと、
   を含み、
   前記第２のエピタキシャル層の膜厚は２μｍ以下であり、
   前記半導体基板はシリコン基板であり、
   前記第１のエピタキシャル層及び前記第２のエピタキシャル層はシリコンエピタキシャル層であり、
   前記第１の成長温度は、１０５０℃以上１１５０℃以下であり、
   前記第１の成長速度は、１．５μｍ／ｍｉｎ以上２．５μｍ／ｍｉｎ以下であり、
   前記第２の成長速度は、前記第１の成長速度よりも高く、かつ、３．０μｍ／ｍｉｎ以上であることを特徴とするエピタキシャルウェーハの製造方法。
4. 前記第２のエピタキシャル層の膜厚は１μｍ以下であることを特徴とする請求項１〜３のいずれか１項に記載のエピタキシャルウェーハの製造方法。
5. 前記第２のエピタキシャル層は、前記第１のエピタキシャル層のみを成長させた場合を基準としてエピタキシャル層の結晶欠陥の増加率が５０％以下となり、かつヘイズレベルが低減することを特徴とする請求項１〜４のいずれか１項に記載のエピタキシャルウェーハの製造方法。
6. 前記第２の成長ステップでは、前記第１のエピタキシャル層の成長後、エピタキシャル層の成長を停止した期間を経て、前記第２のエピタキシャル層を成長させることを特徴とする請求項１〜５のいずれか１項に記載のエピタキシャルウェーハの製造方法。
7. 前記第２の成長ステップでは、前記第１のエピタキシャル層の成長から前記第２のエピタキシャル層の成長への切り替えの間もエピタキシャル層の成長が継続するように、前記第１のエピタキシャル層の成長条件から前記第２のエピタキシャル層の成長条件へ連続的に成長温度と成長速度の少なくとも一方を変化させることを特徴とする請求項１〜５のいずれか１項に記載のエピタキシャルウェーハの製造方法。
8. 前記第１の成長ステップは、エピタキシャル層の成長を１回行うステップであることを特徴とする請求項１〜７のいずれか１項に記載のエピタキシャルウェーハの製造方法。
9. 前記第１の成長ステップは、各回互いに異なる成長条件で複数回のエピタキシャル層の成長を行うステップであることを特徴とする請求項１〜７のいずれか１項に記載のエピタキシャルウェーハの製造方法。

Images