JP6156188B2 - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP6156188B2
JP6156188B2 JP2014035969A JP2014035969A JP6156188B2 JP 6156188 B2 JP6156188 B2 JP 6156188B2 JP 2014035969 A JP2014035969 A JP 2014035969A JP 2014035969 A JP2014035969 A JP 2014035969A JP 6156188 B2 JP6156188 B2 JP 6156188B2
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial film
heat treatment
epitaxial
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014035969A
Other languages
English (en)
Other versions
JP2015162522A (ja
Inventor
和尚 鳥越
和尚 鳥越
小野　敏昭
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014035969A priority Critical patent/JP6156188B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to PCT/JP2014/083682 priority patent/WO2015129133A1/ja
Priority to DE112014006413.0T priority patent/DE112014006413B4/de
Priority to KR1020167025312A priority patent/KR101925515B1/ko
Priority to CN201480076370.1A priority patent/CN106062926B/zh
Priority to US15/120,630 priority patent/US9818609B2/en
Priority to TW103145416A priority patent/TWI550143B/zh
Publication of JP2015162522A publication Critical patent/JP2015162522A/ja
Application granted granted Critical
Publication of JP6156188B2 publication Critical patent/JP6156188B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、エピタキシャルシリコンウェーハの製造方法に関する。
従来、シリコン単結晶を切り出して得られるシリコンウェーハの表面に、エピタキシャル膜を気相成長させたエピタキシャルウェーハが知られている。エピタキシャル膜は気相成長によるＣＶＤで成膜され、理論的にはエピタキシャル膜内に酸素はなく、現実的にも酸素濃度ゼロか、ほとんど存在していない状態である。
このようにエピタキシャル膜中の酸素濃度が低い場合、例えば、デバイスプロセスなどの熱処理においてエピタキシャル膜中に転位が発生し、この転位が伸展してしまうことがある。そこで、このような転位の伸展を防止するための検討がなされている（例えば、特許文献１参照）。
特許文献１には、エピタキシャル膜表面の酸素濃度が転位発生に関係することを見出し、このエピタキシャル膜表面の酸素濃度を、１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）に設定することで、転位の伸展を防止できることが記載されている。そして、このような特性を有するエピタキシャルウェーハの製造方法として、エピタキシャル膜の形成工程後に、９００℃以上シリコンの融点以下の熱処理温度で処理する酸素濃度設定熱処理工程を行うことが記載されている。エピタキシャル膜形成後に上記のような高温での熱処理を実施することにより、シリコンウェーハに固溶している酸素がエピタキシャル膜に熱拡散し、エピタキシャル膜の酸素濃度が上昇する。
特開２０１０−１４１２７２号公報
ところで、半導体デバイスの集積回路が動作する場合に、発生する浮遊電荷が意図しない寄生トランジスタを動作させることによって発生する、いわゆるラッチアップと呼ばれている現象が発生する。ラッチアップ現象が発生すると、半導体デバイスが正常に動作しなくなり、これを正常状態に回復させるためには、電源を落とさなければならないようなトラブルを生じる。
ラッチアップ対策として、ｐ／ｐ＋エピタキシャルウェーハが適用されている。ｐ／ｐ＋エピタキシャルウェーハは、ボロンを高濃度に含有した低抵抗のシリコンウェーハ（ｐ＋シリコンウェーハ）の表面にエピタキシャル膜を成長させたウェーハである。ｐ／ｐ＋エピタキシャルウェーハは、上記ラッチアップ現象の防止対策の他に、トレンチ構造のキャパシタを用いる場合にトレンチ周辺の電圧印加にともなう空乏層の拡がりを防止するなど、デバイスの機能向上を図ることができることから、広く適用されるようになっている。
しかしながら、ｐ／ｐ＋エピタキシャルウェーハに対して上記特許文献１に記載の高温の熱処理を実施した場合は、シリコンウェーハに固溶している酸素だけでなく、シリコンウェーハ中のボロンもエピタキシャル膜に熱拡散してしまい、エピタキシャル膜の抵抗率が変化して所望の抵抗率の範囲を満たさなくなるおそれがある。
本発明の目的は、低抵抗シリコンウェーハを使用した場合でも、エピタキシャル膜の抵抗率を変化させることなく、転位の伸展を抑制可能なエピタキシャルシリコンウェーハの製造方法を提供することにある。
本発明者は、鋭意研究を重ね、低抵抗シリコンウェーハを使用したエピタキシャルシリコンウェーハにおいて、エピタキシャル膜形成工程の後に実施する熱処理工程の熱処理条件を制御することで、ボロンによる酸素の増速拡散効果によって、エピタキシャル膜の平均酸素濃度を高めることができ、かつ、エピタキシャル膜へのボロンの拡散を抑制し、エピタキシャル膜の抵抗率を変化させることがないことを見出した。
本発明は、上述のような知見に基づいて完成されたものである。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、シリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、ボロンが添加され、その抵抗率が１００ｍΩ・ｃｍ以下である前記シリコンウェーハ上に、前記エピタキシャル膜を成長させるエピタキシャル膜形成工程と、前記エピタキシャルシリコンウェーハを９００℃未満の温度で熱処理する熱処理工程と、を備え、前記熱処理工程を実施する前の、前記シリコンウェーハの酸素濃度が、８×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以上１８×１０ １７ ａｔｏｍｓ／ｃｍ ３ （ＡＳＴＭ Ｆ−１２１，１９７９）以下であり、前記エピタキシャル膜の膜厚が、０．５μｍ以上８．０μｍ以下であり、前記熱処理工程を実施した後の、前記エピタキシャル膜の平均酸素濃度が、１．７×１０ １７ ａｔｏｍｓ／ｃｍ ３ （ＡＳＴＭ Ｆ−１２１，１９７９）以上であり、前記熱処理工程は、前記エピタキシャル膜形成工程を実施する前の、前記シリコンウェーハの酸素濃度をＸ（×１０ １７ ａｔｏｍｓ／ｃｍ ３ ）、前記エピタキシャル膜形成工程を実施する前の、前記シリコンウェーハの抵抗率をＹ（Ω・ｃｍ）、前記エピタキシャル膜の膜厚をＺ（μｍ）、
前記熱処理の温度をＴ（℃）、前記熱処理の時間をｔ（ｍｉｎ）、として、以下の式（１）を満たすように行われることを特徴とする。
ｔ≧３．７１×１０ ５６ ×Ｘ −７．０３ ×Ｙ ０．２７ ×Ｚ ３．３４ ×Ｔ −１６．７ … （１）
本発明のエピタキシャルシリコンウェーハの製造方法によれば、抵抗率が１００ｍΩ・ｃｍ以下の低抵抗シリコンウェーハを使用し、かつ、熱処理工程を９００℃未満の温度で行うため、ボロンによるエピタキシャル膜への酸素の増速拡散作用を生じさせることができる。これにより、エピタキシャル膜の平均酸素濃度が十分に高められ、転位の伸展を抑制可能なエピタキシャルシリコンウェーハを製造することができる。また、熱処理工程を９００℃未満の温度で行うため、シリコンウェーハ中のボロンがエピタキシャル膜に熱拡散することも抑制できる。
ここで、シリコンウェーハからエピタキシャル膜に酸素が拡散しても、拡散前後において、基板酸素濃度（シリコンウェーハの酸素濃度）は、ほとんど変わらないことが確認されている。
基板酸素濃度が上記範囲に設定されたシリコンウェーハを用いることにより、エピタキシャル膜形成工程後に実施する熱処理工程の熱処理温度を制御するだけの簡単な方法で、転位の伸展が発生しない量の酸素をエピタキシャル膜に拡散させることができる。
また、エピタキシャル膜の膜厚が上記範囲内であれば、エピタキシャル膜の平均酸素濃度を十分に高めることで、転位の伸展を防止できる。
さらに、エピタキシャル膜の平均酸素濃度が上記範囲内であれば、転位の伸展を防止できる。
また、上記式（１）に、シリコンウェーハの酸素濃度と、シリコンウェーハの抵抗率と、エピタキシャル膜の膜厚と、熱処理の温度とを代入し、熱処理の時間を計算で求めるだけの簡単な方法で、転位の伸展を抑制可能なエピタキシャルシリコンウェーハを製造することができる。
本明細書において、「局所的な酸素濃度上昇プロファイル」とは、酸素濃度の深さ微分（ａｔｏｍｓ／ｃｍ４）の深さプロファイルにおいて、シリコンウェーハとエピタキシャル膜との界面（以下、単に「界面」という場合がある）近傍に２×１０２１（ａｔｏｍｓ／ｃｍ４）以上のピークを持つことをいう。ここで、酸素濃度の深さ微分（ａｔｏｍｓ／ｃｍ４）の深さプロファイルは、エピタキシャルシリコンウェーハの深さ方向の酸素濃度プロファイルを測定（ＳＩＭＳ測定）することで得られる。また、界面近傍とは、深さ方向で、界面からエピタキシャル膜側に１μｍの位置から、界面から基板側に０．５μｍの位置までの範囲をいう。
本発明の一実施形態に係るエピタキシャルシリコンウェーハの製造方法を表すフローチャート。 前記一実施形態に係るエピタキシャルシリコンウェーハを示す断面図。 実験１の８５０℃で熱処理を実施した例における、酸素濃度の深さプロファイルを示すグラフ。 実験２の９００℃で熱処理を実施した例における、酸素濃度の深さプロファイルを示すグラフ。 実験１の８５０℃で熱処理を実施した例における、酸素濃度の深さ微分の深さプロファイルを示すグラフ。 実験２の９００℃で熱処理を実施した例における、酸素濃度の深さ微分の深さプロファイルを示すグラフ。 実験３のボロン濃度の深さプロファイルを示すグラフ。 実験４の応力負荷試験結果を示すグラフ。 実験５において、抵抗率が５ｍΩ・ｃｍのシリコンウェーハを用いた例の、応力負荷試験結果を示すグラフ。 実験５において、抵抗率が１０ｍΩ・ｃｍのシリコンウェーハを用いた例の、応力負荷試験結果を示すグラフ。 実験５において、抵抗率が１００ｍΩ・ｃｍのシリコンウェーハを用いた例の、応力負荷試験結果を示すグラフ。 実験６において、抵抗率が５ｍΩ・ｃｍのシリコンウェーハを用いた例の、応力負荷試験結果を示すグラフ。 実験６において、抵抗率が１０ｍΩ・ｃｍのシリコンウェーハを用いた例の、応力負荷試験結果を示すグラフ。 実験６において、抵抗率が１００ｍΩ・ｃｍのシリコンウェーハを用いた例の、応力負荷試験結果を示すグラフ。 実験７において、抵抗率が５ｍΩ・ｃｍのシリコンウェーハを用いた例の、応力負荷試験結果を示すグラフ。 実験７において、抵抗率が１０ｍΩ・ｃｍのシリコンウェーハを用いた例の、応力負荷試験結果を示すグラフ。 実験７において、抵抗率が１００ｍΩ・ｃｍのシリコンウェーハを用いた例の、応力負荷試験結果を示すグラフ。 実験８の応力負荷試験結果を示すグラフ。 実験９の応力負荷試験結果を示すグラフ。
以下、本発明の実施形態を図面を参照して説明する。
図１は、エピタキシャルシリコンウェーハの製造方法を表すフローチャートである。図２は、エピタキシャルシリコンウェーハを示す断面図である。
図１に示すように、図２に示すエピタキシャルシリコンウェーハ１の製造方法では、先ず、シリコンウェーハ準備工程を行う（ステップＳ１）。
このシリコンウェーハ準備工程では、ＣＺ法や、ＭＣＺ（磁場印加チョクラルスキー）法などによって、引き上げられた単結晶インゴットを、スライス、面取り、研削、ラッピング、エッチング、研磨、洗浄などを含む必要な各工程によって、表面２１が鏡面研磨されたシリコンウェーハ２を準備する全ての工程を含む。この際、シリコンウェーハ２の酸素濃度は、８×１０１７ａｔｏｍｓ／ｃｍ３以上１８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以下であることが好ましい。シリコンウェーハの酸素濃度が上記範囲であれば、後述する熱処理工程でエピタキシャル膜の酸素濃度を所望の範囲にまで高めることができる。
また、シリコンウェーハ２は、ボロンが添加され、１００ｍΩ・ｃｍ以下、好ましくは、５ｍΩ・ｃｍ以上１００ｍΩ・ｃｍ以下となるように、その抵抗率が調整される。
次に、シリコンウェーハ２にエピタキシャル膜３を形成するエピタキシャル膜形成工程を行う（ステップＳ２）。
図示しないエピタキシャル装置の反応容器内にシリコンウェーハ２を載置し、反応容器内の温度を室温から目的温度まで昇温させる。目的温度は、１０５０℃〜１２８０℃に設定することが好ましい。反応容器内の温度が上記目的温度に到達すると、シリコンウェーハ２の表面２１にエピタキシャル膜３を成長させる。例えば、トリクロロシランなどの成長ガスを反応容器内に導入し、この成長ガス雰囲気でエピタキシャル膜３の成膜を行う。なお、この成膜において、ボロン、リンなどの必要なドーパントを添加してもよい。
エピタキシャル膜形成工程は、エピタキシャル膜３の膜厚Ｔが０．５μｍ以上８．０μｍ以下となるまで行われることが好ましい。そして、エピタキシャル膜３が上記膜厚Ｔとなるまで成膜されると、エピタキシャルシリコンウェーハ１の温度を、エピタキシャル膜３を成長させたときの温度から室温まで降温する。
次に、エピタキシャルシリコンウェーハ１を熱処理する熱処理工程を行う（ステップＳ３）。この熱処理工程では、９００℃未満の温度となるように、熱処理条件を制御する。
また、上記温度範囲内において熱処理時間を制御することが好ましい。
具体的には、エピタキシャル膜形成工程を実施する前の、シリコンウェーハ２の酸素濃度をＸ（×１０１７ａｔｏｍｓ／ｃｍ３）、エピタキシャル膜形成工程を実施する前の、シリコンウェーハ２の抵抗率をＹ（Ω・ｃｍ）、エピタキシャル膜３の膜厚をＺ（μｍ）、熱処理の温度をＴ（℃）、熱処理の時間をｔ（ｍｉｎ）、として、以下の式（１）を満たすように、熱処理の時間を制御する。
ｔ≧３．７１×１０５６×Ｘ−７．０３×Ｙ０．２７×Ｚ３．３４×Ｔ−１６．７ … （１）
熱処理の時間を上記式（１）で得られるｔの値以上とすることにより、エピタキシャル膜３の平均酸素濃度が、１．７×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以上に調整された、転位の伸展が無いエピタキシャルシリコンウェーハ１を製造することができる。
［実施形態の作用効果］
上述したように、上記実施形態では、以下のような作用効果を奏することができる。
（１）抵抗率が１００ｍΩ・ｃｍ以下の低抵抗シリコンウェーハを使用し、かつ、熱処理工程を９００℃未満の温度で行うため、ボロンによるエピタキシャル膜への酸素の増速拡散作用を生じさせることができる。これにより、エピタキシャル膜の平均酸素濃度が十分に高められ、転位の伸展を抑制可能なエピタキシャルシリコンウェーハを製造することができる。
（２）熱処理工程を９００℃未満の温度で行うため、シリコンウェーハ中のボロンがエピタキシャル膜に熱拡散することも抑制できる。
（３）上記式（１）に、シリコンウェーハ２の酸素濃度と、シリコンウェーハ２の抵抗率と、エピタキシャル膜３の膜厚と、熱処理の温度とを代入し、熱処理の時間を計算で求めるだけの簡単な方法で、転位の伸展を抑制可能なエピタキシャルシリコンウェーハ１を製造することができる。
［他の実施形態］
なお、本発明は上記実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
すなわち、熱処理工程において、上記式（１）に基づき求めた熱処理時間を用いずに、複数の条件で行った実験に基づいて、エピタキシャル膜３の平均酸素濃度が１．７×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）以上に調整されたエピタキシャルシリコンウェーハ１を製造できるように、９００℃未満の温度範囲内において熱処理条件を設定してもよい。
さらに、シリコンウェーハ２の酸素濃度は、８×１０１７ａｔｏｍｓ／ｃｍ３未満であってもよいし、１８×１０１７ａｔｏｍｓ／ｃｍ３（ＡＳＴＭ Ｆ−１２１，１９７９）を超えていてもよい。
次に、本発明を実施例により更に詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
〔実験１〕
ボロンがドープされたシリコン融液からＣＺ法（チョクラルスキー法）を用いて単結晶インゴットを製造し、この単結晶インゴットからシリコンウェーハを切り出した。シリコンウェーハの酸素濃度（以下、「基板酸素濃度」という場合がある）は、１１×１０１７ａｔｏｍｓ／ｃｍ３である。シリコンウェーハの抵抗率（以下、「基板抵抗率」という場合がある）は、５ｍΩ・ｃｍである。また、基板抵抗率が１０Ω・ｃｍのシリコンウェーハも用意した。
次に、シリコンウェーハの（１００）面を鏡面研磨面とし、この鏡面研磨面に膜厚（以下、「エピタキシャル膜厚」という場合がある）が３μｍのエピタキシャル膜を成長させた。エピタキシャル膜の成長は、トリクロロシランなどのガス雰囲気中で１１５０℃程度の温度で行った。
そして、エピタキシャル膜の成長を終えたウェーハに対して、非酸化性雰囲気において、８５０℃で６０分間保持する熱処理工程を実施し、エピタキシャルシリコンウェーハを得た。
なお、熱処理を実施しないエピタキシャルシリコンウェーハについても用意した。
作製したエピタキシャルシリコンウェーハに対し、応力負荷試験を行った。
まず、エピタキシャルシリコンウェーハから、長さ３ｃｍ、幅１．５ｃｍの測定用サンプルを切り出した。次に、測定用サンプルの表面（エピタキシャル膜の表面）に、マイクロビッカーズ硬度計で５ｇの荷重を加えて１０秒間保持し、３μｍ深さの圧痕を導入した。そして、測定用サンプルを、支点間距離２ｃｍ、試験温度８００℃にて３点曲げ試験を実施した。この際、５Ｎの荷重を加え、測定用サンプルの表面側に引張応力を作用させた。
その後、室温まで冷却した測定用サンプルに対し、２μｍのライトエッチングを実施し、エピタキシャル膜に導入した圧痕から発生したエピタキシャル膜表面で観察される転位ピットの有無を光学顕微鏡を用いて測定した。測定結果を以下の表１に示す。
また、作製したエピタキシャルシリコンウェーハのうち、熱処理工程を実施したウェーハについて、酸素濃度の深さプロファイルを測定した。酸素濃度の測定は、ＳＩＭＳ（二次イオン質量分析計）で行った。その深さプロファイルを図３に示す。
表１に示すように、エピタキシャル膜形成後に熱処理を実施した例では、基板抵抗率が５ｍΩ・ｃｍでは、圧痕からの転位の伸展が無く、エピタキシャル膜の強度が高くなることが判った。一方で、基板抵抗率が１０Ω・ｃｍでは、圧痕からの転位の伸展が確認され、同様の熱処理温度での熱処理工程を実施しても、エピタキシャル膜の強度が低いことが判った。
なお、熱処理工程を実施しない例については、いずれの抵抗率であっても転位の伸展が確認され、エピタキシャル膜の強度が低いことが判った。
図３に示すように、両者を比較すると、基板抵抗率が５ｍΩ・ｃｍの例では、基板の酸素濃度が減少するプロファイルが観察されるものの、エピタキシャル膜の酸素濃度が局所的に上昇するプロファイルとなることが判った。
〔実験２〕
熱処理温度を９００℃に変更した以外は、上記実験１と同様の条件でエピタキシャルシリコンウェーハの作製を行い、作製したエピタキシャルシリコンウェーハのうち、熱処理工程を実施したウェーハについて、酸素濃度の深さプロファイルを測定した。その深さプロファイルを図４に示す。
図４に示すように、熱処理温度が９００℃では、低抵抗基板における、エピタキシャル膜の酸素濃度プロファイルにおいて、局所的な酸素濃度の上昇プロファイルは確認できなかった。
次に、上記実験１，実験２で作製したエピタキシャルシリコンウェーハのうち、熱処理工程を実施したウェーハについて、酸素濃度の深さ微分（ａｔｏｍｓ／ｃｍ4）の深さプロファイルを測定した。その深さプロファイルを図５，図６に示す。
図５に示すように、８５０℃で熱処理を実施した実験１では、基板抵抗率が５ｍΩ・ｃｍのシリコンウェーハを用いた例において、界面近傍に、局所的な酸素濃度の深さ微分の深さプロファイルのピークが観察された。この局所的な酸素濃度の深さ微分の深さプロファイルのピークは、界面近傍で局所的に酸素濃度が上昇していることを表しており、上記表１において、圧痕からの転位の伸展が無く、エピタキシャル膜の強度が高い結果が得られたことを裏付けているものと推察される。
一方、図５に示す、基板抵抗率が１０Ω・ｃｍのシリコンウェーハを用いた例、図６に示す、９００℃で熱処理を実施した実験２では、いずれの例についても、ブロードなピークが観察された。
〔実験３〕
熱処理温度を１０００℃に変更した以外は、実験１と同様の条件でエピタキシャルシリコンウェーハを作製した。また、実験１と同様に熱処理温度を８５０℃でもエピタキシャルシリコンウェーハを作製した。作製したエピタキシャルシリコンウェーハについて、ボロン濃度の深さプロファイルを測定した。ボロン濃度の深さプロファイルは、ＳＩＭＳ（二次イオン質量分析計）で行った。その深さプロファイルを図７に示す。
図７に示すように、８５０℃で熱処理を実施した例では、エピタキシャル膜側にはボロンの拡散は小さいのに対し、１０００℃で熱処理を実施した例では、エピタキシャル膜側にボロンが大きく拡散していることが確認できる。
〔実験４〕
エピタキシャル膜厚、基板酸素濃度及び基板抵抗率を以下の表３の条件とし、熱処理温度を８９０℃で、熱処理時間を変動させたこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハの作製及び応力負荷試験を行い、エピタキシャル膜表面で観察される転位ピットを測定した。測定結果を以下の表３に示す。また、応力負荷試験結果を図８に示す。なお、図８中の曲線は、上記式（１）から導かれた転位伸展の有無の境界を表す近似曲線である。
表３に示すように、熱処理温度が８９０℃であれば、圧痕からの転位の伸展が無く、エピタキシャル膜の強度が高くなることが判った。
また、図８から明らかなように、転位伸展の有無は、近似曲線を境界としており、この近似曲線よりも熱処理時間が小さいと転位の伸展が生じる傾向が見出せる。
〔実験５〕
エピタキシャル膜厚、基板酸素濃度及び基板抵抗率を以下の表４の条件とし、熱処理温度８５０℃で、熱処理時間を変動させたこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハの作製及び応力負荷試験を行い、エピタキシャル膜表面で観察される転位ピットを測定した。
また、基板抵抗率が５ｍΩ・ｃｍのシリコンウェーハを使用した例では、エピタキシャル膜の平均酸素濃度を測定した。測定結果を以下の表４に示す。また、応力負荷試験結果を図９〜図１１に示す。なお、図９〜図１１中の曲線は、上記式（１）から導かれた近似曲線である。
〔実験６〕
エピタキシャル膜厚、基板酸素濃度及び基板抵抗率を以下の表５の条件とし、熱処理温度８００℃で、熱処理時間を変動させたこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハの作製及び応力負荷試験を行い、エピタキシャル膜表面で観察される転位ピットを測定した。測定結果を以下の表５に示す。また、応力負荷試験結果を図１２〜図１４に示す。なお、図１２〜図１４中の曲線は、上記式（１）から導かれた近似曲線である。
〔実験７〕
エピタキシャル膜厚、基板酸素濃度及び基板抵抗率を以下の表６の条件とし、熱処理温度７５０℃で熱処理時間を変動させたこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハの作製及び応力負荷試験を行い、エピタキシャル膜表面で観察される転位ピットを測定した。測定結果を以下の表６に示す。また、応力負荷試験結果を図１５〜図１７に示す。なお、図１５〜図１７中の曲線は、上記式（１）から導かれた近似曲線である。
〔実験８〕
エピタキシャル膜厚を２μｍとし、基板酸素濃度、基板抵抗率、熱処理温度及び熱処理時間を以下の表７の条件としたこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハを作製した。また、マイクロビッカーズ硬度計の荷重を３ｇとして圧痕深さを２μｍとした以外は、実施例１と同様の条件で応力負荷試験を行い、エピタキシャル膜表面で観察される転位ピットを測定した。測定結果を以下の表７に示す。また、応力負荷試験結果を図１８に示す。なお、図１８中の曲線は、上記式（１）から導かれた近似曲線である。
〔実験９〕
エピタキシャル膜厚を４μｍとし、基板酸素濃度、基板抵抗率、熱処理温度及び熱処理時間を以下の表８の条件としたこと以外は、実験１と同様の条件でエピタキシャルシリコンウェーハを作製した。また、マイクロビッカーズ硬度計の荷重を７ｇとして圧痕深さを４μｍとした以外は、実施例１と同様の条件で応力負荷試験を行い、エピタキシャル膜表面で観察される転位ピットを測定した。測定結果を以下の表８に示す。また、応力負荷試験結果を図１９に示す。なお、図１９中の曲線は、上記式（１）から導かれた近似曲線である。
表４〜表８並びに図９〜図１９から明らかなように、転位伸展の有無は、近似曲線を境界としており、この近似曲線よりも熱処理時間が小さいと転位の伸展が生じる傾向が見出せる。
また、表４に示す、転位伸展の有無と、エピタキシャル膜の平均酸素濃度との関係から、エピタキシャル膜の平均酸素濃度が１．７×１０１７ａｔｏｍｓ／ｃｍ３以上であれば、転位伸展を抑制できることが導き出せる。
〔実験１０〕
実験５〜実験９で作製したシリコンエピタキシャルウェーハにおいて、半導体デバイスの製造プロセスを模擬した熱処理（１０００℃で１時間保持、８００℃で２時間保持、６５０℃で３時間保持、９００℃で１時間保持）を行った。熱処理の雰囲気は、Ｎ２とＯ２の混合雰囲気（Ｏ２を３質量％の割合で混合）とした。
上記実験５〜実験９において、応力負荷試験の結果が、転位の伸展無しとなった例については、この実験１０におけるデバイス熱処理後の強度試験についても、同様に、転位の伸展無しの結果が得られた。
１…エピタキシャルシリコンウェーハ
２…シリコンウェーハ
３…エピタキシャル膜
２１…シリコンウェーハの表面

Claims (1)

  1. シリコンウェーハの表面にエピタキシャル膜が設けられたエピタキシャルシリコンウェーハの製造方法であって、
    ボロンが添加され、その抵抗率が１００ｍΩ・ｃｍ以下である前記シリコンウェーハ上に、前記エピタキシャル膜を成長させるエピタキシャル膜形成工程と、
    前記エピタキシャルシリコンウェーハを９００℃未満の温度で熱処理する熱処理工程と、
    を備え、
    前記熱処理工程を実施する前の、前記シリコンウェーハの酸素濃度が、８×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以上１８×１０ １７ ａｔｏｍｓ／ｃｍ ３ （ＡＳＴＭ Ｆ−１２１，１９７９）以下であり、
    前記エピタキシャル膜の膜厚が、０．５μｍ以上８．０μｍ以下であり、
    前記熱処理工程を実施した後の、前記エピタキシャル膜の平均酸素濃度が、１．７×１０ １７ ａｔｏｍｓ／ｃｍ ３ （ＡＳＴＭ Ｆ−１２１，１９７９）以上であり、
    前記熱処理工程は、
    前記エピタキシャル膜形成工程を実施する前の、前記シリコンウェーハの酸素濃度をＸ（×１０ １７ ａｔｏｍｓ／ｃｍ ３ ）、
    前記エピタキシャル膜形成工程を実施する前の、前記シリコンウェーハの抵抗率をＹ（Ω・ｃｍ）、
    前記エピタキシャル膜の膜厚をＺ（μｍ）、
    前記熱処理の温度をＴ（℃）、
    前記熱処理の時間をｔ（ｍｉｎ）、
    として、以下の式（１）を満たすように行われることを特徴とするエピタキシャルシリコンウェーハの製造方法。
    ｔ≧３．７１×１０ ５６ ×Ｘ −７．０３ ×Ｙ ０．２７ ×Ｚ ３．３４ ×Ｔ −１６．７ … （１）
JP2014035969A 2014-02-26 2014-02-26 エピタキシャルシリコンウェーハの製造方法 Active JP6156188B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014035969A JP6156188B2 (ja) 2014-02-26 2014-02-26 エピタキシャルシリコンウェーハの製造方法
DE112014006413.0T DE112014006413B4 (de) 2014-02-26 2014-12-19 Herstellungsverfahren für epitaktischen Siliciumwafer
KR1020167025312A KR101925515B1 (ko) 2014-02-26 2014-12-19 에피택셜 실리콘 웨이퍼의 제조방법 및 에피택셜 실리콘 웨이퍼
CN201480076370.1A CN106062926B (zh) 2014-02-26 2014-12-19 外延硅晶片的制备方法及外延硅晶片
PCT/JP2014/083682 WO2015129133A1 (ja) 2014-02-26 2014-12-19 エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ
US15/120,630 US9818609B2 (en) 2014-02-26 2014-12-19 Epitaxial-silicon-wafer manufacturing method and epitaxial silicon wafer
TW103145416A TWI550143B (zh) 2014-02-26 2014-12-25 Production method of epitaxial silicon wafer and epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014035969A JP6156188B2 (ja) 2014-02-26 2014-02-26 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2015162522A JP2015162522A (ja) 2015-09-07
JP6156188B2 true JP6156188B2 (ja) 2017-07-05

Family

ID=54008473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014035969A Active JP6156188B2 (ja) 2014-02-26 2014-02-26 エピタキシャルシリコンウェーハの製造方法

Country Status (7)

Country Link
US (1) US9818609B2 (ja)
JP (1) JP6156188B2 (ja)
KR (1) KR101925515B1 (ja)
CN (1) CN106062926B (ja)
DE (1) DE112014006413B4 (ja)
TW (1) TWI550143B (ja)
WO (1) WO2015129133A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法
JP6347330B2 (ja) * 2015-05-08 2018-06-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
US10026843B2 (en) 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6504133B2 (ja) * 2016-08-25 2019-04-24 信越半導体株式会社 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法
JP6834816B2 (ja) * 2017-07-10 2021-02-24 株式会社Sumco シリコンウェーハの加工方法
CN111128696A (zh) * 2018-10-31 2020-05-08 胜高股份有限公司 外延硅晶片的制造方法及外延硅晶片
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4189041B2 (ja) * 1996-02-15 2008-12-03 東芝マイクロエレクトロニクス株式会社 半導体基板の製造方法およびその検査方法
TW331017B (en) 1996-02-15 1998-05-01 Toshiba Co Ltd Manufacturing and checking method of semiconductor substrate
US20020157597A1 (en) 2000-01-26 2002-10-31 Hiroshi Takeno Method for producing silicon epitaxial wafer
JP2006040972A (ja) * 2004-07-22 2006-02-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびその製造方法
JP2010141272A (ja) * 2008-12-15 2010-06-24 Sumco Corp エピタキシャルウェーハとその製造方法
TWI436429B (zh) 2009-04-10 2014-05-01 Sumco Corp 製造磊晶矽晶圓的方法以及磊晶矽晶圓
JP5846025B2 (ja) * 2012-04-12 2016-01-20 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
KR101925515B1 (ko) 2018-12-06
US9818609B2 (en) 2017-11-14
CN106062926B (zh) 2019-03-22
TW201538808A (zh) 2015-10-16
KR20160122802A (ko) 2016-10-24
CN106062926A (zh) 2016-10-26
JP2015162522A (ja) 2015-09-07
TWI550143B (zh) 2016-09-21
DE112014006413B4 (de) 2020-06-04
US20170011918A1 (en) 2017-01-12
DE112014006413T5 (de) 2016-12-08
WO2015129133A1 (ja) 2015-09-03

Similar Documents

Publication Publication Date Title
JP6156188B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5845143B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
KR101082709B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조 방법
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
JP2010141272A (ja) エピタキシャルウェーハとその製造方法
JP6973475B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP5704155B2 (ja) エピタキシャルウェーハの製造方法
KR20180016580A (ko) 에피택셜 실리콘 웨이퍼
JP6299835B1 (ja) エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
JP2010205866A (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP2010098284A (ja) エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
JP5516713B2 (ja) エピタキシャルウェーハの製造方法
JP5560546B2 (ja) シリコンウェーハ及びその製造方法
JP7342392B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP6131842B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP6260485B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
JP2011134830A (ja) エピタキシャルウェーハ
JP2011228459A (ja) シリコンウェーハ及びその製造方法
JP2009274901A (ja) シリコン単結晶の育成方法
JP2017208470A (ja) エピタキシャルウェーハの製造方法
JP5805843B2 (ja) シリコン単結晶基板およびその製造方法
JP2002009006A (ja) 拡散シリコンウェハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6156188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250