JP6092645B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6092645B2
JP6092645B2 JP2013022649A JP2013022649A JP6092645B2 JP 6092645 B2 JP6092645 B2 JP 6092645B2 JP 2013022649 A JP2013022649 A JP 2013022649A JP 2013022649 A JP2013022649 A JP 2013022649A JP 6092645 B2 JP6092645 B2 JP 6092645B2
Authority
JP
Japan
Prior art keywords
lead
island
semiconductor device
mold resin
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013022649A
Other languages
English (en)
Other versions
JP2014154689A (ja
Inventor
吉野　朋之
朋之 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2013022649A priority Critical patent/JP6092645B2/ja
Priority to TW103102116A priority patent/TWI588948B/zh
Priority to CN201410037891.8A priority patent/CN103985675B/zh
Priority to US14/172,247 priority patent/US9397026B2/en
Priority to KR1020140013452A priority patent/KR102145167B1/ko
Publication of JP2014154689A publication Critical patent/JP2014154689A/ja
Application granted granted Critical
Publication of JP6092645B2 publication Critical patent/JP6092645B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、樹脂封止された半導体装置に関する。より詳細には、モールド樹脂から回路基板へ接続するためのリード及び半導体チップを搭載するアイランドを露出させた構造の半導体装置に関する。
携帯機器をはじめとして、各種の電子機器は薄型化・小型化・軽量化が進んでいる。それらの電子機器に実装される半導体パッケージにおいても薄型・小型が要求されている。半導体パッケージを薄く、小さくするには、従来のガルウィングタイプの半導体パッケージでは対応出来ないため、リードがフラットで半導体パッケージの底面とリード底面が同一面にある、いわゆるフラットパッケージが有効である。
フラットパッケージの基本的な構造は、パッケージの裏面（回路基板に実装する面）から回路基板と接続するためのリードを露出させている。また、アイランドはパッケージの裏面から露出させているものと、露出していないものがある。リード底面とパッケージ底面がフラットであるため回路基板へ半田付け実装する際には、半田がリード底面とパッケージ底面のモールド樹脂に接触する。
図１８は従来の半導体パッケージを示している。リード１の底面とモールド樹脂６底面及びアイランド３底面が同一面上に存在している。
フラットパッケージの基本的な構造が特許文献１、２に記されている。
特開２０００−２９９４００号公報 特開２００９−０６００９３号公報
しかしながら、従来の構造では回路基板に実装する際に回路基板上に印刷された半田とモールド樹脂底面が接触してしまい、半田が溶融する際に半導体パッケージの位置のズレを自動的に補正してくれるというセルフアライメント性を低減させてしまうという問題がある。回路基板と半導体パッケージの接合アライメントがずれると、半導体パッケージのリードと回路基板上の半田との実効接合面積が減り、実装強度が低下する。
本発明は、このような従来の構造が有していた問題を解決しようとするものであり、回路基板へのセルフアライメント性を向上させ、更には半田接合力を向上させることを目的とする。
前記課題である、セルフアライメント性を向上させるために、半導体パッケージ裏面に露出したリードを半導体パッケージのモールド樹脂底面よりも一段下げて、半田とモールド樹脂が接触するのを避けるようにする。
また、リードとモールド樹脂底面に段差を付けられない場合は、半導体パッケージ底面から露出したリード周囲のモールド樹脂に凹部を形成する。
更にアイランドを半導体パッケージ裏面から露出させたタイプのパッケージでは、アイランド露出部周囲のモールド樹脂にも凹部を形成することでセルフアライメント性を更に向上させる。
半導体パッケージ裏面放熱板に凹部を形成し、半田との接合面積を広げることで、半導体パッケージと回路基板の半田実装強度を向上させる。
本発明を実施することで、半導体パッケージを回路基板に実装する際にセルフアライメントが効きやすくなり、半導体パッケージの搭載位置ズレによる実装不良を低減出来る。特に、半導体パッケージのアイランドを露出したタイプのものでは、放熱板周辺のモールド樹脂に凹部を形成することで、セルフアライメント性は更に向上する。また、放熱板にも凹部を形成することで半田との接合面積を増やせ、実装強度を向上させることが出来る。
本発明の第一の実施例に係る半導体装置の断面図 本発明の第一の実施例に係る半導体装置の裏面図 本発明の第二の実施例に係る半導体装置の断面図 本発明の第二の実施例に係る半導体装置の裏面図 本発明の第三の実施例に係る半導体装置の断面図 本発明の第三の実施例に係る半導体装置の裏面図 本発明の第四の実施例に係る半導体装置の裏面図 本発明の第五の実施例に係る半導体装置の断面図 本発明の第五の実施例に係る半導体装置の裏面図 本発明の第六の実施例に係る半導体装置の断面図 本発明の第七の実施例に係る半導体装置の断面図 本発明の第七の実施例に係る半導体装置の裏面図 本発明の第八の実施例に係る半導体装置の断面図 本発明の第九の実施例に係る半導体装置の断面図 本発明の第十の実施例に係る半導体装置の裏面図 本発明の第十一の実施例に係る半導体装置の裏面図 本発明の第十二の実施例に係る半導体装置の裏面図 従来の半導体装置の断面図
以下では図面を参照して本発明の実施例を詳細に説明する。
図１は本発明の第一の実施例に係る半導体装置断面図である。アイランド３上には接着剤などを用いて半導体チップ４が搭載され、半導体チップ４表面の電極と複数のリード１はワイヤー５で接続され、半導体チップ４とワイヤー５とアイランド３とリード１は絶縁性樹脂であるモールド樹脂６で封止されている。リード１とアイランド３は離間してモールド樹脂６によって絶縁されている。ここで、アイランド３の底面、リード１の底面とモールド樹脂６の側面より外側に位置するリード１の側面である外側面１１とモールド樹脂６の底面の下に位置するリード１の側面である内側面１２の下側一部はモールド樹脂６から露出している。リード１の底面とアイランド３の底面は同一面ではなく、リード１の底面がアイランド３の底面２よりも回路基板との実装面側へ一段低くなるように段差（スタンドオフ）が形成されている。このため、リード１の内側面の一部がモールド樹脂から露出することになる。
このように段差を形成することで、回路基板へ印刷した半田と半導体パッケージを接合したときにリード１は回路基板と接合するが、アイランド３とアイランド周囲のモールド樹脂は回路基板と離間することになり、半田が半導体装置のリード１以外の領域に回り込むことが無く、セルフアライン性が向上し、実効接合面積が増し、実装強度を向上させることができる。この段差量は０．０１〜０．０５mm程度で効果がある。
図２は図１に示した半導体装置をリード底面側から見た図である。アイランド３とアイランド周囲のモールド樹脂６は同一面であるが、これに対しリード１が紙面手前方向に飛び出す凸構造となっている。言い換えれば、アイランド３およびモールド樹脂６の底面が紙面奥方向に凹構造となっている。
図３は本発明の第二の実施例に係る半導体装置の断面図であってリードフラットタイプの実施例である。図１同様にアイランド３を露出したタイプの半導体パッケージである。図３に示したようにリード１と隣接する部分のモールド樹脂６に凹部７を形成し、モールド樹脂６の底面の下に位置するリード１の側面である内側面の下側一部が露出するようになっている。アイランド３およびアイランド近傍のモールド樹脂６の底面はリード１の底面と同一面とした。このようにすることで、セルフアライン性を確保しつつ、アイランド３から回路基板への放熱性も確保できることになる。この凹部の段差量は０．０１〜０．０５mm程度で効果がある。
図３の半導体パッケージを底面側から見たのが図４である。
図４に示すとおり、リード１の周辺に沿って「コの字形」にモールド樹脂部６に凹部７を形成することで、回路基板へ印刷した半田の平面的なズレ（X方向、Y方向）に対してセルフアライメント効果を出すことができる。
図５は本発明の第三の実施例に係る半導体装置の断面図であって、図３に示した凹部７をアイランド３まで広げたものである。図６は図５に示した半導体パッケージを裏面から見た図である。モールド樹脂６の凹部７がリード１の内側面の周囲だけで無く、アイランド３の周囲にまで連続して広げてあり、アイランド３の側面の一部もモールド樹脂から露出している。図６では図の上下にある、半導体パッケージの上下の縁に沿ってモールド樹脂６の底面が紙面手前方向に飛び出した部分があり、飛び出し部分はアイランド３やリード１の底面と同じ底面を形成している。
図７は本発明の第四の実施例に係る半導体装置の裏面図であって、凹部をリード１の内側面の周囲とアイランド２の周囲に別々に設けたものである。図７に示した半導体パッケージの方が小型化に有利である。半導体パッケージを小型化すると、リード１とアイランド３の距離は小さくなるため、リードとアイランド間にモールド樹脂を凸状に残すことで、回路基板実装時の半田ショートを防ぐことが出来るためである。
図８は本発明の第五の実施例に係る半導体装置の断面図であって、図３に示した半導体装置のアイランド３の裏面（底面）内部に凹部２を設けたものである。このように凹部２を形成することで、アイランド３の裏面の表面積が増えるため、半田との実効接触面積が増え、半田接合強度が向上する。この凹部の段差量は０．０１〜０．０５mm程度で効果がある。
図９は図８に示した半導体パッケージを裏面から見た図である。
図１０は本発明の第六の実施例に係る半導体装置の断面図であって、図８のモールド樹脂への凹部７をアイランド３まで広げたタイプである。
図１１は本発明の第七の実施例に係る半導体装置の断面図であって、アイランド３が半導体パッケージ裏面から露出していないタイプのもので、リード１に隣接した部分のモールド樹脂６に凹部７を形成した構成である。
図１２は図１１に示した半導体装置の裏面図である。
図１３は本発明の第八の実施例に係る半導体装置の断面図であって、予め伸ばしておいたアウターリードの中間部を折り曲げて上段リードと下段リード８とを重ね合わせて二段リードにしたものである。したがって、二段リードは外端部において上下が接合する構造となっている。このような構造を形成することで、下段リード８の底面とアイランド３の底面にリードの厚みに相当する段差（スタンドオフ）が出来、セルフアライン性が向上し、実効接合面積が増し、実装強度を向上させることができる。下段リードの側面はすべて露出している。この場合の段差量はリードの厚みで決まるが０．０１〜０．１mm程度である。また、ここでは二段リードの例を図示したが、三段以上重ねたリード構造であっても良い。
図１４は本発明の第九の実施例に係る半導体装置の断面図であって、図１３に示した半導体パッケージと類似のもので、アイランド３をモールド樹脂６から露出させないタイプである。
図１５は本発明の第十の実施例に係る半導体装置の裏面図であって、図４を変形させたもので、リード周辺の凹部７をリード間には形成せず、アイランドに向けた方向のみに形成したものである。これはリードが狭ピッチである場合に対応する構造である。
図１６は本発明の第十一の実施例に係る半導体装置の裏面図であって、図１５に図示した実施例に対してアイランドの外周に隣接して凹部７を形成したものである。
図１７は本発明の第十二の実施例に係る半導体装置の裏面図であって、図１２に図示した実施例をベースに、凹部をリード間には形成せず、モールド樹脂によって覆われたアイランドに向けた方向のみに凹部７を形成した構成である。
１ リード
２ アイランド裏面凹部
３ アイランド
４ 半導体チップ
５ ワイヤー
６ モールド樹脂
７ モールド樹脂凹部
８ 下段リード
１１ リードの外側面
１２ リードの内側面

Claims (3)

  1. アイランドに搭載された半導体チップと、
    前記アイランドと離間して配置され、前記半導体チップとワイヤーを介して接続したリードと、
    前記アイランドと前記半導体チップと前記ワイヤーと前記リードを封止した絶縁性樹脂と、
    からなる、前記リードの底面を前記絶縁性樹脂から露出したリードフラットタイプの半導体装置であって、
    前記絶縁性樹脂の前記リードに隣接する部分に形成され、前記絶縁性樹脂の底面の下に位置する前記リードの内側面を露出した第一の凹部と前記アイランドの周囲に隣接する絶縁性樹脂に設けられた第二の凹部とは分離され、前記リードに隣接する第一の凹部と前記アイランドに隣接する第二の凹部との間には前記絶縁性樹脂からなる凸部が設けられていることを特徴とする半導体装置。
  2. 前記絶縁性樹脂から露出する前記アイランド裏面に第三の凹部を設けたことを特徴とする請求項１記載の半導体装置。
  3. 前記第一乃至前記第三の凹部のいずれかひとつの深さは、０．０１から０．０５ｍｍであることを特徴とする請求項１または２記載の半導体装置。
JP2013022649A 2013-02-07 2013-02-07 半導体装置 Expired - Fee Related JP6092645B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013022649A JP6092645B2 (ja) 2013-02-07 2013-02-07 半導体装置
TW103102116A TWI588948B (zh) 2013-02-07 2014-01-21 Flat pin type semiconductor device
CN201410037891.8A CN103985675B (zh) 2013-02-07 2014-01-26 半导体装置
US14/172,247 US9397026B2 (en) 2013-02-07 2014-02-04 Semiconductor device having flat leads
KR1020140013452A KR102145167B1 (ko) 2013-02-07 2014-02-06 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013022649A JP6092645B2 (ja) 2013-02-07 2013-02-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2014154689A JP2014154689A (ja) 2014-08-25
JP6092645B2 true JP6092645B2 (ja) 2017-03-08

Family

ID=51258611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013022649A Expired - Fee Related JP6092645B2 (ja) 2013-02-07 2013-02-07 半導体装置

Country Status (5)

Country Link
US (1) US9397026B2 (ja)
JP (1) JP6092645B2 (ja)
KR (1) KR102145167B1 (ja)
CN (1) CN103985675B (ja)
TW (1) TWI588948B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
JP6494465B2 (ja) * 2015-08-03 2019-04-03 エイブリック株式会社 半導体装置の製造方法
JP7484770B2 (ja) * 2021-02-26 2024-05-16 三菱電機株式会社 半導体パッケージ
JP2023036447A (ja) * 2021-09-02 2023-03-14 新電元工業株式会社 リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827611A (en) * 1988-03-28 1989-05-09 Control Data Corporation Compliant S-leads for chip carriers
JP2521518B2 (ja) * 1988-06-30 1996-08-07 松下電子工業株式会社 半導体集積回路パッケ―ジ
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
US5286999A (en) * 1992-09-08 1994-02-15 Texas Instruments Incorporated Folded bus bar leadframe
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
KR980006174A (ko) * 1996-06-18 1998-03-30 문정환 버틈 리드 패키지
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP2000332162A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2002026195A (ja) * 2000-07-11 2002-01-25 Fuji Electric Co Ltd 樹脂封止型半導体装置及びその製造方法
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4669166B2 (ja) * 2000-08-31 2011-04-13 エルピーダメモリ株式会社 半導体装置
JP2002093982A (ja) * 2000-09-13 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3709139B2 (ja) * 2001-01-04 2005-10-19 吉川工業株式会社 ノンリード・プラスチック半導体パッケージ構造
SG120858A1 (en) * 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same
JP2004103860A (ja) * 2002-09-10 2004-04-02 Fujitsu Ltd 半導体装置、カメラモジュール及びその製造方法
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
KR100673380B1 (ko) * 2004-12-20 2007-01-24 삼성전자주식회사 냉매로가 형성된 반도체 칩과, 그를 이용한 반도체 패키지및 반도체 패키지 냉각 시스템
JP2008270661A (ja) * 2007-04-24 2008-11-06 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP5173654B2 (ja) 2007-08-06 2013-04-03 セイコーインスツル株式会社 半導体装置
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
US20090091009A1 (en) * 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
US20130009300A1 (en) * 2010-03-31 2013-01-10 Renesas Electronics Corporation Semiconductor device and method for manufacturing same
US9059151B2 (en) * 2010-07-20 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with island terminals and embedded paddle and method of manufacture thereof

Also Published As

Publication number Publication date
JP2014154689A (ja) 2014-08-25
TWI588948B (zh) 2017-06-21
CN103985675B (zh) 2018-05-01
US20140217602A1 (en) 2014-08-07
TW201442161A (zh) 2014-11-01
KR102145167B1 (ko) 2020-08-18
CN103985675A (zh) 2014-08-13
KR20140100904A (ko) 2014-08-18
US9397026B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US9275921B2 (en) Semiconductor device
JP6092645B2 (ja) 半導体装置
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2015056638A (ja) 半導体装置およびその製造方法
JP2006108306A (ja) リードフレームおよびそれを用いた半導体パッケージ
JP2010147421A (ja) 半導体装置
JP5013596B2 (ja) 裏面実装型ｌｅｄ
JP4489791B2 (ja) Ｑｆｎパッケージ
JP2015026866A (ja) 半導体装置
JP5880331B2 (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP5971133B2 (ja) 回路基板
JP6641347B2 (ja) Ｌｅｄモジュール
JP2011187546A (ja) 半導体装置
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP2005175512A (ja) 半導体装置
JP6621321B2 (ja) 半導体パッケージ及び半導体アセンブリ
JP2006019652A (ja) 半導体装置
JP2015032705A (ja) モールドパッケージ
JP5171803B2 (ja) 半導体装置
JP2009054634A (ja) 半導体装置
JP2019117893A (ja) 半導体パッケージ
JP2017022258A (ja) 半導体パッケージ
JP2015170706A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170209

R150 Certificate of patent or registration of utility model

Ref document number: 6092645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees