JP2000299400A - ノンリード・フラットパッケージ型半導体装置 - Google Patents
ノンリード・フラットパッケージ型半導体装置Info
- Publication number
- JP2000299400A JP2000299400A JP10668699A JP10668699A JP2000299400A JP 2000299400 A JP2000299400 A JP 2000299400A JP 10668699 A JP10668699 A JP 10668699A JP 10668699 A JP10668699 A JP 10668699A JP 2000299400 A JP2000299400 A JP 2000299400A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- semiconductor device
- solder
- terminal
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 実装した際に、突出端子間で、又は実装基板
の配線パターン間で短絡を生じないようなノンリード・
フラットパッケージ型半導体装置を提供する。 【解決手段】 本ノンリード・フラットパッケージ型半
導体装置２０は、実装基板との接続用端子として、樹脂
で半導体素子を内部に封止したほぼ正四角柱状の封止体
１２の４辺から外方に向けて極く短く突出した多数の突
出端子２２を備えている。突出端子は、封止体の下面と
同じ面上で封止体の四辺の各辺に直交して突出してい
る。突出端子は、突出端子間に樹脂を保持することな
く、突出端子の外周面が封止体から露出している。突出
端子には、はんだ被着性を高め、かつ耐腐食性に優れた
金属皮膜がメッキされている。はんだ接合の際、突出端
子の間に樹脂が存在しないので、クリームはんだが、突
出端子の側面に回り込む。よって、従来のように、はん
だ同士がはんだブリッジを形成して、短絡現象を発生さ
せることなく、しかも、実装基板との電気的及び機械的
接続の強度を高めることができる。
の配線パターン間で短絡を生じないようなノンリード・
フラットパッケージ型半導体装置を提供する。 【解決手段】 本ノンリード・フラットパッケージ型半
導体装置２０は、実装基板との接続用端子として、樹脂
で半導体素子を内部に封止したほぼ正四角柱状の封止体
１２の４辺から外方に向けて極く短く突出した多数の突
出端子２２を備えている。突出端子は、封止体の下面と
同じ面上で封止体の四辺の各辺に直交して突出してい
る。突出端子は、突出端子間に樹脂を保持することな
く、突出端子の外周面が封止体から露出している。突出
端子には、はんだ被着性を高め、かつ耐腐食性に優れた
金属皮膜がメッキされている。はんだ接合の際、突出端
子の間に樹脂が存在しないので、クリームはんだが、突
出端子の側面に回り込む。よって、従来のように、はん
だ同士がはんだブリッジを形成して、短絡現象を発生さ
せることなく、しかも、実装基板との電気的及び機械的
接続の強度を高めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ノンリード・フラ
ットパッケージ型半導体装置に関し、更に詳細には、実
装に際して、突出端子間に生じたはんだブリッジに起因
する突出端子間の短絡現象を発生させないようにしたノ
ンリード・フラットパッケージ型半導体装置に関するも
のである。
ットパッケージ型半導体装置に関し、更に詳細には、実
装に際して、突出端子間に生じたはんだブリッジに起因
する突出端子間の短絡現象を発生させないようにしたノ
ンリード・フラットパッケージ型半導体装置に関するも
のである。
【０００２】
【従来の技術】半導体装置の最近の多ピン化、微細化及
び高密度実装化の流れに伴い、平面リードピン形パッケ
ージ型半導体装置と言われるフラットパッケージ（Ｆ
Ｐ）型半導体装置のなかでも、ノンリード・フラットパ
ッケージ型半導体装置が、多用されるようになってい
る。
び高密度実装化の流れに伴い、平面リードピン形パッケ
ージ型半導体装置と言われるフラットパッケージ（Ｆ
Ｐ）型半導体装置のなかでも、ノンリード・フラットパ
ッケージ型半導体装置が、多用されるようになってい
る。
【０００３】ここで、図５を参照して、従来のノンリー
ド・フラットパッケージ型半導体装置の構成を説明す
る。図５（ａ）及び図５（ｂ）は、それぞれ、従来のノ
ンリード・フラットパッケージ型半導体装置の平面図、
及び側面図、図６は従来のノンリード・フラットパッケ
ージ型半導体装置の斜視図、図７は図５（ａ）の線II−
IIでの断面図である。従来のノンリード・フラットパッ
ケージ型半導体装置１０（以下、簡単に半導体装置１０
と言う）は、図５（ａ）、（ｂ）及び図６に示すよう
に、実装基板との接続用端子として、樹脂又はセラミッ
ク等の封止材で内部の半導体素子を封止したほぼ正四角
柱状の封止体１２の４辺から外方に向けて極く短く突出
した多数の突出端子１４を備えている。突出端子１４
は、それぞれ、封止体１４の下面と同じ面上で封止体１
４の四辺の各辺に直交して突出していて、突出端子１４
と隣の突出端子１４との間には、図５（ａ）、（ｂ）及
び図６に示すように、封止体１２と同じ樹脂１５が充満
している。
ド・フラットパッケージ型半導体装置の構成を説明す
る。図５（ａ）及び図５（ｂ）は、それぞれ、従来のノ
ンリード・フラットパッケージ型半導体装置の平面図、
及び側面図、図６は従来のノンリード・フラットパッケ
ージ型半導体装置の斜視図、図７は図５（ａ）の線II−
IIでの断面図である。従来のノンリード・フラットパッ
ケージ型半導体装置１０（以下、簡単に半導体装置１０
と言う）は、図５（ａ）、（ｂ）及び図６に示すよう
に、実装基板との接続用端子として、樹脂又はセラミッ
ク等の封止材で内部の半導体素子を封止したほぼ正四角
柱状の封止体１２の４辺から外方に向けて極く短く突出
した多数の突出端子１４を備えている。突出端子１４
は、それぞれ、封止体１４の下面と同じ面上で封止体１
４の四辺の各辺に直交して突出していて、突出端子１４
と隣の突出端子１４との間には、図５（ａ）、（ｂ）及
び図６に示すように、封止体１２と同じ樹脂１５が充満
している。
【０００４】また、半導体装置１０は、図７に示すよう
に、封止体１２内に、ダイパッド１６上に接着され半導
体チップ１７を有し、半導体チップ１７の電極と封止体
１４内に延びる突出端子１４とは、ボンディングワイヤ
１８によって接続されている。これにより、半導体チッ
プ１７は、ボンディングワイヤ１８及び突出端子１４を
介して外部に接続される。
に、封止体１２内に、ダイパッド１６上に接着され半導
体チップ１７を有し、半導体チップ１７の電極と封止体
１４内に延びる突出端子１４とは、ボンディングワイヤ
１８によって接続されている。これにより、半導体チッ
プ１７は、ボンディングワイヤ１８及び突出端子１４を
介して外部に接続される。
【０００５】半導体装置１０を実装基板上に実装する際
には、半導体装置１０は、図８に示すように、実装基板
１９の配線パターン（図示せず）上のクリームはんだ１
９ａを被着させたはんだランド上に突出端子１４を位置
合わせし、リフロー法等により突出端子１４を配線パタ
ーンにはんだ接合している。
には、半導体装置１０は、図８に示すように、実装基板
１９の配線パターン（図示せず）上のクリームはんだ１
９ａを被着させたはんだランド上に突出端子１４を位置
合わせし、リフロー法等により突出端子１４を配線パタ
ーンにはんだ接合している。
【０００６】
【発明が解決しようとする課題】しかし、上述したよう
なノンリード・フラットパッケージ型半導体装置を実装
基板上に実装した際、半導体装置の端子間で、又は実装
基板の配線パターン間で短絡現象が発生するという問題
があった。
なノンリード・フラットパッケージ型半導体装置を実装
基板上に実装した際、半導体装置の端子間で、又は実装
基板の配線パターン間で短絡現象が発生するという問題
があった。
【０００７】そこで、本発明の目的は、実装基板に実装
した際に、突出端子間で、又は実装基板の配線パターン
間で短絡現象を生じないようなノンリード・フラットパ
ッケージ型半導体装置を提供することである。
した際に、突出端子間で、又は実装基板の配線パターン
間で短絡現象を生じないようなノンリード・フラットパ
ッケージ型半導体装置を提供することである。
【０００８】
【課題を解決するための手段】本発明者は、半導体装置
の端子間で、又は実装基板の配線パターン間で短絡現象
が発生するという問題を子細に検討したところ、図９に
示すように、クリームはんだ１９ａが、半導体装置１０
と実装基板１９間で押し潰され、クリームはんだ１９ａ
同士が接触して、はんだブリッジ１９ｂが生じ、その結
果、半導体装置の突出端子１４間、又は実装基板１９の
配線パターン間で短絡が発生したりしていることを突き
止めた。尚、図９は、図８の“Ａ“の拡大図である。そ
して、はんだブリッジ１９ｂが発生する原因は、金型を
使って半導体素子を樹脂封止した際に、金型間に突出端
子を挟んだような状態で金型内に樹脂を注入し、硬化さ
せているので、図１０に示すように、樹脂１５が突出端
子１４間に充満している。そのために、過剰なクリーム
はんだが逃げる余地がなく、そのために横に拡がって、
はんだブリッジが生じることが判った。尚、図１０は、
図５の“Ａ“の拡大図である。そこで、本発明者は、突
出端子１４間の樹脂１５を除去して、過剰なクリームは
んだが逃げる余地を突出端子１４間に設けることによ
り、はんだブリッジの発生を防止し、はんだブリッジに
起因する短絡現象を発生させないようにすることを着想
し、実験を重ねて本発明を完成するに到った。
の端子間で、又は実装基板の配線パターン間で短絡現象
が発生するという問題を子細に検討したところ、図９に
示すように、クリームはんだ１９ａが、半導体装置１０
と実装基板１９間で押し潰され、クリームはんだ１９ａ
同士が接触して、はんだブリッジ１９ｂが生じ、その結
果、半導体装置の突出端子１４間、又は実装基板１９の
配線パターン間で短絡が発生したりしていることを突き
止めた。尚、図９は、図８の“Ａ“の拡大図である。そ
して、はんだブリッジ１９ｂが発生する原因は、金型を
使って半導体素子を樹脂封止した際に、金型間に突出端
子を挟んだような状態で金型内に樹脂を注入し、硬化さ
せているので、図１０に示すように、樹脂１５が突出端
子１４間に充満している。そのために、過剰なクリーム
はんだが逃げる余地がなく、そのために横に拡がって、
はんだブリッジが生じることが判った。尚、図１０は、
図５の“Ａ“の拡大図である。そこで、本発明者は、突
出端子１４間の樹脂１５を除去して、過剰なクリームは
んだが逃げる余地を突出端子１４間に設けることによ
り、はんだブリッジの発生を防止し、はんだブリッジに
起因する短絡現象を発生させないようにすることを着想
し、実験を重ねて本発明を完成するに到った。
【０００９】上記目的を達成するために、本発明に係る
ノンリード・フラットパッケージ型半導体装置は、樹脂
又はセラミック等の封止材により半導体素子を内部に封
止してなる封止体の周縁から、実装基板との接続用端子
として多数の短い突出端子を封止体の下面と同じ面上で
外方に向けて突出させた、ノンリード・フラットパッケ
ージ型半導体装置において、短い突出端子は、突出端子
間に樹脂、又はセラミック等の封止材を保持することな
く、突出端子外周面を封止体から露出させ、かつ、突出
端子外周面上に金属皮膜を備えていることを特徴として
いる。
ノンリード・フラットパッケージ型半導体装置は、樹脂
又はセラミック等の封止材により半導体素子を内部に封
止してなる封止体の周縁から、実装基板との接続用端子
として多数の短い突出端子を封止体の下面と同じ面上で
外方に向けて突出させた、ノンリード・フラットパッケ
ージ型半導体装置において、短い突出端子は、突出端子
間に樹脂、又はセラミック等の封止材を保持することな
く、突出端子外周面を封止体から露出させ、かつ、突出
端子外周面上に金属皮膜を備えていることを特徴として
いる。
【００１０】本発明に係るノンリード・フラットパッケ
ージ型半導体装置の突出端子は、その大きさが、実装基
板に実装する際、実装基板の配線パターンとの接続用端
子として機能する必要最小限の大きさである。突出端子
に設けた金属皮膜は、封止材により半導体素子を内部に
封止した後に、突出端子間から封止材を除去して突出端
子外周面を露出させ、次いで突出端子にメッキ処理を施
して成膜した金属皮膜であって、例えばはんだ接合の際
のはんだ被着性を高める皮膜、耐腐食性金属皮膜等を言
う。
ージ型半導体装置の突出端子は、その大きさが、実装基
板に実装する際、実装基板の配線パターンとの接続用端
子として機能する必要最小限の大きさである。突出端子
に設けた金属皮膜は、封止材により半導体素子を内部に
封止した後に、突出端子間から封止材を除去して突出端
子外周面を露出させ、次いで突出端子にメッキ処理を施
して成膜した金属皮膜であって、例えばはんだ接合の際
のはんだ被着性を高める皮膜、耐腐食性金属皮膜等を言
う。
【００１１】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例 本実施形態例は、本発明に係るノンリード・フラットパ
ッケージ型半導体装置（以下、簡単に半導体装置と言
う）の実施形態の一例であって、図１は本実施形態例の
半導体装置の平面図、図２は本実施形態例の半導体装置
の斜視図、図３（ａ）は突出端子の縦断面図、及び図３
（ｂ）は突出端子の横断面図である。尚、図１から図３
に示した部位のうち図５から図７に示すものと同じもの
には同じ符号を付して、その説明を省略する。本実施形
態例のノンリード・フラットパッケージ型半導体装置２
０（以下、簡単に半導体装置２０と言う）は、図１に示
すように、突出端子２２の構成を除いて、前述の従来の
ノンリード・フラットパッケージ型半導体装置１０の構
成と同じ構成を備えている。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例 本実施形態例は、本発明に係るノンリード・フラットパ
ッケージ型半導体装置（以下、簡単に半導体装置と言
う）の実施形態の一例であって、図１は本実施形態例の
半導体装置の平面図、図２は本実施形態例の半導体装置
の斜視図、図３（ａ）は突出端子の縦断面図、及び図３
（ｂ）は突出端子の横断面図である。尚、図１から図３
に示した部位のうち図５から図７に示すものと同じもの
には同じ符号を付して、その説明を省略する。本実施形
態例のノンリード・フラットパッケージ型半導体装置２
０（以下、簡単に半導体装置２０と言う）は、図１に示
すように、突出端子２２の構成を除いて、前述の従来の
ノンリード・フラットパッケージ型半導体装置１０の構
成と同じ構成を備えている。
【００１２】半導体装置２０は、図１及び図２に示すよ
うに、実装基板との接続用端子として、樹脂又はセラミ
ック等の封止材で内部の半導体素子を封止したほぼ正四
角柱状の封止体１２の４辺から外方に向けて極く短く突
出した多数の突出端子２２を備えている。突出端子２２
は、それぞれ、封止体１４の下面と同じ面上で封止体１
４の四辺の各辺に直交して突出している。本実施形態例
の半導体装置２０では、突出端子２２は、図１及び図２
に示すように、突出端子２２間に樹脂等の封止材を保持
することなく、突出端子２２の外周面が封止体１２から
露出している。また、図３（ａ）及び（ｂ）に示すよう
に、突出端子２２の端子基体２２ａ上に、はんだ被着性
を高め、かつ耐腐食性に優れた金属皮膜２２ｂがメッキ
されている。
うに、実装基板との接続用端子として、樹脂又はセラミ
ック等の封止材で内部の半導体素子を封止したほぼ正四
角柱状の封止体１２の４辺から外方に向けて極く短く突
出した多数の突出端子２２を備えている。突出端子２２
は、それぞれ、封止体１４の下面と同じ面上で封止体１
４の四辺の各辺に直交して突出している。本実施形態例
の半導体装置２０では、突出端子２２は、図１及び図２
に示すように、突出端子２２間に樹脂等の封止材を保持
することなく、突出端子２２の外周面が封止体１２から
露出している。また、図３（ａ）及び（ｂ）に示すよう
に、突出端子２２の端子基体２２ａ上に、はんだ被着性
を高め、かつ耐腐食性に優れた金属皮膜２２ｂがメッキ
されている。
【００１３】本実施形態例の半導体装置２０は、金型を
使って樹脂等の封止材で半導体素子を封止した後、突出
端子２２の間に充満する樹脂等の封止材をパンチング金
型等を使って除去し、突出端子２２を封止体１２から露
出させる。次いで、露出した突出端子２２の端子基材２
２ａ上にメッキ法等により金属皮膜２２ｂを被着させ
て、半導体装置２０を完成する。
使って樹脂等の封止材で半導体素子を封止した後、突出
端子２２の間に充満する樹脂等の封止材をパンチング金
型等を使って除去し、突出端子２２を封止体１２から露
出させる。次いで、露出した突出端子２２の端子基材２
２ａ上にメッキ法等により金属皮膜２２ｂを被着させ
て、半導体装置２０を完成する。
【００１４】本実施形態例の半導体装置２０を実装基板
１９に実装する際には、半導体装置１０は、実装基板１
９の配線パターン（図示せず）上のクリームはんだ１９
ａを被着させたはんだランド上に突出端子２２を位置合
わせし、リフロー法等により突出端子２２を配線パター
ンにはんだ接合させる。
１９に実装する際には、半導体装置１０は、実装基板１
９の配線パターン（図示せず）上のクリームはんだ１９
ａを被着させたはんだランド上に突出端子２２を位置合
わせし、リフロー法等により突出端子２２を配線パター
ンにはんだ接合させる。
【００１５】はんだ接合の際、本実施形態例では、突出
端子２２の間に樹脂が存在しないので、クリームはんだ
１９ａが、図４に示すように、突出端子２２の側面に回
り込む。よって、従来のように、クリームはんだ１９ａ
同士がはんだブリッジを形成して、短絡現象を発生させ
ることなく、しかも、実装基板１９の配線パターンとの
電気的及び機械的接続の強度を高めることができる。な
お、図４は、半導体装置を実装基板上に実装する際のは
んだ接合時の図１の線Ｉ−Ｉでの突出端子とはんだとの
関係を示す説明図である。また、本実施形態例の半導体
装置２０の突出端子２２は、はんだ被着性を高め、かつ
耐腐食性に優れた金属皮膜２２ｂがメッキされているの
で、はんだとの馴染みが良く、また、耐腐食性に優れ、
長期間使用の信頼性が高い。
端子２２の間に樹脂が存在しないので、クリームはんだ
１９ａが、図４に示すように、突出端子２２の側面に回
り込む。よって、従来のように、クリームはんだ１９ａ
同士がはんだブリッジを形成して、短絡現象を発生させ
ることなく、しかも、実装基板１９の配線パターンとの
電気的及び機械的接続の強度を高めることができる。な
お、図４は、半導体装置を実装基板上に実装する際のは
んだ接合時の図１の線Ｉ−Ｉでの突出端子とはんだとの
関係を示す説明図である。また、本実施形態例の半導体
装置２０の突出端子２２は、はんだ被着性を高め、かつ
耐腐食性に優れた金属皮膜２２ｂがメッキされているの
で、はんだとの馴染みが良く、また、耐腐食性に優れ、
長期間使用の信頼性が高い。
【００１６】
【発明の効果】本発明によれば、ノンリード・フラット
パッケージ型半導体装置の実装基板との接続用端子とし
て、突出端子間に樹脂、又はセラミック等の封止材を保
持することなく、突出端子外周面を封止体から露出さ
せ、かつ、金属皮膜を有する突出端子を設けているの
で、はんだ接合の際、はんだが、突出端子の側面に回り
込む。よって、従来のように、はんだ同士がはんだブリ
ッジを形成して、短絡現象を発生させることなく、しか
も、実装基板の配線パターンとの電気的及び機械的接続
の強度を高めることができる。また、はんだ被着性を高
め、かつ耐腐食性に優れた金属皮膜を突出端子に設ける
ことにより、はんだとの馴染みが良く、はんだ接合性及
び耐腐食性に優れ、長期間使用の信頼性が高いノンリー
ド・フラットパッケージ型半導体装置を実現することが
できる。
パッケージ型半導体装置の実装基板との接続用端子とし
て、突出端子間に樹脂、又はセラミック等の封止材を保
持することなく、突出端子外周面を封止体から露出さ
せ、かつ、金属皮膜を有する突出端子を設けているの
で、はんだ接合の際、はんだが、突出端子の側面に回り
込む。よって、従来のように、はんだ同士がはんだブリ
ッジを形成して、短絡現象を発生させることなく、しか
も、実装基板の配線パターンとの電気的及び機械的接続
の強度を高めることができる。また、はんだ被着性を高
め、かつ耐腐食性に優れた金属皮膜を突出端子に設ける
ことにより、はんだとの馴染みが良く、はんだ接合性及
び耐腐食性に優れ、長期間使用の信頼性が高いノンリー
ド・フラットパッケージ型半導体装置を実現することが
できる。
【図１】本発明に係るノンリード・フラットパッケージ
型半導体装置の実施形態例の平面図である。
型半導体装置の実施形態例の平面図である。
【図２】本発明に係るノンリード・フラットパッケージ
型半導体装置の実施形態例の斜視図である。
型半導体装置の実施形態例の斜視図である。
【図３】図３（ａ）は突出端子の縦断面図、及び図３
（ｂ）は突出端子の横断面図である。
（ｂ）は突出端子の横断面図である。
【図４】実施形態例の半導体装置を実装基板上に実装す
る際のはんだ接合時の図１の線Ｉ−Ｉでの突出端子とは
んだとの関係を示す説明図である。
る際のはんだ接合時の図１の線Ｉ−Ｉでの突出端子とは
んだとの関係を示す説明図である。
【図５】図５（ａ）及び図５（ｂ）は、それぞれ、従来
のノンリード・フラットパッケージ型半導体装置の平面
図、及び側面図である。
のノンリード・フラットパッケージ型半導体装置の平面
図、及び側面図である。
【図６】従来のノンリード・フラットパッケージ型半導
体装置の斜視図である。
体装置の斜視図である。
【図７】図７は図５（ａ）の線II−IIでの断面図であ
る。
る。
【図８】従来の半導体装置を実装基板上に実装する際の
はんだ接合時の突出端子とはんだとの関係を示す説明図
である。
はんだ接合時の突出端子とはんだとの関係を示す説明図
である。
【図９】図８の“Ａ“の拡大図である。
【図１０】図５の“Ｂ“の拡大図である。
１０……従来のノンリード・フラットパッケージ型半導
体装置、１２……封止体、１４……突出端子、１５……
端子間樹脂、１６……ダイパッド、１７……半導体チッ
プ、１８……ボンディングワイヤ、１９……実装基板、
１９ａ……はんだ、２０……実施形態例のノンリード・
フラットパッケージ型半導体装置、２２……突出端子、
２２ａ……端子基体、２２ｂ……金属皮膜。
体装置、１２……封止体、１４……突出端子、１５……
端子間樹脂、１６……ダイパッド、１７……半導体チッ
プ、１８……ボンディングワイヤ、１９……実装基板、
１９ａ……はんだ、２０……実施形態例のノンリード・
フラットパッケージ型半導体装置、２２……突出端子、
２２ａ……端子基体、２２ｂ……金属皮膜。
Claims (2)
- 【請求項１】 樹脂又はセラミック等の封止材により半
導体素子を内部に封止してなる封止体の周縁から、実装
基板との接続用端子として多数の短い突出端子を封止体
の下面と同じ面上で外方に向けて突出させた、ノンリー
ド・フラットパッケージ型半導体装置において、 短い突出端子は、突出端子間に樹脂、又はセラミック等
の封止材を保持することなく、突出端子外周面を封止体
から露出させ、かつ、突出端子外周面上に金属皮膜を備
えていることを特徴とするノンリード・フラットパッケ
ージ型半導体装置。 - 【請求項２】 金属皮膜が、封止材により半導体素子を
内部に封止した後に、突出端子間から封止材を除去して
突出端子外周面を露出させ、次いで突出端子にメッキ処
理を施して成膜した金属皮膜であることを特徴とする請
求項１に記載のノンリード・フラットパッケージ型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10668699A JP2000299400A (ja) | 1999-04-14 | 1999-04-14 | ノンリード・フラットパッケージ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10668699A JP2000299400A (ja) | 1999-04-14 | 1999-04-14 | ノンリード・フラットパッケージ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000299400A true JP2000299400A (ja) | 2000-10-24 |
Family
ID=14439948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10668699A Pending JP2000299400A (ja) | 1999-04-14 | 1999-04-14 | ノンリード・フラットパッケージ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000299400A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7410834B2 (en) | 2003-12-25 | 2008-08-12 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
| JP2010010187A (ja) * | 2008-06-24 | 2010-01-14 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| KR101408879B1 (ko) | 2008-06-13 | 2014-06-17 | 삼성전자주식회사 | 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지 |
| JP2014143437A (ja) * | 2014-04-03 | 2014-08-07 | Renesas Electronics Corp | 半導体装置 |
| KR20140100904A (ko) | 2013-02-07 | 2014-08-18 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
| US9087850B2 (en) | 2009-07-06 | 2015-07-21 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
| JP2020025049A (ja) * | 2018-08-08 | 2020-02-13 | 新日本無線株式会社 | 半導体装置 |
-
1999
- 1999-04-14 JP JP10668699A patent/JP2000299400A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7410834B2 (en) | 2003-12-25 | 2008-08-12 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
| KR101408879B1 (ko) | 2008-06-13 | 2014-06-17 | 삼성전자주식회사 | 측면 돌출단자를 갖는 칩 및 그 칩을 이용한 패키지 |
| JP2010010187A (ja) * | 2008-06-24 | 2010-01-14 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| US8026130B2 (en) | 2008-06-24 | 2011-09-27 | Renesas Electronics Corporation | Method for manufacturing a semiconductor integrated circuit device |
| US8338927B2 (en) | 2008-06-24 | 2012-12-25 | Renesas Electronics Corporation | Semiconductor device with the leads projected from sealing body |
| US9087850B2 (en) | 2009-07-06 | 2015-07-21 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
| US9263274B2 (en) | 2009-07-06 | 2016-02-16 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
| KR20140100904A (ko) | 2013-02-07 | 2014-08-18 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 |
| JP2014143437A (ja) * | 2014-04-03 | 2014-08-07 | Renesas Electronics Corp | 半導体装置 |
| JP2020025049A (ja) * | 2018-08-08 | 2020-02-13 | 新日本無線株式会社 | 半導体装置 |
| JP7156673B2 (ja) | 2018-08-08 | 2022-10-19 | 日清紡マイクロデバイス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH11289024A (ja) | 半導体装置及びその製造方法 | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| US5834836A (en) | Multi-layer bottom lead package | |
| JP2000299400A (ja) | ノンリード・フラットパッケージ型半導体装置 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| JP5850347B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3181243B2 (ja) | 半導体装置及びその製造方法 | |
| CN108198797B (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
| CN110323201A (zh) | 柔性线路板与覆晶薄膜封装结构 | |
| JPH0983013A (ja) | 光結合装置及びその製造方法 | |
| JPH10223671A (ja) | 半導体装置及びその回路基板への実装装置 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| CN112713090B (zh) | 一种qfn器件的制备方法及qfn器件 | |
| JP2001203301A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 |