JP6370071B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6370071B2
JP6370071B2 JP2014056450A JP2014056450A JP6370071B2 JP 6370071 B2 JP6370071 B2 JP 6370071B2 JP 2014056450 A JP2014056450 A JP 2014056450A JP 2014056450 A JP2014056450 A JP 2014056450A JP 6370071 B2 JP6370071 B2 JP 6370071B2
Authority
JP
Japan
Prior art keywords
lead
island
suspension
semiconductor device
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014056450A
Other languages
English (en)
Other versions
JP2015179737A (ja
Inventor
康祐 田口
康祐 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2014056450A priority Critical patent/JP6370071B2/ja
Priority to US14/644,249 priority patent/US9698064B2/en
Priority to TW104107735A priority patent/TWI654729B/zh
Priority to KR1020150037418A priority patent/KR102330403B1/ko
Priority to CN201510121149.XA priority patent/CN104934404B/zh
Publication of JP2015179737A publication Critical patent/JP2015179737A/ja
Priority to US15/495,058 priority patent/US10043721B2/en
Application granted granted Critical
Publication of JP6370071B2 publication Critical patent/JP6370071B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、リードフレームを用いた半導体装置及びその製造方法に関する。
近年の携帯電子機器の小型化に伴い、使用される半導体パッケージにも小型化、薄型化でなおかつ実装強度を確保した半導体パッケージが必要とされている。半導体パッケージを小型化する対策として、外部端子を基板実装面に対して平行に出す、表面実装型パッケージが知られている。このタイプのパッケージとしてはＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−Ｌｅａｄ Ｐａｃｋａｇｅ）、ＱＦＮ（ Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄ Ｐａｃｋａｇｅ）などがある。これらのパッケージはＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）やＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）と比較すると基板に実装する際の外部電極が小さいため、基板実装後の半田フィレット形成が少なく実装強度が弱いという特徴がある。またこれらのパッケージの製造はスタンピング金型、もしくはエッチングによる加工で作成されるリードフレームを用いることが多い。リードフレームの材料には１９４ａｌｌｏｙ材や銅合金を使用するのが一般的である。
このリードフレームを用いた半導体装置の製造ではリードフレーム上に半導体チップを搭載し、半導体チップとリードフレームを電気的にワイヤで接続し樹脂封止加工を行い、バリ取り処理を行った後に、銅面に対して外装メッキ処理を行う。外装メッキ処理後、半導体装置を所定のサイズでリードフレームから切り離す。このように外装メッキ後にリードフレームから半導体装置を切り離すため、アウターリード切断面には外装メッキ皮膜が形成されない。そのため半導体装置を基板に実装する際、半田濡れ性が悪いという問題がある。これらの条件で作成された半導体パッケージの実装強度を向上させるため、アウターリード先端部の、平面形状や断面形状を変更し基板実装後の半田濡れ性を向上させるため半田フィレットを形成しやすくし実装強度を上げる形状が提案されている。（例えば、特許文献１、２参照）
特開２００６−１９４６５号公報 特開平７−４５７６９号公報
しかしながら、半導体装置の小型化、薄型化がすすむ中で、半導体装置の基板実装強度の更なる向上が求められている。本発明は、半導体装置の基板への半田接着強度を高める半導体装置およびその製造方法を提供するものである。
上記課題を解決するために、以下の手段を用いた。
まず、リードフレームのアイランド上に載置された半導体チップを覆う封止樹脂と、前記封止樹脂から側面に延出するアウターリードとからなる半導体装置であって、前記アウターリードと接続されたインナーリードと、前記インナーリードに接続し、前記封止樹脂から延出するインナーリード吊りリードと、前記アウターリード全表面に設けられたメッキ皮膜とからなり、前記インナー吊りリードは、平面視的に前記封止樹脂の外形と重畳する第１の絞り部を有することを特徴とする半導体装置とした。
また、前記インナーリード吊りリード部は、平面視的に前記封止樹脂内に第２の絞り部を有することを特徴とする半導体装置とした。
また、前記第１の絞り部にはＶノッチが設けられることを特徴とする半導体装置とした。
また、前記第１の絞り部と前記第２の絞り部の間にはスルーホールが設けられることを特徴とする半導体装置とした。
さらに、リードフレームのアイランド上に載置された半導体チップを覆う封止樹脂と、前記封止樹脂から側面に延出するアウターリードとからなる半導体装置の製造方法であって、前記アイランドと、前記アイランドと近接するインナーリードと、前記インナーリードに接続されたインナーリード吊りリードおよび前記アウターリードと、前記アイランドに接続されたアイランド吊りリードと、を備え、前記インナーリード吊りリードには第１の絞り部を有するリードフレームを準備する工程と、前記半導体チップをダイボンディングとワイヤーボンディングと樹脂封止する工程と、前記アウターリードの先端を切断する工程と、電解メッキにて前記アウターリードの切断面にメッキ皮膜を形成する工程と、前記インナーリード吊りリードおよび前記アイランド吊りリードを前記第１の絞り部で切断する工程と、からなることを特徴とする半導体装置の製造方法とした。
また、前記インナーリード吊りリードの切断とアイランド吊りリードの切断との間に電気特性検査工程を有することを特徴とする請求項５記載の半導体装置の製造方法とした。
本発明によれば、半導体装置を基板実装するにあたり、アウターリードの封止樹脂から露出している面全てに厚膜半田層を形成するため、基板との間に強固な接合が可能となる。また、リードフレームから半導体装置を切り離す時にインナーリードにストレスに掛かるダメージを抑制でき、半導体素子と電気的に接続されるワイヤとのインナーリードとの接続が確実に保たれ信頼性の向上を図ることができる。
本発明の半導体装置の第１の実施例を示す鳥瞰図である。（アウターリードを上にして図示） 本発明の半導体装置のＡ方向から見た側面図である。（アウターリードを下にして図示） 本発明の半導体装置のＡ方向から見たアウターリード拡大図である。 本発明の半導体装置のＢ方向から見た側面図である。 本発明の半導体装置のＢ方向から見たアウターリード拡大図である。 本発明の半導体装置の発明の製造方法を説明する図である。 本発明の半導体装置に用いるリードフレームの実施例を示す平面図である。 本発明の半導体装置の実施例を示す断面図である。
以下、本発明を図面に基づいて説明する。
図１は、本発明の半導体装置の第１の実施例を示す鳥瞰図である。ここではアウターリード５を上側にして図示している。アウターリード５は、その上面（実装面）、側面（アウターリード切断面）、実装面と向い合う反対面、そして、実装面と反対面とアウターリード切断面のそれぞれと直角をなす面を有し、封止樹脂１０から延出している。また、ほぼ直方体の半導体装置の側面には、切断されたインナーリード吊りリード３とアイランド吊りリード４の断面が封止樹脂１０から露出している。
図２は、図１におけるＡ方向から見た側面図である。ここではアウターリード５を下側にして図示しており、基板に実装される場合の実装面は本図の下面になる。アウターリード５の周囲にはメッキ皮膜５ａが設けられ、基板実装側下面、反対側の上面、側面およびアウターリード切断面１１の全てがメッキ皮膜５ａで覆われている。
図３は、図１におけるＡ方向から見たアウターリード拡大図である。アウターリードの周囲全てがメッキ皮膜５ａで覆われ、基板実装側下面に形成されたメッキ皮膜５ａの下面は、封止樹脂本体下面よりも下方に位置する。
図４は、図１におけるＢ方向から見た側面図である。ここではアウターリード５を下面にして図示しており、基板に実装される場合の実装面は本図の下面である。アウターリード５の基板実装面側下面、反対側の上面およびアウターリード切断面１１が封止樹脂から露出し、アウターリードの露出面全てがメッキ皮膜５ａで覆われている。
図５は、図１におけるＢ方向から見たアウターリード拡大図である。
アウターリードは、封止樹脂１０の側面から延出しており、その切断面（紙面上、右端）にもメッキ皮膜５ａが被着していることを示している。
次に、本発明の半導体装置の製造方法について説明する。
図６は、本発明の半導体装置の第１の実施例の製造方法を示す鳥瞰図である。
図６（ａ）は、本実施例のリードフレーム１を示す鳥瞰図である。リードフレーム１は、のちに半導体チップを載置するアイランド６と、アイランド６と離れて配置されたインナーリード２と、インナーリード２とつながるアウターリード５、そして、インナーリード２はインナーリード吊りリード３、アイランド６はアイランド吊りリード４によってリードフレーム枠に接続されている。
インナーリード吊りリード３には第１の絞り部１２ａが形成されている。また、インナーリード２とアウターリード５の間には段差部があり、アウターリード下面がインナーリード下面よりも低くなるようにしている。なお、インナーリード下面はアイランド下面と同じ高さとなるようにしている。インナーリード吊りリード３とアイランド吊りリード４には折曲げ部があり、インナーリード２と接続する部分のインナーリード吊りリード３の下面に対し、周囲のリードフレーム枠と接続する部分のインナーリード吊りリード３の下面は相対的に低くなっている。
アイランド吊りリード４についても同様に、アイランド６と接続する部分のアイランド吊りリード４の下面に対し、周囲のリードフレーム枠と接続する部分のアイランド吊りリード４の下面は相対的に低くなっている。すなわち、本説明のリードフレームは、アイランドおよびインナーリードをアップセットしたリードフレームである。このようなリードフレーム１は、所定の厚さの１９４alloy材もしくは銅合金からなる板材の型打ち抜きと型押しによって形成できる。すなわち、アイランド６、インナーリード２、アウターリード５、インナーリード吊りリード３、アイランド吊りリード４の平面形状を決めるために板材の打ち抜きを行う。
次いで、アイランド６、インナーリード３、そして、インナーリード吊りリード３およびアイランド吊りリード４の一部が他の部分に対して相対的に高くなるように下から上方に型押しを行う。このとき、インナーリード２とアウターリード５との間に段差が形成されることになる。同時に、インナーリード吊りリード３およびアイランド吊りリード４にも折曲げ部が形成されることになる。
図６（ｂ）は、ワイヤーボンディング工程後の鳥瞰図である。成形されたリードフレーム１のアイランド６の上にペースト剤８を介して半導体チップ９をダイボンディングし、次いで、半導体チップ表面の電極パッドとインナーリード２とをワイヤ７を介して電気的に接続する。
図６（ｃ）は、樹脂封止工程後の鳥瞰図である。半導体チップ９，ワイヤ７，インナーリード２を覆うように封止樹脂１０にて封止する。図示されていないが、アイランド６の下面も封止樹脂１０によって覆われている。アウターリード５とインナーリード吊りリード３とアイランド吊りリード４の一部が封止樹脂１０から露出し、リードフレーム枠と繋がっている。このとき、インナーリード吊りリード３とアイランド吊りリード４の折曲げ部も封止樹脂１０の外に飛び出している。インナーリード吊りリード３が封止樹脂１０によって覆われる部分と露出する部分の境界には第１の絞り部１２ａが位置する。
図６（ｄ）は、アウターリード切断工程後の鳥瞰図である。封止樹脂１０の側面から露出するアウターリード５の先端部が切断され、リードフレーム枠と切り離され、切断面１１が形成されている。このとき、封止樹脂１０の異なる側面にはインナーリード吊りリード３とアイランド吊りリード４の一部が封止樹脂１０から露出しているが、リードフレーム枠と繋がった状態である。このため、リードフレーム枠とアウターリード切断面１１は電気的な接続を保持した状態であって、この形態で外装電界メッキを施すとアウターリード５の上面、底面、側面だけでなく切断面１１にもメッキ皮膜が形成されることになる。
図６（ｅ）は、外装メッキ工程を経て、インナーリード吊りリード３を切断した後の鳥瞰図である。アウターリード５の表面にはメッキ皮膜５ａが形成され、不要となったインナーリード吊りリード３は第１の絞り部で切断されてリードフレーム枠と切り離される。第１の絞り部は、インナーリード吊りリード３に比べて細く（断面積が小さい）なっているため切断時の負荷が小さく、封止樹脂内に封止されたインナーリードへ伝達されるダメージも小さい。これにより、インナーリードからワイヤが外れるという問題を回避することが可能となる。
アイランド吊りリード４はリードフレーム枠と繋がっているので複数個の半導体装置は１枚のリードフレームに搭載されている状態である。この状態で電気特性検査（ストリップテスト）を行うことで効率的な検査が可能となる。その後、アイランド吊りリード４を切り離して半導体装置を個片化して図６（ｆ）に示す形状を得る。
以上のような製造方法を経ることで、アウターリードの全面にメッキ皮膜が形成され、基板との接続が強固となるだけでなく、インナーリードとワイヤとの良好な接合を保持できる半導体装置を得ることができる。
図７は、本発明の半導体装置の他の実施例を示す平面図である。
図７（ａ）は、図６で説明した半導体装置に用いるリードフレームであって、第１の絞り部１２ａを有するリードフレームの平面図である。封止樹脂１０の外形とリードフレームの第１の絞り部１２ａが重なり合うことが本実施例の特徴である。第１の絞り部１２ａの存在によって、インナーリード吊りリードを切断した時のダメージを小さくすることが可能となる。
図７（ｂ）は、図７（ａ）の第１の絞り部１２ａに加え、第２の絞り部１２ｂを有するリードフレームの平面図である。封止樹脂１０の外形とリードフレームの第１の絞り部１２ａが重なり合うことに加え、第２の絞り部１２ｂを封止樹脂１０内に有する構成である。第１の絞り部１２ａの存在によって、インナーリード吊りリードを切断した時のダメージを小さくすることができ、かつ、第２の絞り部１２ｂの存在によって、外部からのダメージがインナーリードへ伝播することを緩和することができる。
図７（ｃ）が図７（ｂ）と異なる点は、第１の絞り部１２ａにさらにＶノッチを施し、絞りＶノッチ形状１２ｃとしたことである。Ｖノッチとは図８に示す断面図のとおり、のちにインナーリード吊りリードを切断する部分にＶノッチを配した形状である。これにより、インナーリード吊りリードを切断時の負荷がさらに小さくなり、封止樹脂内に封止されたインナーリードへ伝達されるダメージもさらに小さくなる。
図７（ｄ）が図７（ｂ）と異なる点は、インナーリード吊りリードの第１の絞り部１２ａと第２の絞り部１２ｂの間にスルーホールを設けたことである。スルーホールの中には封止樹脂が充填され、インナーリード吊りリードの切断時のダメージを内部に伝えにくいという効果を有する。スルーホールの存在は充填された封止樹脂による吊りリードの固定というだけでなく、第１の絞り部１２ａと第２の絞り部１２ｂの間のスルーホールの周囲のリードの断面積を小さくするため上記のような効果を有する。
１ リードフレーム
２ インナーリード
３ インナーリード吊りリード
４ アイランド吊りリード
５ アウターリード
５a メッキ皮膜
６ アイランド
７ ワイヤ
８ ペースト剤
９ 半導体チップ
１０ 封止樹脂
１１ アウターリード切断面
１２ａ 第１の吊りリード絞り部
１２ｂ 第２の吊りリード絞り部
１２ｃ 吊りリード絞りＶノッチ形状
１２ｄ 吊りリード部スルーホール形状

Claims (5)

  1. リードフレームのアイランド上に載置された半導体チップを覆う封止樹脂と、前記封止樹脂から側面に延出するアウターリードとからなる半導体装置であって、
    前記アウターリードと接続されたインナーリードと、
    前記インナーリードに接続し、前記封止樹脂から延出するインナーリード吊りリードと、
    前記アウターリード全表面に設けられたメッキ皮膜とを備え、
    前記インナーリード吊りリードは、平面視的に前記封止樹脂の外形と重畳する第１の絞り部を有し、前記封止樹脂内に第２の絞り部を有することを特徴とする半導体装置。
  2. 前記第１の絞り部にはＶノッチが設けられることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の絞り部と前記第２の絞り部の間にはスルーホールが設けられることを特徴とする請求項１記載の半導体装置。
  4. アイランドと、前記アイランドと近接するインナーリードと、前記インナーリードに接続されたインナーリード吊りリードおよびアウターリードと、前記アイランドに接続されたアイランド吊りリードと、を備え、前記インナーリード吊りリードには第１の絞り部を有するリードフレームを準備する工程と、
    半導体チップをダイボンディングとワイヤーボンディングと樹脂封止する工程と、
    前記アウターリードの先端を切断する工程と、
    電解メッキにて前記アウターリードの切断面にメッキ皮膜を形成する工程と、
    前記インナーリード吊りリードを前記第１の絞り部で切断する工程と、
    前記アイランド吊りリードを切断する工程と、
    からなることを特徴とする半導体装置の製造方法。
  5. 前記インナーリード吊りリードの切断と前記アイランド吊りリードの切断の間に電気特性検査工程を有することを特徴とする請求項４記載の半導体装置の製造方法。
JP2014056450A 2014-03-19 2014-03-19 半導体装置及びその製造方法 Expired - Fee Related JP6370071B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014056450A JP6370071B2 (ja) 2014-03-19 2014-03-19 半導体装置及びその製造方法
US14/644,249 US9698064B2 (en) 2014-03-19 2015-03-11 Semiconductor device having semiconductor chip mounted on lead frame
TW104107735A TWI654729B (zh) 2014-03-19 2015-03-11 半導體裝置及其製造方法
KR1020150037418A KR102330403B1 (ko) 2014-03-19 2015-03-18 반도체 장치 및 그 제조 방법
CN201510121149.XA CN104934404B (zh) 2014-03-19 2015-03-19 半导体装置及其制造方法
US15/495,058 US10043721B2 (en) 2014-03-19 2017-04-24 Method of manufacturing semiconductor device having semiconductor chip mounted on lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014056450A JP6370071B2 (ja) 2014-03-19 2014-03-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015179737A JP2015179737A (ja) 2015-10-08
JP6370071B2 true JP6370071B2 (ja) 2018-08-08

Family

ID=54121501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014056450A Expired - Fee Related JP6370071B2 (ja) 2014-03-19 2014-03-19 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US9698064B2 (ja)
JP (1) JP6370071B2 (ja)
KR (1) KR102330403B1 (ja)
CN (1) CN104934404B (ja)
TW (1) TWI654729B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332251B2 (ja) 2015-12-09 2018-05-30 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
CN106048679A (zh) * 2016-05-30 2016-10-26 北京首钢微电子有限公司 一种集成电路的电镀方法
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
JP7156673B2 (ja) * 2018-08-08 2022-10-19 日清紡マイクロデバイス株式会社 半導体装置
US11145574B2 (en) 2018-10-30 2021-10-12 Microchip Technology Incorporated Semiconductor device packages with electrical routing improvements and related methods
US11222790B2 (en) 2019-12-26 2022-01-11 Nxp Usa, Inc. Tie bar removal for semiconductor device packaging
US20210305136A1 (en) * 2020-03-27 2021-09-30 Integrated Silicon Solution Inc. Package structure
NL2027540B1 (en) 2021-02-11 2022-09-12 Sencio B V Semiconductor Lead-on-Chip Assembly
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929035U (ja) * 1982-08-17 1984-02-23 日本電気ホームエレクトロニクス株式会社 リ−ドフレ−ム
JPS59147448A (ja) * 1983-02-12 1984-08-23 Fujitsu Ltd 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法
JPS59178756A (ja) * 1983-03-29 1984-10-11 Toshiba Corp 半導体装置
JPH0233959A (ja) * 1988-07-22 1990-02-05 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH05190748A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 電子部品の実装パッケージ製造方法
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
JPH1074882A (ja) * 1996-08-29 1998-03-17 Nec Kansai Ltd リードフレーム及びタイバ切断装置
JP2933036B2 (ja) * 1996-11-29 1999-08-09 日本電気株式会社 中空パッケージ
JPH11145365A (ja) * 1997-11-11 1999-05-28 Toppan Printing Co Ltd Ｉｃ用リードフレーム
JPH11354705A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2000294718A (ja) * 1999-04-05 2000-10-20 Sony Corp 半導体装置及びその製造方法
JP2001077279A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
JP4011076B2 (ja) * 2004-06-28 2007-11-21 株式会社東芝 半導体装置及びその製造方法
JP2006019465A (ja) 2004-07-01 2006-01-19 Mitsui Chemicals Inc 半導体パッケージおよびその製造方法
JP2006332275A (ja) * 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法

Also Published As

Publication number Publication date
TW201546987A (zh) 2015-12-16
US20170229355A1 (en) 2017-08-10
KR102330403B1 (ko) 2021-11-23
TWI654729B (zh) 2019-03-21
US9698064B2 (en) 2017-07-04
US20150270197A1 (en) 2015-09-24
JP2015179737A (ja) 2015-10-08
CN104934404B (zh) 2019-12-06
US10043721B2 (en) 2018-08-07
KR20150109284A (ko) 2015-10-01
CN104934404A (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
JP6370071B2 (ja) 半導体装置及びその製造方法
JP6284397B2 (ja) 半導体装置及びその製造方法
US8853841B2 (en) Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same
US8184453B1 (en) Increased capacity semiconductor package
US9779966B2 (en) Lead frame and semiconductor device
JP4860939B2 (ja) 半導体装置
JP2005057067A (ja) 半導体装置およびその製造方法
TWI611539B (zh) 半導體裝置及其製造方法
US10090228B1 (en) Semiconductor device with leadframe configured to facilitate reduced burr formation
KR20160006608A (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
JP5278037B2 (ja) 樹脂封止型半導体装置
JP4400492B2 (ja) 電子装置
JP6869602B2 (ja) 半導体装置
TWI761105B (zh) 半導體封裝結構及導線架
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180710

R150 Certificate of patent or registration of utility model

Ref document number: 6370071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees