JP2023036447A - リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法 - Google Patents

リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023036447A
JP2023036447A JP2021143508A JP2021143508A JP2023036447A JP 2023036447 A JP2023036447 A JP 2023036447A JP 2021143508 A JP2021143508 A JP 2021143508A JP 2021143508 A JP2021143508 A JP 2021143508A JP 2023036447 A JP2023036447 A JP 2023036447A
Authority
JP
Japan
Prior art keywords
lead frame
substrate
insulating substrate
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021143508A
Other languages
English (en)
Inventor
康亮 池田
Kosuke Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2021143508A priority Critical patent/JP2023036447A/ja
Priority to TW111132462A priority patent/TWI833340B/zh
Priority to CN202211073630.2A priority patent/CN115763413A/zh
Publication of JP2023036447A publication Critical patent/JP2023036447A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】絶縁基板により放熱性を確保しつつ、小型化を図ることができるリードフレーム一体型基板を得る。【解決手段】リードフレーム一体型基板11は、リードフレームの一部からなり、基板パターンを構成する基板パターン部14及びリード端子部16を有するリードフレーム部12と、基板パターン部14及びリード端子部16に接合された絶縁基板18とからなる。【選択図】図9

Description

本発明は、リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法に関する。
下記特許文献1に開示された半導体装置は、第1~第3リードと、第3リード上に配置された半導体素子と、半導体素子のソース電極と第1リードを接続する第1金属リボンと、半導体素子のゲート電極と第2リードを接続する第2金属リボンと、第1~第3リードの一部、半導体素子、並びに、第1及び第2金属リボンを封止した封止樹脂とを備えており、第1~第3リードの先端部が封止樹脂の外部に導出されている。
特開2012-15202号公報
上記の半導体装置は、半導体素子が実装される絶縁基板を備えていないため、半導体装置を小型化することができる。しかしながら、絶縁基板を備える半導体装置と比較して、放熱性や絶縁性が悪いという課題がある。
本発明は上記課題を考慮し、絶縁基板により放熱性や絶縁性を確保しつつ、小型化を図ることができるリードフレーム一体型基板及び半導体装置とそれらの製造方法を得ることを目的とする。
本発明に係るリードフレーム一体型基板は、リードフレームの一部からなり、基板パターンを構成する基板パターン部及びリード端子部を有するリードフレーム部と、前記基板パターン部及び前記リード端子部に接合された絶縁基板とからなる。
本発明に係る半導体装置は、上記のリードフレーム一体型基板と、前記リードフレーム部の前記基板パターン部上に配置された半導体素子と、前記リードフレーム一体型基板及び前記半導体素子を封止した封止樹脂と、を備える。
本発明に係るリードフレーム一体型基板の製造方法は、熱硬化性の樹脂が半硬化してなる樹脂層を有するBステージ絶縁基板の前記樹脂層と、基板パターンを構成する基板パターン部及びリード端子部を有するリードフレーム部とを重ね合わせる重合工程と、重合工程後の前記Bステージ絶縁基板及び前記リードフレーム部を圧着させつつ加熱し、前記樹脂層と前記基板パターン部及び前記リード端子部とを接合する接合工程と、を有する。
本発明に係る半導体装置の製造方法は、基板パターンを構成する基板パターン部及びリード端子部を有するリードフレーム部の前記基板パターン部に半導体素子を接合する素子接合工程と、熱硬化性の樹脂が半硬化してなる樹脂層を有するBステージ絶縁基板の前記樹脂層と、前記素子接合工程後の前記リードフレーム部とをモールド金型のキャビティ内で重ね合わせる金型内重合工程と、前記モールド金型を用いてトランスファー成形を行い、前記Bステージ絶縁基板、前記半導体素子及び前記リードフレーム部を封止する封止樹脂を成形しつつ、前記Bステージ絶縁基板と前記基板パターン部及び前記リード部とを接合する金型内接合工程と、を有する。
本発明に係るリードフレーム一体型基板によれば、リードフレームの一部からなるリードフレーム部が、基板パターンを構成する基板パターン部及びリード端子部を有する。基板パターン部及びリード端子部には、絶縁基板が接合される。この絶縁基板により放熱性や絶縁性を確保することができる。しかも、絶縁基板に形成された基板パターンにリードフレームが接合される構成と比較して、接合のための領域が不要となる分だけ絶縁基板を小型化することができるので、全体構成を小型化することが可能となる。
本発明に係る半導体装置によれば、上記のリードフレーム一体型基板が有するリードフレーム部の基板パターン部上に半導体素子が配置され、当該リードフレーム一体型基板及び半導体素子が封止樹脂により封止される。上記のようにリードフレーム一体型基板を小型化することができるため、本半導体装置の小型化が可能となる。
本発明に係るリードフレーム一体型基板の製造方法によれば、重合工程では、熱硬化性の樹脂が半硬化してなる樹脂層を有するBステージ絶縁基板の樹脂層と、基板パターンを構成する基板パターン部及びリード端子部を有するリードフレーム部とが重ね合わされる。接合工程では、重合工程後のBステージ絶縁基板及びリードフレーム部を圧着させつつ加熱し、樹脂層と基板パターン部及びリード端子部とを接合する。これにより、上記のリードフレーム一体型基板を製造することができる。
本発明に係る半導体装置の製造方法によれば、素子接合工程では、基板パターンを構成する基板パターン部及びリード端子部を有するリードフレーム部の前記基板パターン部に半導体素子を接合する。金型内重合工程では、熱硬化性の樹脂が半硬化してなる樹脂層を有するBステージ絶縁基板の前記樹脂層と、素子接合工程後のリードフレーム部とをモールド金型のキャビティ内で重ね合わせる。金型内接合工程では、前記モールド金型を用いてトランスファー成形を行い、Bステージ絶縁基板、半導体素子及びリードフレーム部を封止する封止樹脂を成形しつつ、Bステージ絶縁基板と基板パターン部及びリード部とを接合する。これにより、上記の半導体装置を製造することができる。
第1実施形態に係る半導体装置を示す斜視図である。 第1実施形態に係る半導体装置を示す平面図である。 封止樹脂の図示を省略した図1に対応する斜視図である。 封止樹脂の図示を省略した図2に対応する平面図である。 第1実施形態に係る半導体装置の製造途中の状態を示す平面図である。 第1実施形態に係る半導体装置が備える絶縁基板を示す平面図である。 図6のF7-F7線に沿った切断面を示す断面図である。 第1実施形態に係る半導体装置が備えるリードフレーム部を示す平面図である。 第1実施形態に係るリードフレーム一体型基板を示す平面図である。 図9のF10-F10線に沿った切断面を示す断面図である。 第1実施形態に係るリードフレーム一体型基板の製造方法における接合工程について説明するための断面図である。 比較例に係る従来の半導体装置を示す平面図である。 図12に示される構成から封止樹脂を省略した状態を示す平面図である。 比較例に係る従来の半導体装置の製造途中の状態を示す平面図である。 図14のF15-F15線に沿った切断面を示す断面図である。 第2実施形態に係る半導体装置の製造方法において、絶縁基板がモールド金型の下型にセットされた状態を示す断面図である。 第2実施形態に係る半導体装置の製造方法における金型内接合工程について説明するための断面図である。 絶縁基板の位置ずれ防止用のリジェクトピンを備えたモールド金型の下型を示す断面図である。 図18に示される下型と、押えピンが設けられたモールド金型の上型とによって、リードフレーム部が絶縁基板に押し付けられた状態を示す断面図である。
<第1の実施形態>
以下、図1~図11を参照して本発明の第1実施形態に係るリードフレーム一体型基板11、半導体装置10、及びリードフレーム一体型基板の製造方法について説明する。なお、各図中においては、図面を見易くするため、一部の符号を省略している場合がある。
図1~図4に示されるように、本実施形態に係る半導体装置10は、リードフレーム部12及び絶縁基板18からなるリードフレーム一体型基板11と、半導体素子24と、リードフレーム一体型基板11及び半導体素子24を封止した封止樹脂34とを備えている。図3及び図4には、図1及び図2に示される構成から封止樹脂34が除去された状態が図示されている。
リードフレーム部12は、図5に示されるリードフレームLFの一部からなり、基板パターンを構成する基板パターン部14と、リード端子部16とを有する。リードフレームLFは、導電性を有する平板材(ここでは銅板)がエッチングやプレスによる打抜きを施されて製造されたものであり、矩形の平板状に形成されている。基板パターン部14は、リードフレームLFの中央部に形成されており、左右に並んだ二つの略矩形平板状に形成されている。リード端子部16は、基板パターン部14からリードフレームLFの外周側へ延びるように設けられている。リード端子部16は、基板パターン部14の一方側には、基板パターン部14の一方側から延びる二つのドレイン端子部16Aを有している。さらに、リード端子部16は、基板パターン部14の他方側には、一つのソース端子部16Bと、二つのゲート端子部16Cと、ソース端子部16Bの基端部側から延びる一つのソースセンス端子16D(半導体素子24のソース電極側の電流検出用端子)と、基板パターン部14の他方側から延びる二つのドレインセンス端子部16E(半導体素子24のドレイン電極側の電流検出用端子)と、二つのサーミスタ用端子部16Fと、グランド用端子16G(必要な端子が増えた場合に追加できるようにと基板のグランドをとるための端子)とを有している。二つのサーミスタ用端子部16Fの基端部側には、二つのサーミスタ用端子部16Fに跨るようにしてサーミスタSが設けられる(図4参照)。
絶縁基板18は、図6及び図7に示されるように、樹脂層20と金属層22とによって構成されている。樹脂層20は、リードフレーム部12の基板パターン部14及びリード端子部16と接合される。金属層22は、熱伝導性が高い金属(ここでは銅箔)からなり、樹脂層20と接合されている。半導体装置10において、金属層22の下面が封止樹脂34から外部に露出するようになっている。
樹脂層20は、熱硬化性の樹脂からなり、当該樹脂の熱硬化によりリードフレーム部12と樹脂層20とが接着されるようになっている。熱硬化性の樹脂としては、例えばエポキシ系の樹脂に熱伝導性フィラーが混錬されたものが用いられる。熱伝導性フィラーとしては、例えばアルミナフィラー、窒化ホウ素フィラーが挙げられる。
絶縁基板18は、図5に示されるように、リードフレームLFの一部であるリードフレーム部12と接合される。その後、リードフレーム部12の基板パターン部14上に二つの半導体素子24(図3及び図4参照)が実装される。半導体素子24は、例えばパワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。半導体素子24は、基板パターン部14に実装される面(絶縁基板18側の面(下面))に形成されたドレイン電極と、反対側の面(絶縁基板18とは反対側の面(上面))に形成されたソース電極26及びゲート電極28とを有している。
図3及び図4に示されるように、半導体素子24のドレイン電極は、基板パターン部14上に導電性接合材を介して接合される。半導体素子24のソース電極26の上方には、導電性を有する平板材(ここでは銅板)によって構成された導体板30が配置されている。導体板30は、二つの半導体素子24のソース電極26及びソース端子部16Bの端部側に導電性接合材を介して接合されている。二つの半導体素子24のゲート電極28はそれぞれ、ゲート端子部16Cの端部側に接続部材32を介して電気的に接続されている。接続部材32は、導電性を有する平板材(ここでは銅板)がプレス成形されて製造されたものであり、ゲート電極28及びゲート端子部16Cの端部側に導電性接合材を介して接合されている。導電性接合材としては、はんだ、鉛フリーはんだ、導電性および接着性を有する合金又は金属、或いは銀ペーストや銀ナノ粒子を有する導電性接着剤などが用いられる。
上記のように、リードフレームLFと接合された絶縁基板18上に半導体素子24等が実装された状態で、封止樹脂34のモールド成形が行われる。その後、リードフレーム部12がリードフレームLFの他の部位から切断されて分離される。リードフレーム部12のリード端子部16のドレイン端子部16A、ソース端子部16B、ゲート端子部16C、ソースセンス端子16D、ドレインセンス端子部16E、サーミスタ用端子部16F及びグランド用端子16Gは、基端部側が封止樹脂34の内部に封止され、先端部側が封止樹脂34から外部に突出して配置される(図1及び図2参照)。ドレイン端子部16A及びソース端子部16Bの突出部分は、封止樹脂34の側面に沿って延び、さらに封止樹脂34の上面と対向するように断面略J字状に曲げられている。これにより、図1及び図2に示される半導体装置10が完成する。この半導体装置10は、本実施形態に係るリードフレーム一体型基板11を備えている。
リードフレーム一体型基板11は、本実施形態に係るリードフレーム一体型基板の製造方法により製造される。この製造方法は、重合工程および接合工程を有する。重合工程では、Bステージ絶縁基板18Bとリードフレーム部12とを重ね合わせる。Bステージ絶縁基板18Bは、図6及び図7に示される絶縁基板18において、樹脂層20の樹脂が半硬化したものである。リードフレーム部12は、図8に示されるように、前述した基板パターン部14及びリード端子部16を有するものであり、図5に示されるリードフレームLFの一部である。重合工程では、図9及び図10に示されるように、Bステージ絶縁基板18Bの樹脂層20にリードフレーム部12が重ね合わされる。
接合工程では、重合工程後のBステージ絶縁基板18B及びリードフレーム部12を圧着させつつ加熱し、樹脂層20と基板パターン部14及びリード端子部16とを接合する。この接合工程には、図11に示される上側治具36及び下側治具38が用いられる。上側治具36は、プレス機の上側天板40に取り付けられ、下側治具38は、プレス機の下側天板42に取り付けられる。
上側治具36及び下側治具38の間には、重合工程後のBステージ絶縁基板18B及びリードフレーム部12が配置され、プレス機によってBステージ絶縁基板18Bの樹脂層20とリードフレーム部12とが互いに圧着される。この際には、上側治具36及び下側治具38が図示しないヒータにより加熱される。これにより、樹脂層20とリードフレーム部12とが熱圧着され、当該熱圧着により硬化する樹脂層20にリードフレーム部12が接着される。これにより、リードフレーム一体型基板11が完成する。なお、本実施形態では、リードフレーム部12がリードフレームLFの他の部位から分離される前に重合工程及び接合工程が行われる。その後、前述した封止樹脂34のモールド成形が行われる。
上記構成のリードフレーム一体型基板11では、リードフレームLFの一部からなるリードフレーム部12が、基板パターンを構成する基板パターン部14及びリード端子部16を有する。基板パターン部14及びリード端子部16には、絶縁基板18が接合される。この絶縁基板18により放熱性を確保することができる。しかも、絶縁基板に形成された基板パターンにリードフレームが接合される従来の構成と比較して、接合のための領域が不要となる分だけ絶縁基板18を小型化することができるので、全体構成を小型化することが可能となる。その結果、リードフレーム一体型基板11を含んで構成された半導体装置10の小型化が可能となる。
上記の効果について、図12~図15に示される従来の半導体装置50(比較例)を用いて補足説明する。なお、図12~図15では、本実施形態に係る半導体装置10と同様の構成に同符号を付している。この半導体装置50は、本実施形態における絶縁基板18の代わりに、絶縁性を有するDCB(Direct Copper Bonding)基板52を備えている。このDCB基板52は、セラミックス基板54と、セラミックス基板54の一方の面に形成された配線パターン56と、セラミックス基板52の他方の面に形成された放熱用の金属層(図示省略)とを備えている。DCB基板52の配線パターン56及び金属層は、例えば銅箔によって構成されている。
図14及び図15に示されるように、DCB基板52の配線パターン56には、入出力配線のために、銅板からなるリードフレームLFがはんだ等の導電性接合材を用いて接合される。このリードフレームLFは、本実施形態におけるリードフレームLFと同様に、銅板にエッチング及びプレスによる打抜きが施されて製造されたものであるが、基板パターン部14に相当する部分を有していない。
また、DCB基板52の配線パターン56上には、本実施形態に係る半導体装置10と同様に、二つの半導体素子24等が実装される(図13参照)。そして、リードフレームLFと接合されたDCB基板52上に半導体素子24等が実装された状態で、封止樹脂34のモールド成形が行われる(図14の二点鎖線参照)。その後、リードフレームLFの不要部分が除去されて、ドレイン端子部16A及びソース端子部16Bが所定形状に曲げられることにより、図12に示される完成品の状態となる。
この半導体装置50では、DCB基板52の配線パターン56とリードフレームLFとを接合するための接合領域JA1、JA2(図13参照)を有するため、これらの接合領域JA1、JA2の分だけ、本実施形態に係る半導体装置10よりも大型化する。特に、大電流(例えば300A~600A)に対応した仕様では、リード端子部16の温度上昇を抑制するために接合領域JA1、JA2の面積が大きくなるため、半導体装置50のパッケージサイズが大きくなる傾向がある。また、リードフレームLFは、DCB基板52の配線パターン56に接合されており、配線パターン56とリードフレームLFとが積層される構成であるため、配線パターン56の分の銅材が無駄になる。
これに対し、本実施形態に係る半導体装置10では、DCB基板52を用いず、Bステージ絶縁基板18と、基板パターン部14を有するリードフレーム部12とを熱圧着するため、上記の接合領域JA1、JA2が不要となり、パッケージの大幅な小型化が図れる。また、本実施形態に係る半導体装置10では、DCB基板52の配線パターン56に相当する銅材が不要になるだけでなく、リードフレームLFにおいてエッチング及びプレス打抜きにより捨てていた銅材が基板パターン部14として有効活用されるため、銅材の無駄が大幅に少なくなる。その結果、低コスト化が可能となる。さらに、リードフレーム部12の基板パターン部14が絶縁基板18に直接接合されるため、配線長を短くすることができる。その結果、配線抵抗や寄生インダクタンスを低減する事が可能となる。
本実施形態では、絶縁基板18が熱硬化性の樹脂からなる樹脂層20を有しており、当該樹脂の熱硬化によりリードフレーム部12が樹脂層20と接着される。このため、例えばリードフレーム部12が樹脂層20とは別の接着剤を用いて樹脂層20に接着される構成と比較して、製造工程の簡素化が可能となる。
さらに、本実施形態では、絶縁基板18は、リードフレーム部12とは反対側に接合された金属層22を有しており、当該金属層22が封止樹脂34から露出して配置される。これにより、放熱性を確保することが容易になる。
<第2の実施形態>
次に、本発明の第2の実施形態について説明する。なお、第1実施形態と基本的に同様の構成及び作用については、第1実施形態と同符号を付与しその説明を省略する。
図16には、第2実施形態に係る半導体装置の製造方法において、絶縁基板18がモールド金型60の下型62にセットされた状態が断面図にて示されている。図17には、第2実施形態に係る半導体装置の製造方法における金型内接合工程の状況が図16に対応した断面図にて示される。
第2実施形態に係る半導体装置の製造方法では、第1実施形態に係る半導体装置10と同様の半導体装置10が製造される。この製造方法は、素子接合工程と、金型内重合工程と、金型内接合工程とを有する。素子接合工程では、リードフレーム部12の基板パターン部14に半導体素子24や接続部材32(図17では図示省略)等が接合される。
金型内重合工程では、図16に示されるように、Bステージ絶縁基板18Bの樹脂層20と、素子接合工程後のリードフレーム部12とがモールド金型60の下型62のキャビティ66内で重ね合わされる。この下型62には、位置ずれ防止用の凹部62Aが形成されており、当該凹部62A内にBステージ絶縁基板18Bの下面側が挿入される。これにより、下型62に対するBステージ絶縁基板18の位置ずれが防止される。
金型内接合工程では、図17に示されるように、モールド金型60の上型64と下型62を用いてトランスファー成形が行われる。これにより、Bステージ絶縁基板18、半導体素子24及びリードフレーム部12を封止する封止樹脂34を成形しつつ、Bステージ絶縁基板18と基板パターン部14及びリード端子部16とを接合する。つまり、金型内接合工程では、モールド樹脂の熱により、Bステージ絶縁基板18の樹脂層20が加熱されて硬化する。そして、この樹脂層20の熱硬化によってリードフレーム部12が樹脂層20と接着される。
その後、リードフレーム部12がリードフレームLFの他の部位から分離され、ドレイン端子部16A及びソース端子部16Bに曲げ加工が施されることにより、半導体装置10が完成する。この実施形態では、第1実施形態と比較して、例えば製造工程の工数を削減することができる。それ以外の点では、第1実施形態と基本的に同様の効果が得られる。
なお、上記第2実施形態では、下型62には、位置ずれ防止用の凹部62Aが形成された構成にしたが、これに限るものではない。例えば図18に示される変形例のように、絶縁基板18の位置ずれ防止用のリジェクトピン68が下型62に設けられる構成にしてもよい。この変形例では、図19に示されるように、上型64に設けられる押えピン70によってリードフレーム部12が絶縁基板18に押し付けられ、リジェクトピン68が下型62内に退避される。その後、キャビティ66内にモールド樹脂が充填される。
また、上記各実施形態では、絶縁基板18が熱硬化性の樹脂からなる樹脂層20を有し、当該樹脂の熱硬化によりリードフレーム部12が樹脂層20と接着される構成にしたが、これに限るものではない。例えばリードフレーム部12が樹脂層20とは別の接着剤を用いて樹脂層20に接着される構成としてもよい。
また、上記各実施形態では、熱硬化性の樹脂が半硬化してなる樹脂層20を有するBステージ絶縁基板18Bを用いてリードフレーム一体型基板11が製造される構成にしたが、これに限るものではない。例えば絶縁基板18が樹脂層20の代わりに熱伝導性絶縁シートを有する構成にしてもよい。
また、上記各実施形態では、絶縁基板18が金属層22を有する構成にしたが、これに限らず、絶縁基板18が金属層22を有しない構成にしてもよい。また、金属層の材料は、銅に限らず、アルミニウムやチタンニッケル等の熱伝導性の高い材料であればよい。
その他、本発明は、その要旨を逸脱しない範囲で種々変更して実施できる。また、本発明の権利範囲が前記各実施形態に限定されないことは勿論である。
10 半導体装置
11 リードフレーム一体型基板
12 リードフレーム部
14 基板パターン部
16 リード端子部
18 絶縁基板
18B Bステージ絶縁基板
20 樹脂層
22 金属層
24 半導体素子
34 封止樹脂
60 モールド金型
LF リードフレーム

Claims (6)

  1. リードフレームの一部からなり、基板パターンを構成する基板パターン部及びリード端子部を有するリードフレーム部と、
    前記基板パターン部及び前記リード端子部に接合された絶縁基板とからなるリードフレーム一体型基板。
  2. 前記絶縁基板は、熱硬化性の樹脂からなる樹脂層を有し、
    前記リードフレーム部は、前記樹脂の熱硬化により前記樹脂層と接着されている請求項1に記載のリードフレーム一体型基板。
  3. 前記絶縁基板は、前記リードフレーム部とは反対側に接合された金属層を有する請求項1又は2に記載のリードフレーム一体型基板。
  4. 請求項1~3のいずれかに記載のリードフレーム一体型基板と、
    前記リードフレーム部の前記基板パターン部上に配置された半導体素子と、
    前記リードフレーム一体型基板及び前記半導体素子を封止した封止樹脂と、を備える半導体装置。
  5. 熱硬化性の樹脂が半硬化してなる樹脂層を有するBステージ絶縁基板の前記樹脂層と、基板パターンを構成する基板パターン部及びリード端子部を有するリードフレーム部とを重ね合わせる重合工程と、
    重合工程後の前記Bステージ絶縁基板及び前記リードフレーム部を圧着させつつ加熱し、前記樹脂層と前記基板パターン部及び前記リード端子部とを接合する接合工程と、を有するリードフレーム一体型基板の製造方法。
  6. 基板パターンを構成する基板パターン部及びリード端子部を有するリードフレーム部の前記基板パターン部に半導体素子を接合する素子接合工程と、
    熱硬化性の樹脂が半硬化してなる樹脂層を有するBステージ絶縁基板の前記樹脂層と、前記素子接合工程後の前記リードフレーム部とをモールド金型のキャビティ内で重ね合わせる金型内重合工程と、
    前記モールド金型を用いてトランスファー成形を行い、前記Bステージ絶縁基板、前記半導体素子及び前記リードフレーム部を封止する封止樹脂を成形しつつ、前記Bステージ絶縁基板と前記基板パターン部及び前記リード部とを接合する金型内接合工程と、を有する半導体素子の製造方法。
JP2021143508A 2021-09-02 2021-09-02 リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法 Pending JP2023036447A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021143508A JP2023036447A (ja) 2021-09-02 2021-09-02 リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法
TW111132462A TWI833340B (zh) 2021-09-02 2022-08-29 引線框架整合基板、半導體裝置、引線框架整合基板之製造方法及半導體裝置之製造方法
CN202211073630.2A CN115763413A (zh) 2021-09-02 2022-09-02 引线框架一体型基板、半导体装置及它们的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021143508A JP2023036447A (ja) 2021-09-02 2021-09-02 リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023036447A true JP2023036447A (ja) 2023-03-14

Family

ID=85349555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021143508A Pending JP2023036447A (ja) 2021-09-02 2021-09-02 リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2023036447A (ja)
CN (1) CN115763413A (ja)
TW (1) TWI833340B (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501371B (zh) * 2009-01-13 2015-09-21 Dainippon Printing Co Ltd A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
WO2014091714A1 (ja) * 2012-12-14 2014-06-19 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6622649B2 (ja) * 2015-12-21 2019-12-18 ホシデン株式会社 非接触通信モジュール
KR102508945B1 (ko) * 2016-04-19 2023-03-09 현대모비스 주식회사 양방향 반도체 패키지
WO2018125185A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Packaging for ultrasonic transducers
JP2018186197A (ja) * 2017-04-26 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置
US20200243430A1 (en) * 2019-01-30 2020-07-30 Delta Electronics, Inc. Package structure and forming method of the same
US11217509B2 (en) * 2020-01-22 2022-01-04 Advanced Semiconductor Engineering, Inc. Semiconductor package structure

Also Published As

Publication number Publication date
TWI833340B (zh) 2024-02-21
CN115763413A (zh) 2023-03-07
TW202312404A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
US10770380B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7449370B2 (en) Production process for manufacturing such semiconductor package
US8203848B2 (en) Circuit device and method of manufacturing the same
JP5339800B2 (ja) 半導体装置の製造方法
JP4634497B2 (ja) 電力用半導体モジュール
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US6992385B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
JP2005191240A (ja) 半導体装置及びその製造方法
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
CN111587486B (zh) 半导体装置以及半导体装置的制造方法
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP2021145036A (ja) 半導体装置の製造方法及び半導体装置
JP2009267054A (ja) 半導体装置およびその製造方法
JP2013138087A (ja) 半導体モジュール及びその製造方法
JP5895549B2 (ja) 半導体装置及びその製造方法
JP2023036447A (ja) リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP6417898B2 (ja) 半導体装置の製造方法
CN221057406U (zh) 一种具有银浆烧结层的功率模块
JP4258391B2 (ja) 半導体装置
JP2004172239A (ja) 樹脂封止型半導体装置及びその製法
CN115223964A (zh) 半导体装置及半导体装置的制造方法
JP2021145037A (ja) 半導体装置の製造方法及び半導体装置
JP2022144711A (ja) 半導体装置の製造方法
CN117936490A (zh) 半导体器件和制造这种半导体器件的方法