JP5971133B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP5971133B2 JP5971133B2 JP2013012353A JP2013012353A JP5971133B2 JP 5971133 B2 JP5971133 B2 JP 5971133B2 JP 2013012353 A JP2013012353 A JP 2013012353A JP 2013012353 A JP2013012353 A JP 2013012353A JP 5971133 B2 JP5971133 B2 JP 5971133B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead terminal
- sealing resin
- solder
- resin body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
アイランド部に対応する第1ランド(31)と、リード端子部に対応する第2ランド(32)とを、同じ一面(12a)に有するプリント基板(12)と、
アイランド部と第1ランドを電気的に接続する第1はんだ(13)と、
リード端子部と第2ランドを電気的に接続する第2はんだ(14)と、を備え、
封止樹脂体のうち、プリント基板の一面と対向する下面(23b)から、アイランド部の下面(20b)及びリード端子部の下面(22b)が露出され、アイランド部の下面に第1はんだが接続され、リード端子部の下面に第2はんだが接続される回路基板であって、
アイランド部の下面は、リード端子部の下面よりも、半導体素子の厚み方向において半導体素子から遠ざかる下方に突出し、
アイランド部の側面(20c)は、厚み方向において下面から一部の範囲であり、封止樹脂体から露出される露出部(20c1)と、該露出部より上方の部分であり、封止樹脂体にて被覆される被覆部(20c2)と、を有し、
第1ランドは、厚み方向に直交する面内において、アイランド部の下面とオーバーラップするオーバーラップ部(31a)と、該オーバーラップ部から延設され、封止樹脂体の下面とオーバーラップする延設部(31b)と、を有し、
第1はんだは、第1ランドの延設部とアイランド部の露出部とを接続する第1フィレット部(13a)を含み、
封止樹脂体(23)の下面(23b)とアイランド部(20)の下面(20b)は、互いに相似な矩形状をなし、
アイランド部は、該アイランド部の下面における4つの隅部(20b1)の少なくとも1つに、凹部(26)を有し、
凹部の底面(26a)は、厚み方向において、封止樹脂体の下面と同じ位置、又は、封止樹脂体の下面よりも半導体素子に対して遠い位置とされることを特徴とする。
さらに、本発明では、アイランド部は、下面の4つの隅部(20b1)の少なくとも1つに、凹部(26)を有し、凹部の底面(26a)は、厚み方向において、封止樹脂体の下面と同じ位置、又は、封止樹脂体の下面よりも半導体素子に対して遠い位置とされる。
これによれば、アイランド部(20)の隅部(20b1)のうち、凹部(26)を設けた部分のはんだ厚を厚くすることができる。これにより、凹部(26)を設けた隅部(20b1)に対応する封止樹脂体(23)の下面(23b)の隅部において、第2はんだ(14)に作用する応力を低減することができる。したがって、第2はんだ(14)の寿命をさらに向上することができる。
図1〜図5に示すように、回路基板10は、要部として、QFN(Quad Flat Non-leaded Package)構造の半導体装置11と、プリント基板12と、半導体装置11とプリント基板12を接続する第1はんだ13及び第2はんだ14と、を備えている。
本実施形態において、上記実施形態に示した回路基板10と共通する部分についての説明は割愛する。
本実施形態において、上記実施形態に示した回路基板10と共通する部分についての説明は割愛する。
Claims (5)
- アイランド部(20)と、該アイランド部の上面(20a)に配置される半導体素子(21)と、前記アイランド部の周囲に位置し、前記半導体素子と電気的に接続される複数のリード端子部(22)と、前記アイランド部、前記半導体素子、及び前記リード端子部を封止する封止樹脂体(23)と、を有する半導体装置(11)と、
前記アイランド部に対応する第1ランド(31)と、前記リード端子部に対応する第2ランド(32)とを、同じ一面(12a)に有するプリント基板(12)と、
前記アイランド部と前記第1ランドを電気的に接続する第1はんだ(13)と、
前記リード端子部と前記第2ランドを電気的に接続する第2はんだ(14)と、を備え、
前記封止樹脂体のうち、前記プリント基板の一面と対向する下面(23b)から、前記アイランド部の下面(20b)及び前記リード端子部の下面(22b)が露出され、前記アイランド部の下面に前記第1はんだが接続され、前記リード端子部の下面に前記第2はんだが接続される回路基板であって、
前記アイランド部の下面は、前記リード端子部の下面よりも、前記半導体素子の厚み方向において前記半導体素子から遠ざかる下方に突出し、
前記アイランド部の側面(20c)は、前記厚み方向において前記下面から一部の範囲であり、前記封止樹脂体から露出される露出部(20c1)と、該露出部より上方の部分であり、前記封止樹脂体にて被覆される被覆部(20c2)と、を有し、
前記第1ランドは、前記厚み方向に直交する面内において、前記アイランド部の下面とオーバーラップするオーバーラップ部(31a)と、該オーバーラップ部から延設され、前記封止樹脂体の下面とオーバーラップする延設部(31b)と、を有し、
前記第1はんだは、前記第1ランドの延設部と前記アイランド部の露出部とを接続する第1フィレット部(13a)を含み、
前記封止樹脂体(23)の下面(23b)と前記アイランド部(20)の下面(20b)は、互いに相似な矩形状をなし、
前記アイランド部は、該アイランド部の下面における4つの隅部(20b1)の少なくとも1つに、凹部(26)を有し、
前記凹部の底面(26a)は、前記厚み方向において、前記封止樹脂体の下面と同じ位置、又は、前記封止樹脂体の下面よりも前記半導体素子に対して遠い位置とされることを特徴とする回路基板。 - 前記第1ランド(31)において、前記延設部(31b)は、前記オーバーラップ部(31a)の全周に設けられることを特徴とする請求項1に記載の回路基板。
- 前記凹部(26)は、前記アイランド部(20)の下面(20b)における4つの隅部(20b1)にそれぞれ設けられることを特徴とする請求項1又は2に記載の回路基板。
- 複数の前記リード端子部(22)の少なくとも1つは、前記厚み方向に直交する前記アイランド部(20)との並び方向において、前記アイランド部側の側面(22c)が、前記下面(22b)から一部の範囲であり、前記封止樹脂体(23)から露出される露出部(22c1)と、該露出部より上方の部分であり、前記封止樹脂体にて被覆される被覆部(22c2)と、を有し、
前記露出部を有する前記リード端子部に対応する前記第2ランド(32)は、前記厚み方向に直交する面内において、前記リード端子部の下面とオーバーラップするオーバーラップ部(32a)と、前記並び方向において、前記オーバーラップ部から延設され、前記封止樹脂体の下面(23b)とオーバーラップする延設部(32c)と、を有し、
前記第2はんだは、前記第2ランドの延設部と前記リード端子部の露出部とを接続する第2フィレット部(14a)を含むことを特徴とする請求項1〜3いずれか1項に記載の回路基板。 - 前記リード端子部の下面における、前記アイランド部側の隅部に、凹部(27)を有し、
前記凹部の底面は、前記厚み方向において、前記封止樹脂体の下面と同じ位置、又は、前記封止樹脂体の下面よりも前記半導体素子に対して遠い位置とされることを特徴とする請求項4に記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012353A JP5971133B2 (ja) | 2013-01-25 | 2013-01-25 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012353A JP5971133B2 (ja) | 2013-01-25 | 2013-01-25 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014143371A JP2014143371A (ja) | 2014-08-07 |
JP5971133B2 true JP5971133B2 (ja) | 2016-08-17 |
Family
ID=51424427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013012353A Active JP5971133B2 (ja) | 2013-01-25 | 2013-01-25 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5971133B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022133486A (ja) * | 2019-07-30 | 2022-09-14 | 株式会社デンソー | 半導体パッケージおよび半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3436159B2 (ja) * | 1998-11-11 | 2003-08-11 | 松下電器産業株式会社 | 樹脂封止型半導体装置の製造方法 |
JP3653460B2 (ja) * | 2000-10-26 | 2005-05-25 | 三洋電機株式会社 | 半導体モジュールおよびその製造方法 |
JP2002164470A (ja) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP4635471B2 (ja) * | 2004-04-22 | 2011-02-23 | ソニー株式会社 | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム |
JP2007150045A (ja) * | 2005-11-29 | 2007-06-14 | Denso Corp | 半導体装置 |
US7405106B2 (en) * | 2006-05-23 | 2008-07-29 | International Business Machines Corporation | Quad flat no-lead chip carrier with stand-off |
JP4767277B2 (ja) * | 2008-04-08 | 2011-09-07 | パナソニック株式会社 | リードフレームおよび樹脂封止型半導体装置 |
JP5176111B2 (ja) * | 2008-06-25 | 2013-04-03 | 日立化成株式会社 | 半導体装置搭載配線板の製造法 |
-
2013
- 2013-01-25 JP JP2013012353A patent/JP5971133B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014143371A (ja) | 2014-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210265244A1 (en) | Electronic package structure | |
JP5401292B2 (ja) | 半導体装置及び通信方法 | |
US20190057992A1 (en) | Sensor package structure | |
JP3173006U (ja) | センサ素子 | |
JP2012253190A (ja) | 半導体パッケージ及びその実装方法 | |
JP4494240B2 (ja) | 樹脂封止型半導体装置 | |
JPWO2019135376A1 (ja) | 高周波モジュール | |
US20190355639A1 (en) | Sensor package structure | |
TWI588948B (zh) | Flat pin type semiconductor device | |
TWM517910U (zh) | 晶片封裝結構 | |
US20130328179A1 (en) | Integrated circuit packaging system with warpage preventing mechanism and method of manufacture thereof | |
JP2008251731A (ja) | 半導体装置 | |
JP2009252894A (ja) | 半導体装置 | |
JP5971133B2 (ja) | 回路基板 | |
US10700111B2 (en) | Optical sensor | |
JP2005252074A (ja) | 半導体装置及び電子装置 | |
JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP6005805B2 (ja) | 半導体装置及び電子装置 | |
JP5078631B2 (ja) | 半導体装置 | |
TWI466262B (zh) | 電磁干擾遮蔽層連接至接地訊號之導線架型半導體封裝構造 | |
JP2011108892A (ja) | パッケージ構造 | |
JP2016219844A (ja) | 半導体装置及び電子装置 | |
JP2006278884A (ja) | 半導体チップの実装方法、半導体チップ実装用スペーサ並びに半導体装置 | |
JP2008305909A (ja) | 半導体装置 | |
JP2005197438A (ja) | Bga型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160627 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5971133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |