JP7366692B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP7366692B2 JP7366692B2 JP2019199795A JP2019199795A JP7366692B2 JP 7366692 B2 JP7366692 B2 JP 7366692B2 JP 2019199795 A JP2019199795 A JP 2019199795A JP 2019199795 A JP2019199795 A JP 2019199795A JP 7366692 B2 JP7366692 B2 JP 7366692B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- gate
- node
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
図1は、実施の形態1に従う電源回路の構成を示す回路図である。図1において、この電源回路は、入力端子T1、出力端子T2、電源ラインL1、接地ラインL2、出力トランジスタ1、分圧器2、および演算増幅器5を備える。
図2は、実施の形態2に従う電源回路の構成を示す回路図であって、図1と対比される図である。図2を参照して、この電源回路が図1の電源回路と異なる点は、演算増幅器5が演算増幅器10で置換されている点である。
図3は、実施の形態3に従う電源回路の構成を示す回路図であって、図2と対比される図である。図3を参照して、この電源回路が図2の電源回路と異なる点は、演算増幅器10が演算増幅器15で置換されている点である。
図4は、実施の形態4に従う電源回路の構成を示す回路図であって、図1と対比される図である。図4を参照して、この電源回路が図2の電源回路と異なる点は、バイアス端子T4が追加され、演算増幅器5が演算増幅器20で置換されている点である。
Claims (4)
- 参照電圧に応じた値の直流電圧を出力端子に出力する電源回路であって、
第1の直流電圧を受ける第1の直流ラインに接続されたソースと、前記出力端子に接続されたドレインと、制御電圧を受けるゲートとを有する出力トランジスタと、
前記出力端子と第2の直流電圧を受ける第2の直流ラインとの間の電圧を分圧してモニタ電圧を生成する分圧器と、
前記モニタ電圧が前記参照電圧になるように前記制御電圧を出力する演算増幅器とを備え、
前記演算増幅器は、
前記第1の直流ラインに接続されたソースと、前記出力トランジスタのゲートに接続されるドレインとを有する第1のトランジスタと、
前記第1のトランジスタのゲートと前記第2の直流ラインとの間に接続され、前記第1および第2の直流電圧間の第3の直流電圧に充電されるコンデンサと、
前記第1の直流ラインに接続されたソースと、ともに第1のノードに接続されたゲートおよびドレインとを有する第2のトランジスタと、
前記第1のノードと前記第1のトランジスタのゲートとの間に接続された抵抗素子と、
それぞれ前記第1のノードおよび前記出力トランジスタのゲートに接続された第1および第2のドレインと、ともに第2のノードに接続された第1および第2のソースと、それぞれ前記モニタ電圧および前記参照電圧を受ける第1および第2のゲートとを有する差動トランジスタ対と、
前記第2のノードと前記第2の直流ラインとの間に定電流を流す電流源とを含む、電源回路。 - 参照電圧に応じた値の直流電圧を出力端子に出力する電源回路であって、
第1の直流電圧を受ける第1の直流ラインに接続されたソースと、前記出力端子に接続されたドレインと、制御電圧を受けるゲートとを有する出力トランジスタと、
前記出力端子と第2の直流電圧を受ける第2の直流ラインとの間の電圧を分圧してモニタ電圧を生成する分圧器と、
前記モニタ電圧が前記参照電圧になるように前記制御電圧を出力する演算増幅器とを備え、
前記演算増幅器は、
前記第1の直流ラインに接続されたソースと、前記出力トランジスタのゲートに接続されるドレインとを有する第1のトランジスタと、
前記第1のトランジスタのゲートと前記第2の直流ラインとの間に接続され、前記第1および第2の直流電圧間の第3の直流電圧に充電されるコンデンサと、
前記第1の直流ラインと第1および第2のノードとの間に接続され、前記第1のノードに流れる第1の電流に応じた値の第2の電流を前記第2のノードに流すカレントミラー回路と、
前記第1および第2のノードと第3のノードとの間に接続され、それぞれ前記モニタ電圧および前記参照電圧を受ける第1および第2のゲートを有する差動トランジスタ対と、
前記第3のノードと前記第2の直流ラインとの間に第1の定電流を流す第1の電流源と、
一方端子が前記第3の直流電圧を受け、他方端子が前記第1のトランジスタのゲートに接続された抵抗素子と、
前記出力トランジスタのゲートと前記第2の直流ラインとの間に第2の定電流を流す第2の電流源とを含む、電源回路。 - 参照電圧に応じた値の直流電圧を出力端子に出力する電源回路であって、
第1の直流電圧を受ける第1の直流ラインに接続されたソースと、前記出力端子に接続されたドレインと、制御電圧を受けるゲートとを有する出力トランジスタと、
前記出力端子と第2の直流電圧を受ける第2の直流ラインとの間の電圧を分圧してモニタ電圧を生成する分圧器と、
前記モニタ電圧が前記参照電圧になるように前記制御電圧を出力する演算増幅器とを備え、
前記演算増幅器は、
前記第1の直流ラインに接続されたソースと、前記出力トランジスタのゲートに接続されるドレインとを有する第1のトランジスタと、
前記第1のトランジスタのゲートと前記第2の直流ラインとの間に接続され、前記第1および第2の直流電圧間の第3の直流電圧に充電されるコンデンサと、
前記第1の直流ラインと第1および第2のノードとの間に接続され、前記第1のノードに流れる第1の電流に応じた値の第2の電流を前記第2のノードに流すカレントミラー回路と、
前記第1および第2のノードと第3のノードとの間に接続され、それぞれ前記モニタ電圧および前記参照電圧を受ける第1および第2のゲートを有する差動トランジスタ対と、
前記第3のノードと前記第2の直流ラインとの間に定電流を流す電流源と、
一方端子が前記第3の直流電圧を受け、他方端子が前記第1のトランジスタのゲートに接続された抵抗素子と、
前記出力トランジスタのゲートと前記第2の直流ラインとの間に接続され、前記第2のノードに接続されたゲートを有する第2のトランジスタとを含む、電源回路。 - 参照電圧に応じた値の直流電圧を出力端子に出力する電源回路であって、
第1の直流電圧を受ける第1の直流ラインに接続されたソースと、前記出力端子に接続されたドレインと、制御電圧を受けるゲートとを有する出力トランジスタと、
前記出力端子と第2の直流電圧を受ける第2の直流ラインとの間の電圧を分圧してモニタ電圧を生成する分圧器と、
前記モニタ電圧が前記参照電圧になるように前記制御電圧を出力する演算増幅器とを備え、
前記演算増幅器は、
前記第1の直流ラインに接続されたソースと、前記出力トランジスタのゲートに接続されるドレインとを有する第1のトランジスタと、
前記第1のトランジスタのゲートと前記第2の直流ラインとの間に接続され、前記第1および第2の直流電圧間の第3の直流電圧に充電されるコンデンサと、
それぞれ第1および第2のノードに接続された第1および第2のドレインと、ともに第3のノードに接続された第1および第2のソースと、それぞれ前記モニタ電圧および前記参照電圧を受ける第1および第2のゲートとを有する差動トランジスタ対と、
前記第3のノードと前記第2の直流ラインとの間に定電流を流す電流源と、
一方端子が前記第3の直流電圧を受け、他方端子が前記第1のトランジスタのゲートに接続された抵抗素子と、
前記第1の直流ラインに接続されたソースと、前記第3の直流電圧を受けるゲートと、前記第1のノードに接続されたドレインとを有する第2のトランジスタと、
前記第1のノードに接続されるソースと、第4のノードに接続されるドレインと、前記第1および第2の直流電圧間の第4の直流電圧を受けるゲートとを有する第3のトランジスタと、
前記第2のノードに接続されるソースと、第5のノードに接続されるドレインと、前記第4の直流電圧を受けるゲートとを有する第4のトランジスタと、
前記第4および第5のノードと前記第2の直流ラインとの間に接続され、前記第4のノードに流れる電流に応じた値の電流を前記第5のノードに流すカレントミラー回路とを含み、
前記第1のトランジスタのドレインは、前記第4のトランジスタを介して前記出力トランジスタのゲートに接続される、電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019199795A JP7366692B2 (ja) | 2019-11-01 | 2019-11-01 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019199795A JP7366692B2 (ja) | 2019-11-01 | 2019-11-01 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021072033A JP2021072033A (ja) | 2021-05-06 |
JP7366692B2 true JP7366692B2 (ja) | 2023-10-23 |
Family
ID=75713316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019199795A Active JP7366692B2 (ja) | 2019-11-01 | 2019-11-01 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7366692B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113162415B (zh) * | 2021-05-08 | 2024-03-15 | 上海爻火微电子有限公司 | 电源的输入输出管理电路与电子设备 |
KR102624225B1 (ko) * | 2021-12-24 | 2024-01-15 | 한국전자기술연구원 | 레플리카 바이어스 기법을 적용한 정전류 공급 회로와 그 적응형 전류 보정 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005250664A (ja) | 2004-03-02 | 2005-09-15 | Oki Electric Ind Co Ltd | 電圧レギュレータ |
JP2007329838A (ja) | 2006-06-09 | 2007-12-20 | Hiji High-Tech Co Ltd | 演算増幅回路 |
JP2012164078A (ja) | 2011-02-04 | 2012-08-30 | Seiko Instruments Inc | ボルテージレギュレータ |
JP2013037659A (ja) | 2011-08-11 | 2013-02-21 | Renesas Electronics Corp | 電圧発生回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8330529B1 (en) * | 2010-01-28 | 2012-12-11 | Xilinx, Inc. | Voltage regulator |
-
2019
- 2019-11-01 JP JP2019199795A patent/JP7366692B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005250664A (ja) | 2004-03-02 | 2005-09-15 | Oki Electric Ind Co Ltd | 電圧レギュレータ |
JP2007329838A (ja) | 2006-06-09 | 2007-12-20 | Hiji High-Tech Co Ltd | 演算増幅回路 |
JP2012164078A (ja) | 2011-02-04 | 2012-08-30 | Seiko Instruments Inc | ボルテージレギュレータ |
JP2013037659A (ja) | 2011-08-11 | 2013-02-21 | Renesas Electronics Corp | 電圧発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2021072033A (ja) | 2021-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10481625B2 (en) | Voltage regulator | |
KR101939843B1 (ko) | 볼티지 레귤레이터 | |
US8456235B2 (en) | Regulator circuit | |
JP4834347B2 (ja) | 定電流回路 | |
JP3808867B2 (ja) | 基準電源回路 | |
US7852142B2 (en) | Reference voltage generating circuit for use of integrated circuit | |
KR101018950B1 (ko) | 정전압 출력 회로 | |
US7714645B2 (en) | Offset cancellation of a single-ended operational amplifier | |
US20160308497A1 (en) | Low drop out voltage regulator and method therefor | |
JP7366692B2 (ja) | 電源回路 | |
US11894817B2 (en) | Slew boost circuit for an operational amplifier | |
US7633346B2 (en) | Transconductance compensating bias circuit and amplifier | |
US20050184805A1 (en) | Differential amplifier circuit | |
JP3626043B2 (ja) | 演算増幅器 | |
JP2003298368A (ja) | 増幅回路 | |
US7420414B2 (en) | Amplifier, and step-down regulator and operational amplifier using the amplifier | |
US8405460B2 (en) | Circuitry for biasing amplifiers | |
KR20190071590A (ko) | 전류 생성 회로 | |
JP2009302781A (ja) | 負帰還増幅器 | |
JP2017079431A (ja) | 電圧比較回路 | |
JP6079184B2 (ja) | レギュレータ回路 | |
JP2011049945A (ja) | プッシュプル増幅回路およびこれを用いた演算増幅回路 | |
JP5555600B2 (ja) | カレントミラー回路 | |
JP2010219486A (ja) | 中間電位発生回路 | |
JP6837894B2 (ja) | 降圧回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231011 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7366692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |