JP2005229505A - カレントミラー回路 - Google Patents

Abstract

【課題】 本発明の目的は、電流の出力と非出力とを高速に切替えることができるカレントミラー回路を提供することである。
【解決手段】 本発明は、時間経過にしたがって大きさが変化する入力電流に追従して変化する出力電流を生成するカレントミラー回路である。入力電流は、第１の電流経路と第２の電流経路とに分流されている。第３の電流経路は、第１の電流経路とトランジスタＱ１およびＱ２を介して接続されることにより、出力電流が流れる。電流制御手段１は、入力電流を流すか否かを制御する。遮断手段２は、電流制御手段が、入力電流が流れていない状態から当該入力電流が流れている状態へと変化させる際に、所定期間だけ第２の電流経路を遮断する。
【選択図】 図１

Description

本発明は、カレントミラー回路に関し、より特定的には、時間経過にしたがって大きさが変化する入力電流に追従して変化する出力電流を生成するカレントミラー回路に関する発明である。

以下に、従来のカレントミラー回路について、図面を参照しながら説明する。図８は、従来のカレントミラー回路の回路図である。

図８に示すカレントミラー回路は、トランジスタＱ１０１、トランジスタＱ１０２、寄生容量Ｃ１０１および可変電流源１０１を備える。当該カレントミラー回路は、トランジスタＱ１０１のドレインから出力する電流Ｉ１と同じ時間的な変化をする電流Ｉｏｕｔを、トランジスタＱ１０２のドレインから出力させるための回路である。なお、ここでは、電流Ｉ１と電流Ｉｏｕｔとは、同じ大きさの電流が流れるものとして説明を行う。

トランジスタＱ１０１およびトランジスタＱ１０２は、同じ特性を持ったＰｃｈＭＯＳトランジスタである。トランジスタＱ１０１のドレインには、電流Ｉ１が流れる。また、トランジスタＱ１０２のドレインには、電流Ｉ１と同じ大きさをもつ電流Ｉｏｕｔが流れる。

寄生容量Ｃ１は、発振防止をする役割を果たし、配線等により発生する寄生容量である。可変電流源１０１は、制御信号Ｖｃｔｒｌに基づいて電流を流す。具体的には、可変電流源１０１は、制御信号ＶｃｔｒｌがＨｉｇｈレベルの場合には、接地方向へとＩ０の大きさをもった電流Ｉｉｎを流す。一方、可変電流源１０１は、制御信号ＶｃｔｒｌがＬｏｗレベルの場合には、電流を流さない。

以上のように構成された従来のカレントミラー回路について、その動作について図面を参照しながら説明を行う。図９は、当該カレントミラー回路が動作する際の各部における電圧および電流を示した図である。具体的には、制御信号Ｖｃｔｒｌは、可変電流源１０１に印加される電位である。電流Ｉｉｎは、可変電流源１０１を流れる電流である。電位ＶＡは、トランジスタＱ１０１のゲート（図８の点Ａ）の電位である。電流Ｉｃは、寄生容量Ｃ１０１から流出する電流である。電流Ｉ１は、トランジスタＱ１０１のドレインから出力される電流である。電流Ｉｏｕｔは、トランジスタＱ１０２のドレインから出力される電流である。なお、図９の横軸は、時間である。

まず、時刻０において、寄生容量Ｃ１には電荷が蓄積されている。そのため、点Ａの電位は、Ｖｃｃとなっている。次に、時刻ｔ１’において制御信号Ｖｃｔｒｌの電位がＬｏｗレベルからＨｉｇｈレベルに上昇する。これにより、可変電流源１０１は、Ｉ０の大きさの電流Ｉｉｎを接地側へと流すようになる。ここで、トランジスタのドレイン−ソース間に流れる電流Ｉ_DSは、式（１）に示される。

Ｉ_DS＝Ｋ（Ｗ／Ｌ）（Ｖ_GS−Ｖ_T）²・・・（１）
なお、Ｋは、μ_nＣ_ox（μ_nは、移動度を示し、Ｃ_oxは、酸化膜容量を示す。）を示す。Ｗはチャネル幅を示す。Ｌはチャネル長を示す。Ｖ_Tは閾値電圧を示す。Ｖ_GSは、ゲート−ソース間の電圧を示す。

時刻ｔ１’において、トランジスタＱ１０１のゲート−ソース間の電圧Ｖ_GSは０であるので、当該トランジスタＱ１０１のドレインから出力する電流Ｉ１の大きさは略０である。そのため、電流Ｉｉｎは、時刻ｔ１’では、寄生容量Ｃ１０１から流れ出る電流Ｉｃと等しくなる。すなわち、電流Ｉｃは、Ｉ０の大きさをもつようになる。

時刻ｔ１’〜ｔ２’の間では、寄生容量Ｃ１０１に蓄積された電荷が電流Ｉｃとして流出するので、点Ａにおける電位ＶＡは降下する。そして、時刻ｔ２’において、電位ＶＡは、Ｖｃｃ−Ｖ_Tまで降下する。このとき、トランジスタＱ１０１のゲート−ソース間の電圧Ｖ_GSは閾値電圧Ｖ_Tとなり、当該トランジスタＱ１０１は導通状態となる。すなわち、電流Ｉ１が流れ始める。これにともない、電流Ｉｏｕｔも流れ始める。

時刻ｔ２’〜ｔ３’の間では、トランジスタＱ１０１のゲート−ソース間の電圧Ｖ_GSは、大きくなっていくので、式（１）にしたがって、トランジスタＱ１０１のドレインから出力される電流Ｉ１は大きくなっていく。同様に、電流Ｉｏｕｔも大きくなっていく。ここで、電流Ｉｉｎは、一定の大きさをもっているので、電流Ｉｃは、電流Ｉ１の増加にしたがって減少していく。

時刻ｔ３’において、寄生容量Ｃ１０１に蓄積された電荷が全て流出し、電流Ｉｃの大きさが０になる。その結果、電流Ｉ１の大きさは、電流Ｉｉｎと等しくなり、Ｉ０となる。また、電流Ｉｏｕｔは、電流Ｉ１と同様に、Ｉ０の大きさをもつようになる。これにより、電流Ｉ１および電流Ｉｏｕｔの立ち上げ動作が完了する。この後、制御信号ＶｃｔｒｌがＬｏｗレベルになるまで、電流Ｉ１および電流Ｉｏｕｔは、Ｉ０の大きさを保つ。

時刻ｔ４’において、制御信号Ｖｃｔｒｌは、ＨｉｇｈレベルからＬｏｗレベルに変化する。応じて、電流Ｉｉｎは０になる。ここで、時刻ｔ４’では、点Ａの電位は十分に低い電位となっている。したがって、トランジスタＱ１０１のゲート−ソース間の電圧Ｖ_GSは、閾値電圧Ｖ_Tよりも大きくなる。そのため、トランジスタＱ１０１は導通状態にあり、電流Ｉ１は流れる。同様に、電流Ｉｏｕｔも流れつづける。なお、電流Ｉ１は、寄生容量Ｃ１０１に流れこむ。したがって、電流ＩＣは、電流Ｉ１と逆の符号を有する。

時刻ｔ４’〜ｔ５’において、電流Ｉ１は、減少する。これは、電流Ｉ１が寄生容量Ｃ１０１に電荷として蓄積され、点Ａの電位ＶＡが上昇するためである。これにともない、電流Ｉｏｕｔも同様に減少する。

時刻ｔ５’において、点Ａの電位ＶＡはＶｃｃ−Ｖ_Tとなる。そのため、トランジスタＱ１０１のゲート−ソース間の電圧Ｖ_GSが閾値電圧よりも小さくなり、トランジスタＱ１０１が遮断状態となる。そして、電流Ｉｃ、電流Ｉ１および電流Ｉｏｕｔが０になる。

時刻ｔ５’〜ｔ６’では、時刻ｔ４’〜ｔ５’の間よりもゆっくりとした速度で、点Ａの電位ＶＡは上昇する。これは、トランジスタＱ１０１およびトランジスタＱ１０２が遮断状態にあっても、微小なリーク電流がソースからドレイン側へと流入するためである。これにより、点Ａの電位ＶＡは、Ｖｃｃとなる。以上で、電流Ｉ１および電流Ｉｏｕｔの立下り動作が完了する。
特開平０７−１１３８２６号公報

ところで、上記従来のカレントミラー回路は、寄生容量Ｃ１０１への充放電時間が必要となるため、高速動作を行うことが困難であるという問題を有していた。具体的には、立ち上げ動作時において、制御信号ＶｃｔｒｌがＬｏｗレベルからＨｉｇｈレベルへと変化しても、電流Ｉ１および電流Ｉｏｕｔは、寄生容量Ｃ１０１の蓄積電荷が全て放電されるまで、Ｉ０の大きさにならない。また、同様に、立下り動作時において、制御信号ＶｃｔｒｌがＨｉｇｈレベルからＬｏｗレベルへと変化しても、電流Ｉ１および電流Ｉｏｕｔは、寄生容量Ｃ１０１に電荷が蓄積されるまで、０にならない。

そこで、本発明の目的は、電流の出力と非出力とを高速に切替えることができるカレントミラー回路を提供することである。

本発明は、時間経過にしたがって大きさが変化する入力電流に追従して変化する出力電流を生成するカレントミラー回路である。具体的には、入力電流は、第１の電流経路と第２の電流経路とに分流されている。第３の電流経路は、第１の電流経路とトランジスタを介して接続されることにより、出力電流が流れる。電流制御手段は、入力電流を流すか否かを制御する。遮断手段は、電流制御手段が、入力電流が流れていない状態から当該入力電流が流れている状態へと変化させる際に、所定期間だけ第２の電流経路を遮断する。

また、遮断手段は、第２の経路に設けられ、当該第２の経路を導通状態と遮断状態とに切替えるトランジスタと、第１の電流を流れていない状態から流れている状態へと変化したことを検出し、第２の経路に設けられたトランジスタを所定期間だけ導通状態に制御する検出回路とを含んでいてもよい。

また、第１の電流経路には、入力電流が流れる。第２の電流経路は、第１の経路に分岐させた状態で設けられる。第３の電流経路は、第１の電流経路とトランジスタを介して接続されることにより、出力電流が流れる。電流制御手段は、入力電流を流すか否かを制御する。導通手段は、電流制御手段が、入力電流が流れている状態から当該入力電流が流れていない状態へと変化させる際に、所定期間だけ第２の電流経路を導通させて、入力電流を第１の経路と第２の経路とに分流させてもよい。

以上のように、本発明に係るカレントミラー回路によれば、電流の出力と非出力とを高速に切替えることができるようになる。

（第１の実施形態）
以下に、本発明の第１の実施形態に係るカレントミラー回路について、図面を参照しながら説明する。図１は、本実施形態に係るカレントミラー回路の構成を示した図である。

図１に示すカレントミラー回路は、トランジスタＱ１、トランジスタＱ２、寄生容量Ｃ１、可変電流源１、ブースト回路２および制御端子３を備える。また、ブースト回路２は、トランジスタＱ３、トランジスタＱ４およびエッジ検出回路４を含む。当該カレントミラー回路は、トランジスタＱ１のドレインから出力する電流Ｉ１とトランジスタＱ４のドレインから出力する電流Ｉ２とをあわせた電流（以下、入力電流と称す）に追従して変化をする電流Ｉｏｕｔを、トランジスタＱ２のドレインから出力させるための回路である。なお、本実施形態では、入力電流と電流Ｉｏｕｔとは、同じ大きさの電流が流れるように設計されているものとする。

さらに、当該カレントミラー回路は、電流Ｉ１が出力されている状態から出力されていない状態へと従来よりも短時間で切替えることができると共に、電流Ｉｏｕｔを入力電流の変化に追従させることができるものである。これを実現するために、当該カレントミラー回路は、入力電流が出力されている状態から出力されていない状態へと切替え制御を行う瞬間において、トランジスタＱ４側の電流経路を導通状態から遮断状態へと切替えている。すなわち、カレントミラー回路は、電流Ｉｏｕｔの大きさの入力電流の大きさに対する比の値であるミラー比を変化させている。以下、カレントミラー回路の回路構成について説明を行う。

トランジスタＱ１のソースおよびトランジスタＱ２のソースには、電源電圧Ｖｃｃが印加される。トランジスタＱ１のドレインとトランジスタＱ１のゲートとは、互いに接続されている。すなわち、トランジスタＱ１は、所謂ダイオード接続されている。さらに、トランジスタＱ１のゲートとトランジスタＱ２のゲートとは、互いに接続される。

トランジスタＱ３のソースには、電源電圧Ｖｃｃが印加される。また、トランジスタＱ３のゲートには、エッジ検出回路２の出力が印加される。トランジスタＱ３のドレインとトランジスタＱ４のソースとは、互いに接続される。また、トランジスタＱ４のゲートとトランジスタＱ４のドレインとは、互いに接続される。すなわち、トランジスタＱ４は、所謂ダイオード接続される。また、トランジスタＱ４のドレインは、トランジスタＱ１のドレインと接続される。

可変電流源１の一端は、トランジスタＱ１のドレインに接続される。また、可変電流源１の他端は接地される。また、可変電流源１およびエッジ検出回路４には、制御信号Ｖｃｔｒｌが印加される。また、寄生容量Ｃ１は、トランジスタＱ１のドレインと可変電流源１との間に付随する。

以上のような構成を有するカレントミラー回路について、以下に、その各部の役割について説明を行う。

トランジスタＱ１は、電源電圧Ｖｃｃの供給を受けて、当該トランジスタＱ１が設けられている電流経路に電流Ｉ１を流す。トランジスタＱ２は、電源電圧Ｖｃｃの供給を受けて、入力電流に追従して変化する電流Ｉｏｕｔを、当該トランジスタＱ２が設けられている電流経路に流す。可変電流源１は、制御信号Ｖｃｔｒｌに基づいて、入力電流の大きさを０と０より大きな値とに切替える。具体的には、可変電流源１は、制御信号ＶｃｔｒｌがＨｉｇｈレベルの場合には、Ｉ０の大きさをもった電流Ｉｉｎを流す。一方、可変電流源１は、制御信号ＶｃｔｒｌがＬｏｗレベルの場合には、電流Ｉｉｎを流さない。制御端子３は、制御信号Ｖｃｔｒｌが入力する端子である。寄生容量Ｃ１は、発振防止をする役割を果たし、配線等により発生する寄生容量である。

ブースト回路２は、入力電流が流れていない状態から流れている状態へと切替え制御されることを、制御信号Ｖｃｔｒｌに基づいて検出し、トランジスタＱ４が設けられた経路を所定期間だけ遮断する。かかる動作を実現するために、ブースト回路２は、トランジスタＱ３、トランジスタＱ４およびエッジ検出回路４を含む。

エッジ検出回路４は、制御信号ＶｃｔｒｌがＬｏｗレベルからＨｉｇｈレベルに立ち上がる瞬間を検出し、その瞬間から所定時間だけトランジスタＱ３が遮断状態となる電圧をトランジスタＱ３のゲートに印加する。トランジスタＱ３は、エッジ検出回路４から出力される電圧に基づいて、導通状態から遮断状態に切替わり、トランジスタＱ４に流れている電流Ｉ２を遮断する。これにより、電流Ｉｏｕｔの大きさの入力電流の大きさに対する比の値であるミラー比が大きくなり、電流Ｉ１および電流Ｉｏｕｔの立ち上がりが俊敏なものとなる。以下に、ミラー比と、入力電流（電流Ｉ１と電流Ｉ２との和）および電流Ｉｏｕｔとの関係について説明を行う。

電流Ｉｏｕｔの大きさの入力電流の大きさに対する比の値であるミラー比は、トランジスタＱ２におけるチャネル幅と、トランジスタＱ１におけるチャネル幅と、トランジスタＱ４におけるチャネル幅とに依存している。具体的には、トランジスタＱ３が導通している状態では、ミラー比は、トランジスタＱ２におけるチャネル幅の、トランジスタＱ４におけるチャネル幅とトランジスタＱ１におけるチャネル幅との和に対する比の値に比例する。一方、トランジスタＱ３が遮断している状態では、ミラー比は、トランジスタＱ２におけるチャネル幅のトランジスタＱ１におけるチャネル幅に対する比の値に比例する。なお、各トランジスタは、同じ深さ、同じ長さおよび同じ濃度のチャネルを有するものとする。

本実施形態に係るカレントミラー回路は、電流Ｉ１および電流Ｉｏｕｔの立ち上がり動作時以外については、トランジスタＱ３を導通状態に制御して、ミラー比が相対的に小さな値である１となるようにしている。これに対して、電流Ｉ１および電流Ｉｏｕｔの立ち上がり動作時には、トランジスタＱ３を遮断状態に制御して、ミラー比が相対的に大きな値である２となるように制御している。すなわち、立ち上がり動作時には、通常動作時よりも入力電流を少なくしている。これにより、立ち上がり時に、電流Ｉｉｎに占める入力電流の割合が小さくなり、電流Ｉｉｎに占める電流Ｉｃの占める割合が大きくなる。その結果、寄生容量Ｃ１に蓄積された電荷が短時間に流出するようになり、電流Ｉ１および電流Ｉｏｕｔの俊敏な立ち上げを実現している。

以上のように構成されたカレントミラー回路について、以下にその動作いついて図面を参照しながら説明する。図２は、本実施形態に係るカレントミラー回路が動作する際における、各部の電流および電圧の変化の様子を示した図である。なお、実線は、本実施形態に係るカレントミラー回路におけるものであり、点線は、従来のカレントミラー回路におけるものである。条件としては、トランジスタＱ１、トランジスタＱ２、トランジスタＱ４、トランジスタＱ１０１およびトランジスタＱ１０２のチャネル幅の比は、１：２：１：２：２であるとする。各トランジスタのその他の条件は、全て同じである。また、可変電流源１および可変電流源１０１に流れる電流Ｉｉｎは、Ｉ０とする。

まず、時刻０〜ｔ１までの間では、制御信号ＶｃｔｒｌはＬｏｗレベルである。そのため、トランジスタＱ３は、導通状態に制御される。その結果、点Ａにおける電位ＶＡは、電源電圧Ｖｃｃと等しくなる。

時刻ｔ１において、制御信号ＶｃｔｒｌがＬｏｗレベルからＨｉｇｈレベルに変化する。これにより、可変電流源１は、Ｉ０の大きさの電流Ｉｉｎを流す。応じて、寄生容量Ｃ１からＩ０の大きさの電流Ｉｃが流れる。また、この際、エッジ検出回路４は、制御信号Ｖｃｔｒｌの変化を検出し、Ｈｉｇｈレベルの電圧をトランジスタＱ３のゲート電極に出力する。応じて、トランジスタＱ３は、遮断状態に制御される。なお、時刻ｔ１において、点Ａの電位ＶＡは、Ｖｃｃであるので、トランジスタＱ１は、遮断状態に制御されている。したがって、電流Ｉ１の大きさは０である。

時刻ｔ１〜ｔ２において、寄生容量Ｃ１からＩ０の大きさの電流Ｉｃが流出する。これにともない、点Ａの電位ＶＡも降下する。そして、時刻ｔ２において、点Ａの電位ＶＡは、トランジスタＱ１の閾値電圧であるＶ_Tだけ降下する。これにより、トランジスタＱ１が導通状態に制御される。

時刻ｔ２〜ｔ３において、寄生容量Ｃ１から流出する電流Ｉｃは、Ｉ０から０へと減少する。これにともない、トランジスタＱ１を流れる電流Ｉ１は、０からＩ０へと増加する。すなわち、電流Ｉｃと電流Ｉ１とは、総和がＩ０を保った状態で変動する。また、このとき、電流Ｉｏｕｔは、０から２Ｉ０へと増加する。これは、トランジスタＱ１のチャネル幅とトランジスタＱ２のチャネル幅との比が、１：２（すなわち、ミラー比が２）となっており、トランジスタＱ２には、トランジスタＱ１の２倍の電流が流れるからである。また、時刻ｔ２〜ｔ３において、本願に係る電流Ｉｃおよび電流Ｉ１の変化量は、従来の電流Ｉｃおよび電流Ｉ１よりも大きくなっている。そのため、電流Ｉ１の立ち上がり時間が短くなっている。

時刻ｔ３において、エッジ検出回路４から出力される電圧がＬｏｗレベルに降下する。応じて、トランジスタＱ３が遮断状態から導通状態へと切替えられる。これにより、トランジスタＱ３およびトランジスタＱ４に電流Ｉ２が流れ始める。ここで、時刻ｔ３において、点Ａの電位ＶＡは、トランジスタＱ１およびトランジスタＱ４にＩ０の電流を流すだけの電位となっている。そのため、電流Ｉ１および電流Ｉ２の大きさは、共にＩ０となる。

時刻ｔ３〜ｔ４において、電流Ｉ１の一部および電流Ｉ２の一部が、寄生容量Ｉｃに流れこむ。そのため、当該寄生容量Ｉｃには、電荷が蓄積され、点Ａの電位ＶＡも上昇する。その後、時刻ｔ４において、電流Ｉ１および電流Ｉ２はＩ０／２になる。この後、時刻ｔ４〜ｔ５の間において、電流Ｉ１および電流Ｉ２は、それぞれＩ０／２の状態を維持する。また、電流Ｉｏｕｔは、Ｉ０の値を維持する。これは、トランジスタＱ４のチャネル幅とトランジスタＱ１のチャネル幅との和と、トランジスタＱ２のチャネル幅とが等しくなっている（すなわち、ミラー比が１）ので、電流Ｉ１と電流Ｉ２との和と、電流Ｉｏｕｔとが等しくなるからである。

時刻ｔ５において、制御信号ＶｃｔｒｌがＨｉｇｈレベルからＬｏｗレベルへと下降する。これにより、可変電流源１を流れる電流Ｉｉｎが０になる。応じて、電流Ｉ１および電流Ｉ２は、時刻ｔ５〜ｔ６において、０へと減少する。さらに、電流Ｉ１および電流Ｉ２の減少に伴い、電流ＩｏｕｔもＩ０から０へと減少する。なお、時刻ｔ５〜ｔ６の間に流れた電流Ｉ１および電流Ｉ２は、寄生容量Ｃ１へと流れこむ。そのため、電流Ｉｃは、逆方向に流れ、点Ａの電位ＶＡは、Ｖｃｃ−Ｖ_Tへと上昇する。

時刻ｔ６において、電流Ｉ１、電流Ｉ２および電流Ｉｏｕｔの大きさは０になる。この後、時刻ｔ６〜ｔ７において、トランジスタＱ１、トランジスタＱ３およびトランジスタＱ４のリーク電流により、点Ａの電圧ＶＡがＶｃｃまで上昇する。

以上のように、本実施形態に係るカレントミラー回路によれば、従来のカレントミラー回路よりも、短時間で電流Ｉ１および電流Ｉｏｕｔを立ち上げることが可能となる。以下に、詳しく説明を行う。

一般的にカレントミラー回路では、電流Ｉ１および電流Ｉｏｕｔを立ち上げるためには、寄生容量Ｃ１０１に蓄積された電荷を全て流出させなければならない。かかる問題は、本実施形態に係るカレントミラー回路においても同様である。そこで、本実施形態に係るカレントミラー回路では、電流Ｉ１および電流Ｉｏｕｔの立ち上げ時において、電流Ｉｃの大きさを従来よりも大きくし、より短時間で寄生容量Ｃ１に蓄積された電荷を流出させている。具体的には、従来では、常に一定であったミラー比を、本実施形態では、電流Ｉ１および電流Ｉｏｕｔの立ち上げ時において大きくしている。

ここで、図１の可変電流源Ｉ１を流れる電流Ｉｉｎの大きさはＩ０である。また、電流Ｉｉｎと電流Ｉｃと電流Ｉ１との間には、Ｉｉｎ＝Ｉｃ＋Ｉ１の関係が成立する。上述関係が成立する場合において、本実施形態に係るカレントミラー回路は、立ち上がり時において、トランジスタＱ３を遮断状態に制御し、ミラー比を大きくしている。その結果、電流Ｉ１の大きさが従来よりも小さくなり、電流Ｉｃの大きさは従来よりも大きくなる。これにより、本実施形態において寄生容量Ｃ１に蓄積されていた電荷が、従来の寄生容量Ｃ１０１に蓄積されていた電荷よりも短時間で流出するようになる。その結果、本実施形態に係るカレントミラー回路では、電流Ｉ１および電流Ｉｏｕｔの立ち上がりに必要となる時間が短縮される。

（第２の実施形態）
以下に、本発明の第２の実施形態に係るカレントミラー回路について図面を参照しながら説明する。上記第１の実施形態に係るカレントミラー回路では、電流Ｉ１および電流Ｉｏｕｔの立ち上がりに必要となる時間を短縮することを目的としているのに対して、本実施形態に係るカレントミラー回路は、電流Ｉ１および電流Ｉｏｕｔの立下りに必要となる時間を短縮することを目的としている。なお、図３は、本実施形態に係るカレントミラー回路の構成を示した図である。

図３に示すカレントミラー回路は、トランジスタＱ１１、トランジスタＱ１２、寄生容量Ｃ１、可変電流源１、ブースト回路１２および制御端子３を備える。また、ブースト回路１２は、トランジスタＱ３、トランジスタＱ１４およびエッジ検出回路１４を含む。当該カレントミラー回路は、トランジスタＱ１のドレインから出力する電流Ｉ１とトランジスタＱ４のドレインから出力する電流Ｉ２とをあわせた電流（以下、入力電流と称す）に追従して変化をする電流Ｉｏｕｔを、トランジスタＱ２のドレインから出力させるための回路である。なお、本実施形態では、入力電流と電流Ｉｏｕｔとは、同じ大きさの電流が流れるように設計されているものとする。

さらに、当該カレントミラー回路は、電流Ｉ１が出力されていない状態から出力されている状態へと従来よりも短時間で切替えることができると共に、電流Ｉｏｕｔを入力電流の変化に追従させることができるものである。これを実現するために、当該カレントミラー回路は、入力電流が出力されている状態から出力されていない状態へと切替え制御を行う瞬間において、トランジスタＱ４側の電流経路を遮断状態から導通状態へと切替えている。すなわち、カレントミラー回路は、電流Ｉｏｕｔの大きさの入力電流の大きさに対する比の値であるミラー比を変化させている。ここで、図３に示すカレントミラー回路は、図１に示すカレントミラー回路において、トランジスタＱ１がトランジスタＱ１１に置換され、トランジスタＱ２がトランジスタＱ１２に置換され、トランジスタＱ４がトランジスタＱ１４に置換され、エッジ検出回路４がエッジ検出回路１４に置換されただけである。そのため、各構成要素の接続関係については、これ以上の詳細な説明を省略する。そこで、以下に、図３に示すカレントミラー回路の各構成部の役割について説明を行う。

まず、可変電流源１、制御端子３および寄生容量Ｃ１については、第１の実施形態と同様であるので説明を省略する。トランジスタＱ１１は、電源電圧Ｖｃｃの供給を受けて、当該トランジスタＱ１１が設けられている電流経路に電流Ｉ１を流す。トランジスタＱ１２は、電源電圧Ｖｃｃの供給を受けて、入力電流に追従して変化する電流Ｉｏｕｔを、当該トランジスタＱ１２が設けられている電流経路に流す。

ブースト回路１２は、入力電流が流れている状態から流れていない状態へと切替え制御されることを、制御信号Ｖｃｔｒｌに基づいて検出し、トランジスタＱ４が設けられた経路を所定期間だけ遮断する。かかる動作を実現するために、ブースト回路２は、トランジスタＱ３、トランジスタＱ１４およびエッジ検出回路１４を含む。

エッジ検出回路１４は、制御信号ＶｃｔｒｌがＨｉｇｈレベルからＬｏｗレベルに立下がる瞬間を検出し、その瞬間から所定時間だけトランジスタＱ３が導通状態となる電圧をトランジスタＱ３のゲートに印加する。トランジスタＱ３は、エッジ検出回路１４から出力される電圧に基づいて、遮断状態から導通状態に切替わり、トランジスタＱ１４に流れている電流Ｉ２を流す。これにより、電流Ｉｏｕｔの大きさの入力電流の大きさに対する比の値であるミラー比が小さくなり、電流Ｉ１および電流Ｉｏｕｔの立下りが俊敏なものとなる。以下に、ミラー比と、入力電流（電流Ｉ１と電流Ｉ２との和）および電流Ｉｏｕｔとの関係について説明を行う。

本実施形態に係るミラー回路は、電流Ｉ１および電流Ｉｏｕｔの立下り動作時以外については、トランジスタＱ３を遮断状態に制御して、ミラー比が相対的に大きな値である１となるようにしている。これに対して、電流Ｉ１および電流Ｉｏｕｔの立下り動作時には、トランジスタＱ３を導通状態に制御して、ミラー比が相対的に小さな値である０．５となるように制御している。すなわち、立下り動作時には、通常動作時よりも入力電流を多くしている。これにより、立下り時に、寄生容量Ｃ１に流入する電流量が多くなる。その結果、寄生容量Ｃ１に短時間で電荷を蓄積させることができ、電流Ｉ１および電流Ｉｏｕｔの俊敏な立下りを実現している。

以上のように構成されたカレントミラー回路について、以下にその動作いついて図面を参照しながら説明する。図４は、本実施形態に係るカレントミラー回路が動作する際における、各部の電流および電圧の変化の様子を示した図である。なお、実線は、本実施形態に係るカレントミラー回路におけるものであり、点線は、従来のカレントミラー回路におけるものである。条件としては、トランジスタＱ１１、トランジスタＱ１２、トランジスタＱ１４、トランジスタＱ１０１およびトランジスタＱ１０２のチャネル幅の比は、１：１：１：１：１であるとする。各トランジスタのその他の条件は、全て同じである。また、可変電流源１および可変電流源１０１に流れる電流Ｉｉｎは、Ｉ０とする。

まず、時刻０〜ｔ１までの間では、制御信号ＶｃｔｒｌはＬｏｗレベルである。そのため、トランジスタＱ３は、導通状態に制御される。その結果、点Ａにおける電位ＶＡは、電源電圧Ｖｃｃと等しくなる。

時刻ｔ１において、制御信号ＶｃｔｒｌがＬｏｗレベルからＨｉｇｈレベルに変化する。これにより、可変電流源１は、Ｉ０の大きさの電流Ｉｉｎを流す。応じて、寄生容量Ｃ１からＩ０の大きさの電流Ｉｃが流れる。なお、時刻ｔ１において、点Ａの電位ＶＡは、Ｖｃｃであるので、トランジスタＱ１１は、遮断状態に制御されている。したがって、電流Ｉ１の大きさは０である。

時刻ｔ１〜ｔ２において、寄生容量Ｃ１からＩ０の大きさの電流Ｉｃが流出する。これにともない、点Ａの電位ＶＡも降下する。そして、時刻ｔ２において、点Ａの電位ＶＡは、トランジスタＱ１１の閾値電圧であるＶ_Tだけ降下する。これにより、トランジスタＱ１１が導通状態に制御される。

時刻ｔ２〜ｔ３において、寄生容量Ｃ１から流出する電流Ｉｃは、Ｉ０から０へと減少する。これにともない、トランジスタＱ１１を流れる電流Ｉ１は、０からＩ０へと増加する。すなわち、電流Ｉｃと電流Ｉ１とは、総和がＩ０を保った状態で変動する。また、このとき、電流Ｉｏｕｔは、０からＩ０へと増加する。そして、時刻ｔ３において、電流Ｉ１および電流ＩｏｕｔはＩ０になる。また、時刻ｔ３において、電流Ｉｃは０になる。

時刻ｔ３〜ｔ４において、制御信号Ｖｃｔｒｌは、Ｈｉｇｈレベルを維持する。そして、電流Ｉ１および電流ＩｏｕｔもＩ０を維持する。時刻ｔ４において、制御信号ＶｃｔｒｌがＨｉｇｈレベルからＬｏｗレベルに変化する。応じて、エッジ検出回路１４は、かかる変化を検出し、所定時間だけＬｏｗレベルの電圧をトランジスタＱ３のゲート電極に対して出力する。これにより、トランジスタＱ３は、所定時間だけ導通状態に制御される。応じて、トランジスタＱ３およびトランジスタＱ４にＩ０の大きさの電流Ｉ２が流れ始める。

時刻ｔ４〜ｔ５において、電流Ｉ１、電流Ｉ２および電流ＩｏｕｔがＩ０から０へと減少する。なお、この間に流れた電流Ｉ１および電流Ｉ２については、寄生容量Ｃ１に電荷として蓄積される。したがって、時刻ｔ４〜ｔ５の間において、電流Ｉｃは、逆方向に流れる。なお、従来では、電流Ｉ１のみにより寄生容量Ｃ１に電荷が蓄積されていた。一方、本実施形態では、電流Ｉ１および電流Ｉ２により寄生容量Ｃ１に対して電荷が蓄積されている。そのため、図４に示すように、本実施形態に係るカレントミラー回路は、従来のカレントミラー回路よりも、短時間で寄生容量Ｃ１に電荷を蓄積することができる。すなわち、本実施形態に係るカレントミラー回路は、電流Ｉ１および電流Ｉｏｕｔを短時間で立ち下げることが可能となる。

時刻ｔ５において、電流Ｉ１、電流Ｉ２および電流Ｉｏｕｔの大きさは０になる。さらに、点Ａの電位ＶＡは、Ｖｃｃ−Ｖ_Tとなる。その結果、トランジスタＱ１１は、遮断状態に制御される。この後、時刻ｔ５〜ｔ７において、トランジスタＱ１１、トランジスタＱ３およびトランジスタＱ１４のリーク電流により、点Ａの電圧ＶＡがＶｃｃまで上昇する。

以上のように、本実施形態に係るカレントミラー回路によれば、従来のカレントミラー回路よりも、短時間で電流Ｉ１および電流Ｉｏｕｔを立下げることが可能となる。以下に、詳しく説明を行う。

一般的にカレントミラー回路では、電流Ｉ１および電流Ｉｏｕｔを立下げるためには、寄生容量Ｃ１０１に電荷を蓄積しなければならない。かかる問題は、本実施形態に係るカレントミラー回路においても同様である。そこで、本実施形態に係るカレントミラー回路では、電流Ｉ１および電流Ｉｏｕｔの立下がり時において、寄生容量Ｃ１０１に流れこむ電流の大きさを従来よりも大きくし、より短時間で寄生容量Ｃ１に電荷を蓄積している。具体的には、従来では、常に一定であったミラー比を、本実施形態では、電流Ｉ１および電流Ｉｏｕｔの立下がり時において小さくしている。その結果、本実施形態に係るカレントミラー回路は、従来のカレントミラー回路よりも短時間で立下り動作を行うことが可能となる。

なお、第１の実施形態に係るカレントミラー回路のブースト回路と、第２の実施形態に係るカレントミラー回路のブースト回路とを１つのカレントミラー回路に並列に接続してもよい。

また、第１および第２の実施形態において用いられているトランジスタは、ＰｃｈＭＯＳトランジスタであるとしているが、当該トランジスタはこれに限らない。具体的には、第１および第２の実施形態において用いられるトランジスタは、ＮｃｈＭＯＳトランジスタであってもよい。この場合、回路構成は、図５に示すような回路構成となる。

また、第１および第２の実施形態において用いられるトランジスタは、バイポーラトランジスタであってもよい。各トランジスタにＰＮＰ型トランジスタが用いられた場合には、カレントミラー回路は、図６に示す構成をとる。一方、各トランジスタにＮＰＮ型トランジスタが用いられた場合には、カレントミラー回路は、図７に示す構成をとる。

本発明に係るカレントミラー回路は、電流の出力と非出力とを高速に切替えることができる効果を有し、時間経過にしたがって大きさが変化する入力電流に追従して変化する出力電流を生成するカレントミラー回路等として有用である。

本発明の第１の実施形態に係るカレントミラー回路の構成を示した図 第１の実施形態に係るカレントミラー回路が動作する際における、各部の電流および電圧の変化の様子を示した図 本発明の第２の実施形態に係るカレントミラー回路の構成を示した図 第２の実施形態に係るカレントミラー回路が動作する際における、各部の電流および電圧の変化の様子を示した図 本発明の第１および第２の実施形態に係るカレントミラー回路のその他の構成例を示した図 本発明の第１および第２の実施形態に係るカレントミラー回路のその他の構成例を示した図 本発明の第１および第２の実施形態に係るカレントミラー回路のその他の構成例を示した図 従来のカレントミラー回路の構成を示した図 従来のカレントミラー回路が動作する際における、各部の電流および電圧の変化を示した図

符号の説明

１ 可変電流源
２ ブースト回路
３ 制御端子
４ エッジ検出回路
１２ ブースト回路
１４ エッジ検出回路
Ｑ１ トランジスタ
Ｑ２ トランジスタ
Ｑ３ トランジスタ
Ｑ４ トランジスタ
Ｑ１１ トランジスタ
Ｑ１２ トランジスタ
Ｑ１４ トランジスタ

Claims (3)

1. 時間経過にしたがって大きさが変化する入力電流に追従して変化する出力電流を生成するカレントミラー回路であって、
   前記入力電流は、第１の電流経路と第２の電流経路とに分流されており、
   前記第１の電流経路とトランジスタを介して接続されることにより、前記出力電流が流れる第３の電流経路と、
   前記入力電流を流すか否かを制御する電流制御手段と、
   前記電流制御手段が、前記入力電流が流れていない状態から当該入力電流が流れている状態へと変化させる際に、所定期間だけ前記第２の電流経路を遮断する遮断手段とを備える、カレントミラー回路。
2. 前記遮断手段は、
   前記第２の経路に設けられ、当該第２の経路を導通状態と遮断状態とに切替えるトランジスタと、
   前記第１の電流を流れていない状態から流れている状態へと変化したことを検出し、前記第２の経路に設けられたトランジスタを所定期間だけ導通状態に制御する検出回路とを含む、請求項１に記載のカレントミラー回路。
3. 時間経過にしたがって大きさが変化する入力電流に追従して変化する出力電流を生成するカレントミラー回路であって、
   前記入力電流が流れる第１の電流経路と、
   前記第１の経路に分岐させた状態で設けられる第２の電流経路と、
   前記第１の電流経路とトランジスタを介して接続されることにより、前記出力電流が流れる第３の電流経路と、
   前記入力電流を流すか否かを制御する電流制御手段と、
   前記電流制御手段が、前記入力電流が流れている状態から当該入力電流が流れていない状態へと変化させる際に、所定期間だけ前記第２の電流経路を導通させて、前記入力電流を前記第１の経路と前記第２の経路とに分流させる導通手段とを備える、カレントミラー回路。
   
   

Images