JP2007133533A - 基準電圧生成回路 - Google Patents

Abstract

【課題】従来の基準電圧生成回路は、電源電圧変動に対する出力電圧の変動が大きくなる問題があった。
【解決手段】本発明にかかる基準電圧生成回路は、出力電圧Ｖｏとの電圧差が所定の電圧差となる第１の電圧を生成する電圧設定部１１と、第１の電圧が入力され、第１の電圧と実質的に同じ電圧となる第１の電源（ノードＢ）を出力する電圧バッファ部１２とを有し、第２の電源ＧＮＤと第３の電源ＶＣＣとに基づき動作する電圧クランプ回路１０と、出力電圧Ｖｏを生成するバンドギャップ回路１３とを有し、バンドギャップ回路１３は、第２の電源ＧＮＤと電圧クランプ回路１０から出力される第１の電源（ノードＢ）に基づき動作するものである。
【選択図】図１

Description

本発明は基準電圧生成回路に関し、特に電圧クランプ回路によって生成されたクランプ電圧を電源として基準電圧を生成する基準電圧生成回路に関する。

近年、半導体集積回路の低電源電圧化や低消費電力化が進むにつれて、電源電位変動や温度変動が半導体集積回路の回路動作に及ぼす影響が大きくなってきている、そのため、回路にはこれらの変動に対して高い安定性が要求されるようになってきた。その半導体集積回路の１つに基準電圧生成回路がある。基準電圧生成回路は、他の回路が動作するための基準電圧を生成する回路であり、他の回路に比べて高いレベルの安定性が要求される回路である。

この基準電圧生成回路の一例が特許文献１（従来例１）に開示されている。特許文献１に開示されている基準電圧生成回路１００を図６に示す。従来例１の基準電圧生成回路１００は、基準電圧決定用トランジスタＱ１０３、Ｑ１０４、抵抗Ｒ１、Ｒ２に基づき、（１）式より求まる基準電圧ＶＢＧを基準電圧決定用トランジスタＱ１０３、Ｑ１０４のベースに生成する。ここで、各トランジスタのベース・エミッタ間電圧をＶｂｅ［トランジスタ番号］とする。
ＶＢＧ＝Ｒ１×２（（Ｖｂｅ［Ｑ１０３］−Ｖｂｅ［Ｑ１０４］）／Ｒ２）
＋Ｖｂｅ［Ｑ１０３］ ・・・（１）

この基準電圧は、出力バッファトランジスタＱ１０５で電流能力が高められて出力電圧Ｖｏとなる。この出力バッファトランジスタＱ１０５は、ダイオード接続されて、さらにベースが基準電圧決定用トランジスタＱ１０３、Ｑ１０４のベースと接続されている。また、従来例１の基準電圧生成回路１００は、レベルシフト用トランジスタＱ１０７とＱ１０８とによって、基準電圧決定用トランジスタＱ１０３のコレクタの電圧が出力電圧Ｖｏとなるように構成されている。ここで、各トランジスタのベース・エミッタ間電圧をＶｂｅ［トランジスタ番号］とした場合の基準電圧決定用トランジスタＱ１０３のコレクタの電圧Ｖｃ［Ｑ１０３］を（２）式にて表す。なお、レベルシフト用トランジスタＱ１０７、Ｑ１０８のベース・エミッタ間電圧は、それぞれ実質的に同じ電圧とする。
Ｖｃ［Ｑ１０３］＝Ｖｏ−Ｖｂｅ［Ｑ１０７］＋Ｖｂｅ［Ｑ１０８］≒Ｖｏ・・・（２）

上記の動作によって、従来例１の基準電圧生成回路１００は、基準電圧決定用トランジスタＱ１０３のコレクタ電圧と、出力バッファトランジスタＱ１０５のコレクタ電圧を実質的に同じにすることで、いかなる出力電圧Ｖｏであっても、これらトランジスタのアーリー効果の影響を低減し、出力電圧Ｖｏのバラツキを抑制するものである。

しかしながら、従来例１の基準電圧決定用トランジスタＱ１０４のコレクタ電圧Ｖｃ［Ｑ１０４］は電源電位ＶＣＣとトランジスタＱ１０２のベース・エミッタ電圧Ｖｂｅ［Ｑ１０２］とにより、（３）式で決定される。
Ｖｃ［Ｑ１０４］＝ＶＣＣ−Ｖｂｅ［Ｑ１０２］・・・（３）
（２）式、（３）式より、電源電位ＶＣＣが変動した場合、Ｖｃ［Ｑ１０４］は、Ｖｃ［Ｑ１０３］とは異なる電圧変動となることがわかる。

また、トランジスタのベース・エミッタ電圧Ｖｂｅは、一般的に（４）式で表される。
Ｖｂｅ＝（ｋＴ／ｑ）ｌｎ（１＋Ｖｃｅ／Ｖａ）Ｉｃ／Ｉｓ・・・（４）
ここで、ｋはボルツマン乗数、Ｔは絶対温度、ｑは電子の電荷量、Ｖｃｅはトランジスタのコレクタ・エミッタ間電圧、Ｖａはトランジスタのアーリー電圧、Ｉｃはトランジスタのコレクタ電流、Ｉｓはトランジスタの逆方向飽和電流である。

上記説明より、従来例１の基準電圧生成回路１００は、電源電位ＶＣＣが変動した場合、Ｖｃ［Ｑ１０３］とＶｃ［Ｑ１０４］とは異なる電圧変動となるため、（４）式に示されるＶｃｅが基準電圧決定用トランジスタＱ１０３、Ｑ１０４とでは異なる。これによって、基準電圧決定用トランジスタＱ１０３、Ｑ１０４とでは異なるＶｂｅの変動となるため、（１）式に示されるＶＢＧが変動する問題がある。

また、上記問題を解決するために、基準電圧生成回路の電源電位を安定化させる技術が特許文献２（従来例２）に開示されている。図７に従来例２の基準電圧生成回路２００を示す。図７に示すように、従来例２の基準電圧生成回路２００は、レギュレータ２０２によって、変動の大きな電源電位ＶＣＣ１から変動の小さな電圧ＶＣＣ２を生成する。この電圧ＶＣＣ２を電源として、バンドギャップ回路２０１は、基準電圧Ｖｒｅｆを生成する。

つまり、従来例２の基準電圧生成回路２００は、変動の少ない電圧ＶＣＣ２を生成し、その電圧ＶＣＣ２を電源に用いて基準電圧Ｖｒｅｆを生成することで、電源電位変動に対する基準電圧Ｖｒｅｆの変動を抑制するものである。
特開昭６３−２６６５０９号公報 特開２００３−７８３７号公報

従来例１の基準電圧生成回路は、電源電圧変動に対する出力電圧の変動が大きくなる問題があった。従来例２では、レギュレータ２０２を設けることによってバンドギャップ回路２０１への電源電圧変動を抑制しているが、レギュレータ２０２はオペアンプを有しており、低電圧動作や低消費電力の性能が十分とはいえない問題がある。例えば、バンドギャップ回路２０１にて所望の基準電圧Ｖｒｅｆを出力させるために必要な電源電圧ＶＣＣ２は、Ｖｒｅｆ＋１．５Ｖ程度必要であり、さらに、電源電圧ＶＣＣ２を生成するために必要なレギュレータ２０２の電源電圧ＶＣＣ１はＶＣＣ２＋１．５Ｖ程度必要となる。したがって、従来例２に記載の基準電圧生成回路２００は基準電圧Ｖｒｅｆを得るためにＶｒｅｆ＋３．０Ｖ程度の電源電圧を設定しなければならず、低電圧動作が困難である。

本発明にかかる基準電圧生成回路は、出力電圧との電圧差が所定の電圧差となる第１の電圧を生成する電圧設定部と、前記第１の電圧が入力され、前記第１の電圧と実質的に同じ電圧となる第１の電源を出力する電圧バッファ部とを有し、第２の電源と第３の電源とに基づき動作する電圧クランプ回路と、前記出力電圧を生成するバンドギャップ回路とを有し、前記バンドギャップ回路は、前記第２の電源と前記電圧クランプ回路から出力される前記第１の電源に基づき動作するものである。

本発明の基準電圧生成回路によれば、第３の電源（例えば、電源電圧）が変動した場合であっても、電圧クランプ回路が電源電圧よりも変動の少ない出力電圧に基づいて第１の電源（例えば、ノードＢの電圧）を生成し、このノードＢの電圧を用いてバンドギャップ回路を動作させる。つまり、電源電圧変動が直接関係しないノードＢの電圧に基づいてバンドギャップ回路を動作させることで、バンドギャップ回路は電源電圧の変動の影響を直接受けることなく出力電圧を生成することが可能である。従って、本発明の基準電圧生成回路によれば、電源電圧変動の影響を大幅に抑制した出力電圧を生成することが可能である。

本発明の基準電圧生成回路によれば、少ない素子数で電源電圧変動に対する出力電圧の変動を抑制することが可能であり、消費電力の増加を抑制することが可能である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に実施の形態１にかかる基準電圧生成回路１の回路図を示す。基準電圧生成回路１は、電圧クランプ回路１０とバンドギャップ回路１３とを有している。基準電圧生成回路１は、電圧クランプ回路１０がバンドギャップ回路１３で生成される出力電圧に基づき生成する電圧を電源としてバンドギャップ回路１３を動作させる回路である。なお、以下の説明では、トランジスタの制御端子、第１の端子、第２の端子をそれぞれベース、エミッタ、コレクタとして説明する。

電圧クランプ回路１０は、電圧設定部１１、電圧バッファ部１２、電流設定素子（例えば、抵抗Ｒ１）、抵抗Ｒ２を有している。電圧クランプ回路１０は、第２の電源（例えば、接地電位ＧＮＤ）と第３の電源（例えば、電源電位ＶＣＣ）とに基づき動作する。また、電圧クランプ回路１０は、バンドギャップ回路１３で生成された出力電圧に対して所定の電圧差を有する第１の電源（例えば、ノードＢ）の電圧を生成する。

電圧設定部１１は、第１のトランジスタ（例えば、ＰＮＰトランジスタＱ１）を有している。ＰＮＰトランジスタＱ１は、ベースに出力電圧Ｖｏが接続され、コレクタが接地電位ＧＮＤに接続されている。また、エミッタには出力電圧Ｖｏと所定の電圧差となる第１の電圧を出力する。第１の電圧は、例えばＰＮＰトランジスタの閾値電圧（例えば、ベース・エミッタ間電圧Ｖｂｅ）である。

電圧バッファ部１２は、第２のトランジスタ（例えば、ＮＰＮトランジスタＱ２）と第３のトランジスタ（例えば、ＮＰＮトランジスタＱ２´）とを有している。電圧バッファ部１２は、電圧設定部１１が出力する第１の電圧が入力され、この第１の電圧と実質的に同じ電圧を出力する。ＮＰＮトランジスタＱ２は、ベースとコレクタとが接続されたダイオード接続となっており、エミッタがＰＮＰトランジスタＱ１のエミッタと接続されて、第１の電圧が入力されている。また、ＰＮＰトランジスタＱ２のコレクタは、電流設定素子（例えば、抵抗Ｒ１）の一方の端子に接続されている。抵抗Ｒ１の他方の端子は電源電位ＶＣＣに接続されている。

また、抵抗Ｒ１とＮＰＮトランジスタＱ２のコレクタとを接続する配線にはＮＰＮトランジスタＱ２´のベースが接続されている。ＮＰＮトランジスタＱ２´のコレクタと電源電位ＶＣＣとの間には抵抗Ｒ２が接続されている。ＮＰＮトランジスタＱ２´のエミッタは、電圧クランプ回路１０の出力となっており、この電圧をバンドギャップ回路１３の電源電圧として供給する。

なお、本実施の形態では、ＮＰＮトランジスタＱ２をダイオード接続して使用しているが、これに代えてダイオード素子を使用することも可能である。このように、電圧クランプ回路１０は、バンドギャップ回路１３にて生成された出力電圧をクランプしたものをバンドギャップ回路１３の電源電圧として供給するものである。

バンドギャップ回路１３は、ＮＰＮトランジスタＱ３、Ｑ７、Ｑ８、ＰＮＰトランジスタＱ４、Ｑ５、Ｑ６、抵抗Ｒ３、Ｒ４、Ｒ５、Ｒ６を有している。バンドギャップ回路１３は、第１の電源（例えば、ノードＢ）と第２の電源（例えば、接地電位ＧＮＤ）とに基づき動作する。また、バンドギャップ回路１３は、第４、第５のトランジスタ（例えば、ＮＰＮトランジスタＱ７、Ｑ８）を有し、ＮＰＮトランジスタＱ７、Ｑ８のベースが互いに接続されており、このベース端子に出力電圧を生成する。また、ＮＰＮトランジスタＱ７、Ｑ８のそれぞれのコレクタ電圧は第１の電源（例えば、ノードＢ）に接続される第１、第２の電圧設定素子（例えば、ＰＮＰトランジスタＱ６、Ｑ４）によって設定される。ＰＮＰトランジスタＱ６、Ｑ４によって設定されるＮＰＮトランジスタＱ７、Ｑ８のコレクタ電圧は、それぞれのコレクタ電圧が実質的に同じになるように設定され、例えばノードＢの電圧との差がＰＮＰトランジスタの閾値電圧（例えば、ベース・エミッタ間電圧Ｖｂｅ）となるように設定される。

バンドギャップ回路１３の接続について詳細に説明する。ＰＮＰトランジスタＱ５、Ｑ６はベースが互いに接続されたカレントミラー回路となっている。ＰＮＰトランジスタＱ５、Ｑ６のエミッタはそれぞれノードＢに接続されている。また、ＰＮＰトランジスタＱ６のベースとコレクタとは接続されている。

ＮＰＮトランジスタＱ７、Ｑ８は、それぞれのベースが互いに接続されている。ＮＰＮトランジスタＱ７のコレクタは、ＰＮＰトランジスタＱ６のコレクタに接続され、このノードが第１の接点（ノードＡ）となっている。ＮＰＮトランジスタＱ８のコレクタは、ＰＮＰトランジスタＱ５のコレクタと接続され、このノードが第２の接点（ノードＣ）となっている。ＮＰＮトランジスタＱ７のエミッタと接地電位ＧＮＤとの間には抵抗Ｒ５、Ｒ６が直列に接続されている。ＮＰＮトランジスタＱ８のエミッタは、抵抗Ｒ５と抵抗Ｒ６との間のノードに接続されている。ここで、ＮＰＮトランジスタＱ７のエミッタ面積は、ＮＰＮトランジスタＱ８のエミッタ面積に対してＮ倍の大きさを持っている。

また、ＰＮＰトランジスタＱ４は、エミッタがノードＢに接続され、ベースがノードＣに接続されている。ＰＮＰトランジスタＱ４のコレクタと接地電位ＧＮＤとの間には抵抗Ｒ４が接続されている。ＮＰＮトランジスタＱ３は、エミッタが接地電位ＧＮＤに接続され、ベースがＰＮＰトランジスタのコレクタと抵抗Ｒ４との間に接続されている。ＮＰＮトランジスタＱ３のコレクタとノードＢとの間には抵抗Ｒ３が接続されている。このＮＰＮトランジスタＱ３のコレクタと抵抗Ｒ３との間のノードが出力端子Ｖｏとなっており、出力端子ＶｏはＮＰＮトランジスタＱ７、Ｑ８、ＰＮＰトランジスタＱ１のベースに接続されている。

ここで、図１には図示していないが、ＮＰＮトランジスタＱ７、Ｑ８のベースと電源電位ＶＣＣとの間には起動回路を接続することが好ましい。

実施の形態１にかかる基準電圧生成回路１の動作について説明する。ここで、基準電圧生成回路１に用いられるトランジスタのベース・エミッタ間電圧Ｖｂｅは、（５）式によって表される。
Ｖｂｅ＝（ｋＴ／ｑ）ｌｎ（１＋Ｖｃｅ／Ｖａ）Ｎ・Ｉｃ／Ｉｓ ・・・（５）
（５）式において、ｋは、ｋはボルツマン乗数、Ｔは絶対温度、ｑは電子の電荷量、Ｖｃｅはトランジスタのコレクタ・エミッタ間電圧、Ｖａはトランジスタのアーリー電圧、Ｉｃはトランジスタのコレクタ電流、Ｉｓはトランジスタの逆方向飽和電流、Ｎはトランジスタのエミッタ面積比である。本実施の形態では、ＮＰＮトランジスタＱ７のエミッタ面積は、他のトランジスタのエミッタ面積に対してＮ倍となるように設定されているため、ＮＰＮトランジスタＱ７以外のトランジスタのＮは１となる。

基準電圧生成回路１は、バンドギャップ回路１３でバンドギャップ電圧ＶＢＧを生成し、この電圧を出力端子Ｖｏから出力する。このバンドギャップ電圧ＶＢＧについて説明する。バンドギャップ電圧ＶＢＧは、ＮＰＮトランジスタＱ７、Ｑ８、抵抗Ｒ５、Ｒ６によって求まる電圧である。ＮＰＮトランジスタＱ７のベース・エミッタ間電圧Ｖｂｅ［Ｑ７］とＮＰＮトランジスタのベース・エミッタ間電圧Ｖｂｅ［Ｑ８］との差を抵抗Ｒ５で割ることで電流Ｉ５が求まる。また、ＰＮＰトランジスタＱ６、Ｑ５は、カレントミラーを構成しているため、電流Ｉ５と実質的に同じ電流Ｉ４がＰＮＰトランジスタＱ５にも流れる。この電流Ｉ４はＮＰＮトランジスタＱ８に供給される。つまり、実質的に同じ電流Ｉ４、Ｉ５がそれぞれ、ＮＰＮトランジスタＱ８、Ｑ７に供給される。したがって、バンドギャップ電圧ＶＢＧは（６）式によって表される。
ＶＢＧ＝２＊Ｒ６（（Ｖｂｅ［Ｑ８］−Ｖｂｅ［Ｑ７］）／Ｒ５）＋Ｖｂｅ［Ｑ８］
・・・（６）

生成されたバンドギャップ電圧ＶＢＧは、ＰＮＰトランジスタＱ４、ＮＰＮトランジスタＱ３、抵抗Ｒ３、Ｒ４によって電流能力を高めて、出力端子Ｖｏから出力される。

また、基準電圧生成回路１は、出力電圧ＶＢＧに対して所定の電圧分だけ電位が高いノードＢの電圧ＶＢを電圧クランプ回路１０で生成し、電圧ＶＢをバンドギャップ回路１３に電源として供給する。本実施の形態では、ＰＮＰトランジスタＱ１とＱ６との特性を実質的に同じものとなるように設定し、ＮＰＮトランジスタＱ２とＮＰＮトランジスタＱ２´との特性を実質的に同じものとなるように設定している。これによって、ノードＢの電圧ＶＢは、トランジスタＱ２のベース・エミッタ間電圧Ｖｂｅ［Ｑ２］とした場合、（７）式によって表すことができる。
ＶＢ＝ＶＢＧ＋Ｖｂｅ［Ｑ１］＋Ｖｂｅ［Ｑ２］−Ｖｂｅ［Ｑ２´］
＝ＶＢＧ＋Ｖｂｅ［Ｑ１］ ・・・（７）

ここで、抵抗Ｒ１は、電圧クランプ回路１０で消費される電流Ｉ１を設定するための抵抗であり、電流設定素子として動作する。抵抗Ｒ２はバンドギャップ回路１３で消費される電流Ｉ２を設定するための抵抗である。

実施の形態１にかかる基準電圧生成回路１は、バンドギャップ回路１３が生成した出力電圧Ｖｏに基づき電圧クランプ回路１０が生成する電圧ＶＢを電源としてバンドギャップ回路１３を動作させる。これによって、電源電位ＶＣＣが変動した場合であっても、（７）式より、バンドギャップ回路１３の電源となる電圧ＶＢは電源電位ＶＣＣの変動の影響を受けることはない。

仮に、電源電位ＶＣＣが変動した場合、電流Ｉ１が変動すると、ＰＮＰトランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ［Ｑ１］及びトランジスタＱ２のベース・エミッタ間電圧Ｖｂｅ［Ｑ２］の大きさが変動することが考えられる。しかしながら、（５）式より、電圧Ｖｂｅに対するトランジスタのコレクタ電流Ｉｃの変動は対数比例の関係があるため、トランジスタのコレクタ電流Ｉｃが変動しても、電圧Ｖｂｅに与える影響はごくわずかである。このことより、電圧クランプ回路１０が生成する電圧ＶＢは、電源電位ＶＣＣの変動による電流Ｉ１の変動に対しても安定した電圧であることがわかる。

前述の説明のようにして生成された電圧ＶＢ電源として用いることで、バンドギャップ回路１３のＮＰＮトランジスタＱ７のコレクタ側になるノードＡの電圧ＶＡと、ＮＰＮトランジスタＱ８のコレクタ側になるノードＣの電圧ＶＣとの電圧はそれぞれ、（８）式、（９）式によって表される。
ＶＡ＝ＶＢＧ＋Ｖｂｅ［Ｑ１］−Ｖｂｅ［Ｑ６］・・・（８）
ＶＣ＝ＶＢＧ＋Ｖｂｅ［Ｑ１］−Ｖｂｅ［Ｑ４］・・・（９）

ここで、本実施の形態では、例えば、ＰＮＰトランジスタＱ４をＰＮＰトランジスタＱ１とを実質的に同じ形状とし、ＮＰＮトランジスタＱ３のベース・エミッタ間電圧Ｖｂｅ［Ｑ３］を抵抗Ｒ４で割ることで求まるＰＮＰトランジスタのコレクタ電流Ｉ６をＩ６＝Ｉ５とすることで、Ｖｂｅ［Ｑ６］＝Ｖｂｅ［Ｑ４］として考えることができる。このことより、電圧ＶＡと電圧ＶＣとは実質的に同じ電圧として考えることが可能である。

以上のとおり、実施の形態１のバンドギャップ回路１３は、ＰＮＰトランジスタＱ１、Ｑ６、Ｑ４との特性を実質的に同じにすることで、ＮＰＮトランジスタＱ７、Ｑ８のコレクタ側ノードの電圧をＶＣＣの変動に依存せずＶＡ＝ＶＣとすることが可能である。これによって、２つのトランジスタのそれぞれのベース・コレクタ間電圧は、実質的に一定となることから、２つのトランジスタのコレクタ・エミッタ間の電圧差が実質的に一定となるため、２つのトランジスタに対するアーリー効果の影響が抑制される。これによって、ＮＰＮトランジスタＱ７、Ｑ８の各端子の電圧関係が安定するため、より安定したバンドギャップ電圧ＶＢＧを生成することが可能である。

バンドギャップ回路１３の出力電圧ＶＢＧが安定化することから、バンドギャップ回路の抵抗Ｒ３に流れる電流Ｉ３が安定するため、電圧クランプ回路１０のＮＰＮトランジスタＱ２´を流れる電流Ｉ２が安定する。これによって、ＮＰＮトランジスタＱ２´のコレクタ電流の変動が低減されるため、ＮＰＮトランジスタＱ２´のベース・エミッタ間電圧Ｖｂｅ［Ｑ２´］が安定化され、電圧ＶＢをさらに安定化させることが可能である。

さらに、本実施の形態１では、ＮＰＮトランジスタＱ２´のベース・エミッタ間電圧Ｖｂｅ［Ｑ２´］とトランジスタＱ２のベース・エミッタ間電圧Ｖｂｅ［Ｑ２］との特性を実質的に同じになるように設定している。これによって、例えば温度変動に対してＶｂｅ［Ｑ２］とＶｂｅ［Ｑ２´］とが同じ変化率であれば、電圧ＶＢを周囲温度に関わらずＶＢ＝Ｖｏ＋Ｖｂｅ［Ｑ１］とすることが可能である。

本実施の形態１にかかる基準電圧生成回路１は、上記説明より、電源電位ＶＣＣの変動に対して安定した電圧ＶＢを生成し、その電圧ＶＢに基づきバンドギャップ電圧ＶＢＧを生成することで、電源電位ＶＣＣの変動の影響が非常に小さい出力電圧Ｖｏ（ＶＢＧ）をえる回路である。基準電圧生成回路１の動作に必要な最低電源電位は、ＶＣＣ＝ＶＢＧ＋Ｖｂｅ［Ｑ１］＋Ｖｂｅ［Ｑ２´］となり例えば、ＶＣＣ＝ＶＢＧ＋１．２Ｖ程度から動作が可能であり、従来例２に比べて低い電圧からの動作が可能である。また、この基準電圧生成回路１の電圧クランプ回路１０は、上記説明のように５素子で構成することが可能である。従来例２ではオペアンプを構成するために５０素子程度が必要になるのに比べて、非常に小さな回路でバンドギャップ回路１３の電源を安定化することが可能である。

また、ＰＮＰトランジスタＱ１、Ｑ４、Ｑ６を実施的に同じ特性とすることで、各素子が発生する電圧等の値の変動量は、製造バラツキ、温度変動等に対して同じになる。さらに、ＮＰＮトランジスタＱ２とＮＰＮトランジスタＱ２´とを実質的に同じ特性とすることで、各素子が発生する電圧等の値の変動量は、製造バラツキ、温度変動等に対して同じになる。つまり、これらの素子の特性を調節することで、互いの変動量を打ち消すことが可能になり、回路動作をさらに安定化させることが可能である。

ここで、本実施の形態にかかる基準電圧回路１の電源電位ＶＣＣの変動に対する出力電圧の変動の特性の一例を図２に示す。図２において、縦軸は電源電位ＶＣＣの変動に対する出力電圧の変動の比を示すＰＳＲＲ（Power Supply Ripple Rejection）を示し、横軸はリップルの周波数を表している。このＰＳＲＲは、一般的に低周波数側で−１００ｄＢよりも低いことが求められる。図２より、本実施の形態にかかる基準電圧生成回路１は、１０ｋＨｚ以下のリップル周波数領域で−１００ｄＢ以下の性能を有し、一般的なリップルの基準よりも高性能であることがわかる。

実施の形態２
実施の形態２にかかる基準電圧生成回路２を図３に示す。実施の形態２にかかる基準電圧生成回路２は、実施の形態１にかかる基準電圧生成回路１の電圧クランプ回路１０の動作電流Ｉ１を設定している抵抗Ｒ１を、電流源Ｉ１に置き換えた電圧クランプ回路２０を有している。

電流源Ｉ１は、出力抵抗が非常に高いために、電源電位ＶＣＣが変動したとしても、出力される電流値の変動が非常に小さい。これによって、実施の形態１にかかる基準電圧生成回路１では、電源電位ＶＣＣの変動によって電流Ｉ１が変動していたのに対して、実施の形態２にかかる基準電圧生成回路２は、電源電位ＶＣＣが変動しても電流Ｉ１の値はほとんど変動しない。

つまり、実施の形態２にかかる電圧クランプ回路１０で生成される電圧ＶＢは、実施の形態１にかかる電圧クランプ回路１０で生成される電圧ＶＢよりも安定した電圧となる。このような安定した電圧ＶＢを用いることで、実施の形態２にかかる基準電圧生成回路２は、実施の形態１にかかる基準電圧生成回路１よりもＰＳＲＲの特性を良好なものとすることが可能である。

ここで、図３の電流源Ｉ１を具体例を示した回路図を図４、５に示す。図４の電圧クランプ回路２０は、抵抗Ｒ１ａとＲ１ｂとが電源電位ＶＣＣとＮＰＮトランジスタＱ２´のベースとの間に直列に接続されている。また、ＰＮＰトランジスタＱ９を有しており、ＰＮＰトランジスタＱ９のエミッタは、抵抗Ｒ１ａとＲ１ｂとの間のノードに接続されており、ベースはＮＰＮトランジスタＱ２´のベースと接続されている。またＰＮＰトランジスタＱ９のコレクタは接地電位ＧＮＤに接続されている。これによって、電流Ｉ１は、Ｉ１＝Ｖｂｅ［Ｑ９］／Ｒ１ｂとなる。

また、図５に示す電圧クランプ回路２０は、例えばバンドギャップ電流源などを電流源Ｉ１とし、それをＰＮＰトランジスタＱ１０、Ｑ１１で構成されるカレントミラーを用いて反転させて、電流Ｉ１'としている。この電流源Ｉ１'が電圧クランプ回路２０の電流源となる。

図４、５で示す電圧クランプ回路２０は、実施の形態１の電圧クランプ回路１０よりも素子数は増加する。しかしながら、これらの回路を用いることで、生成する電圧ＶＢを実施の形態１の電圧クランプ回路１０よりも安定化させることが可能である。

なお、本発明は上記実施の形態に限られたものではなく、適宜変形することが可能である。例えば、カレントミラーを構成するトランジスタのエミッタに抵抗を挿入し、カレントミラー回路に対するアーリー効果を低減することも可能である。また、バンドギャップ回路は、上記実施の形態に限られたものではなく、ＰＮＰトランジスタを用いて電源基準のバンドギャップ回路の構成とするなど、適宜構成を変更することが可能である。

実施の形態１にかかる基準電圧生成回路の回路図である。 実施の形態１にかかる基準電圧生成回路のＰＳＲＲ特性を示す図である。 実施の形態２にかかる基準電圧生成回路の回路図である。 実施の形態２にかかる基準電圧生成回路の回路の具体例を示す図である。 実施の形態２にかかる基準電圧生成回路の回路の具体例を示す図である。 従来例１の基準電圧生成回路の回路図である。 従来例２の基準電圧生成回路の回路図である。

符号の説明

１ 基準電圧生成回路
２ 基準電圧生成回路
１０ 電圧クランプ回路
１１ 電圧設定部
１２ 電圧バッファ部
１３ バンドギャップ回路
Ｑ１、Ｑ４、Ｑ５、Ｑ６、Ｑ９、Ｑ１０、Ｑ１１ ＰＮＰトランジスタ
Ｑ２、、Ｑ２´、Ｑ３、Ｑ７、Ｑ８ ＮＰＮトランジスタ
Ｒ１〜Ｒ６、Ｒ１ａ、Ｒ１ｂ 抵抗

Claims (12)

1. 出力電圧との電圧差が所定の電圧差となる第１の電圧を生成する電圧設定部と、
   前記第１の電圧が入力され、前記第１の電圧と実質的に同じ電圧となる第１の電源を出力する電圧バッファ部とを有し、
   第２の電源と第３の電源とに基づき動作する電圧クランプ回路と、
   前記出力電圧を生成するバンドギャップ回路とを有し、
   前記バンドギャップ回路は、前記第２の電源と前記電圧クランプ回路から出力される前記第１の電源に基づき動作する基準電圧生成回路。
2. 前記電圧クランプ回路は、さらに前記電圧バッファ部と前記第３の電源との間に接続され、前記電圧設定部と前記電圧バッファ部とに供給する電流の電流量を設定する電流設定素子を有していることを特徴とする請求項１に記載の基準電圧生成回路。
3. 前記電圧設定部は、前記出力電圧が制御端子に入力され、第１の端子に前記第１の電圧を生成する第１のトランジスタを有していることを特徴とする請求項１に記載の基準電圧生成回路。
4. 前記電圧バッファ部は、前記第１の電圧が第１の端子に入力され、制御端子と第２の端子が接続される第２のトランジスタと、前記第２のトランジスタの第２の端子に制御端子が接続され、第１の端子から前記第１の電源を出力する第３のトランジスタとを有することを特徴とする請求項１に記載の基準電圧生成回路。
5. 前記第２のトランジスタの制御端子と第１の端子との電圧差と、前記第３のトランジスタの制御端子と第１の端子との電圧差とは、実質的に同じ温度変動を有し、実質的に同じ電圧差となることを特徴とする請求項４に記載の基準電圧生成回路。
6. 前記バンドギャップ回路は、制御端子が互いに接続され、前記制御端子に出力電圧が生成される第４、第５のトランジスタと、
   前記第４のトランジスタの第２の端子と前記第１の電源との間に接続され、前記第１の電源と前記第４のトランジスタの第２の端子との第１の電圧差を設定する第１の電圧設定素子と、
   前記第５のトランジスタの第２の端子と前記第１の電源との間に接続され、前記第１の電源と前記第５のトランジスタの第２の端子との第２の電圧差を前記第１の電圧差と実質的に同じに設定する第２の電圧設定素子と、
   前記第４、第５のトランジスタと前記第１、第２の電圧設定素子とを有しすることを特徴とする請求項１に記載の基準電圧生成回路。
7. 前記第１の電圧と前記出力電圧との電圧差は、前記第１、第２の電圧差と実質的に同じになることを特徴とする請求項１又は６に記載の基準電圧生成回路。
8. 制御端子と、第１の端子と、第２の端子とを有するトランジスタを用いて構成される基準電圧生成回路であって、
   制御端子に出力電圧が入力される第１のトランジスタと、
   前記第１のトランジスタの第１の端子に第１の端子が接続され、制御端子と第２の端子が接続される第２のトランジスタと、
   前記第２のトランジスタの第２の端子に制御端子が接続され、第１の端子に第１の電源を生成するる第３のトランジスタとを有し、
   第２の電源と第３の電源とに基づき動作する電圧クランプ回路と、
   前記出力電圧を生成するバンドギャップ回路とを有し、
   前記バンドギャップ回路は、前記第２の電源と前記電圧クランプ回路が生成する前記第１の電源に基づき動作する基準電圧生成回路。
9. 前記電圧クランプ回路は、さらに前記第２のトランジスタの第２の端子と前記第３の電源との間に接続され、前記第１のトランジスタと前記第２のトランジスタとに供給する電流の電流量を設定する電流設定素子を有していることを特徴とする請求項８に記載の基準電圧生成回路。
10. 前記第２のトランジスタの制御端子と第１の端子との電圧差と、前記第３のトランジスタの制御端子と第１の端子との電圧差とは、実質的に同じ温度変動を有し、実質的に同じ電圧差となることを特徴とする請求項８に記載の基準電圧生成回路。
11. 前記バンドギャップ回路は、制御端子が互いに接続され、前記制御端子に出力電圧が生成される第４、第５のトランジスタと、
    前記第４のトランジスタの第２の端子と前記第１の電源との間に接続され、前記第１の電源と前記第４のトランジスタの第２の端子との第１の電圧差を設定する第１の電圧設定素子と、
    前記第５のトランジスタの第２の端子と前記第１の電源との間に接続され、前記第１の電源と前記第５のトランジスタの第２の端子との第２の電圧差を前記第１の電圧差と実質的に同じに設定する第２の電圧設定素子と、
    前記第４、第５のトランジスタと前記第１、第２の電圧設定素子とを有しすることを特徴とする請求項８に記載の基準電圧生成回路。
12. 前記第１のトランジスタの制御端子と第１の端子との電圧差は、前記第１、第２の電圧差と実質的に同じになることを特徴とする請求項８又は１１に記載の基準電圧生成回路。
    

Images