JP6026528B2 - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- JP6026528B2 JP6026528B2 JP2014519509A JP2014519509A JP6026528B2 JP 6026528 B2 JP6026528 B2 JP 6026528B2 JP 2014519509 A JP2014519509 A JP 2014519509A JP 2014519509 A JP2014519509 A JP 2014519509A JP 6026528 B2 JP6026528 B2 JP 6026528B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- trench gate
- electrode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002019 doping agent Substances 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 30
- 230000000694 effects Effects 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
− 第1の導電型のドリフト層と、
− 第1の導電型とは異なる第2の導電型のコレクタ層であって、ドリフト層とコレクタ電極との間に配置されており、コレクタ電極に電気的に接触する、コレクタ層と、
− ドリフト層とエミッタ電極との間に配置されており、エミッタ電極に電気的に接触しており、ドリフト層から完全に分離されている、第2の導電型のベース層と、
− 第1の導電型の第1のソース領域であって、ベース層の上にエミッタ側に向かって配置され、エミッタ電極に電気的に接触しており、ドリフト層よりも高いドーピング濃度を有している、第1のソース領域と、
− ベース層の横方向に配置されており、ベース層よりも深く、ドリフト層内へ延在しており、第1の絶縁層によって、ベース層と、第1のソース領域と、ドリフト層とから分離されている、第1のトレンチゲート電極であって、チャネルが、エミッタ電極と、第1のソース領域と、ベース層と、ドリフト層との間に形成可能である、第1のトレンチゲート電極と、
− エミッタ側において、第1のトレンチゲート電極の上部に配置されており、エミッタ電極から第1のトレンチゲート電極を電気的に絶縁する、第2の絶縁層と、
− 第1の導電型のエンハンスメント層であって、ベース層とドリフト層との間に配置されており、少なくともエミッタ側に平行な平面で、ドリフト層からベース層を分離する、エンハンスメント層と、
− 第2のトレンチゲート電極と、導電層とを備えるゲート電極であって、第2のトレンチゲート電極と導電層の両方が、接地されており、すなわち、エミッタ電極に電気的に接続されており、第2のトレンチゲート電極は、ベース層の横方向に配置されており、ベース層よりも深く、ドリフト層内へ延在しており、第2のトレンチゲート電極は、第3の絶縁層によって、取り囲む任意の層または領域(ベース層、エンハンスメント層、およびドリフト層)から分離されている。エンハンスメント層は、ベース層がドリフト層と第3の絶縁層とから分離されるように、ベース層を取り囲んでいる。導電層は、第2のトレンチゲート電極の外側に、少なくともベース層の上方の領域まで、カバーして横方向に延在している。導電層は、第4の電気的絶縁層によってベース層から分離されており、第4の電気的絶縁層は、エミッタ側に平行に、および、エミッタ側の上部に配置されている。導電層は、第2のトレンチゲート電極に接触する、ゲート電極と、
− エミッタ側において、第2のトレンチゲート電極の上部に配置されており、導電層がエミッタ電極に電気的に接触するように凹部を有している、第5の絶縁層と、
を備える。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
[1]エミッタ側(11)のエミッタ電極(2)と、前記エミッタ側(11)の反対側のコレクタ側(15)のコレクタ電極(25)との間に、層を有する絶縁ゲート型バイポーラトランジスタ(1)であって、
第1の導電型の、低濃度ドープされたドリフト層(8)と、
前記第1の導電型とは異なる第2の導電型のコレクタ層(9)であって、前記ドリフト層(8)と前記コレクタ電極(25)との間に配置されており、前記コレクタ電極(25)に電気的に接触する、コレクタ層(9)と、
前記ドリフト層(8)と前記エミッタ電極(2)との間に配置されており、前記エミッタ電極(2)に電気的に接触しており、前記ドリフト層(8)から完全に分離されている、第2の導電型のベース層(5)と、
前記第1の導電型の、第1のソース領域(7)であって、前記ベース層(5)の上に前記エミッタ側(11)に向かって配置され、前記エミッタ電極(2)に電気的に接触しており、前記ドリフト層(8)よりも高いドーピング濃度を有している、第1のソース領域(7)と、
前記ベース層(5)の横方向に配置されており、前記ベース層(5)よりも深く、前記ドリフト層(8)内へ延在しており、第1の絶縁層(31)によって、前記ベース層(5)と、前記第1のソース領域(7)と、前記ドリフト層(8)とから分離されている、第1のトレンチゲート電極(3)であって、チャネルが、前記エミッタ電極(2)と、前記第1のソース領域(7)と、前記ベース層(5)と、前記ドリフト層(8)との間に形成可能である、第1のトレンチゲート電極(3)と、
前記エミッタ側(11)において、前記第1のトレンチゲート電極(3)の上部に配置されている、第2の絶縁層(32)と、
前記第1の導電型の、エンハンスメント層(6)であって、前記ドリフト層(8)よりも高いドーピング濃度を有しており、前記ベース層(5)と前記ドリフト層(8)との間に配置されており、少なくとも前記エミッタ側(11)に平行な平面で、前記ドリフト層(8)から前記ベース層(5)を分離する、エンハンスメント層(6)と、
第2のトレンチゲート電極(41)と、導電層(42)とを備えるゲート電極(4)であって、前記第2のトレンチゲート電極(41)と導電層(42)との両方が、前記エミッタ電極(2)に電気的に接続されており、前記第2のトレンチゲート電極(41)は、前記ベース層(5)の横方向に配置されており、前記ベース層(5)よりも深く、前記ドリフト層(8)内へ延在しており、前記第2のトレンチゲート電極(41)は、第3の絶縁層(43)によって、取り囲む任意の層または領域から分離されており、前記エンハンスメント層(8)は、前記ベース層(5)が前記ドリフト層(8)と前記第3の絶縁層(43)とから分離されるように、前記ベース層(5)を取り囲んでおり、前記導電層(42)は、前記第2のトレンチゲート電極(41)の外側に、少なくとも前記ベース層(5)の上方の領域まで、カバーして横方向に延在しており、前記導電層(42)は、第4の電気的絶縁層(44)によって前記ベース層(5)から分離されており、前記導電層(42)は、前記第2のトレンチゲート電極(41)に接触する、ゲート電極(4)と、
前記エミッタ側(11)において、前記導電層(42)の上部に配置されている第5の絶縁層(45)であって、前記導電層(42)が前記エミッタ電極(2)に電気的に接触するように凹部(47)を有している、第5の絶縁層(45)と、
を備える、絶縁ゲート型バイポーラトランジスタ(1)。
[2]前記エンハンスメント層(8)が、前記第3の絶縁層(43)まで横方向に延在していること、または、前記エンハンスメント層(8)が、前記ドリフト層(8)によって前記第3の絶縁層(43)から分離されていることを特徴とする、前記[1]に記載の絶縁ゲート型バイポーラトランジスタ(1)。
[3]前記第1の導電型の、第2のソース領域(75)が、前記エミッタ側(11)において、前記第1のトレンチゲート電極(3)と前記第2のトレンチゲート電極(41)との間の前記ベース層(5)の上に配置されており、前記第2のソース領域(75)が、前記ドリフト層(8)よりも高いドーピング濃度を有することを特徴とする、前記[1]または[2]に記載の絶縁ゲート型バイポーラトランジスタ(1)。
[4]前記第1のトレンチゲート電極(3)が、前記ドリフト層(8)内に、前記第2のトレンチゲート電極(41)と同じ深さまで延在していることを特徴とする、前記[1]から[3]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[5]前記絶縁ゲート型バイポーラトランジスタ(1)が、前記第1の導電型の、第1の領域(95)をさらに備え、前記第1の領域(95)が、前記コレクタ側(15)の上に、前記コレクタ層(9)の横方向に配置されており、前記第1の領域(95)が、前記ドリフト層(8)よりも高いドーピング濃度を有していることを特徴とする、前記[1]から[4]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[6]前記導電層(42)が、前記第2のトレンチゲート電極(41)と同じ材料から作製されていることを特徴とする、前記[1]から[5]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[7]前記絶縁ゲート型バイポーラトランジスタ(1)が、前記ベース層(5)よりも高いドーピング濃度を有する、前記第2の導電型の、バーをさらに備え、
前記バーが、前記エミッタ側(11)において、
前記エミッタ側(11)に平行な平面に配置されており、
前記第1のソース領域(7)が前記第1のトレンチゲート電極(3)を取り付ける方向に対して垂直に配置されており、
前記バーにおいて、前記第1のソース領域(7)と、前記ベース層(5)と、前記第1および第2のトレンチゲート電極(3、41)とが終端していることを特徴とする、前記[1]から[6]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[8]前記ベース層(5)が、前記第3の絶縁層(43)まで横方向に延在していることを特徴とする、前記[1]から[7]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[9]前記ドリフト層(8)が、第1および第2のトレンチゲート電極(3、41)の間の範囲において、前記第4の電気的絶縁層(44)まで横方向に延在しており、前記エンハンスメント層(8)が、前記ドリフト層(8)と前記第3の絶縁層(43)とに向かって前記ベース層(5)を完全に取り囲んでいることを特徴とする、前記[1]から[8]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[10]前記第4の電気的絶縁層(44)が、50nmから150nmの間の厚さを有することを特徴とする、前記[1]から[9]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[11]前記導電層(42)が、それぞれの側において、2μmから10μmだけ、前記第2のトレンチゲート電極(41)の外側に延在していることを特徴とする、前記[1]から[10]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[12]さらなるゲート電極(40)が、さらなる第2のトレンチゲート電極(410)とさらなる導電層(420)とを備え、前記さらなる第2のトレンチゲート電極(410)と前記さらなる導電層(420)との両方が、前記エミッタ電極(2)に電気的に接続されており、前記さらなる第2のトレンチゲート電極(410)が、前記ベース層(5)の横方向に配置され、前記ベース層(5)よりも深く、前記ドリフト層(8)内へ延在しており、前記さらなる第2のトレンチゲート電極(410)が、さらなる第3の絶縁層(430)によって、前記ベース層(5)と、前記エンハンスメント層(6)と、前記ドリフト層(8)とから分離されており、
前記さらなる導電層(420)が、前記さらなる第2のトレンチゲート電極(41)の外側に、少なくとも前記ベース層(5)の上方の領域まで、カバーして横方向に延在しており、前記さらなる導電層(420)が、さらなる第4の電気的絶縁層(440)によって、前記ベース層(5)から分離されており、前記さらなる導電層(420)が、前記さらなる第2のトレンチゲート電極(410)と接触しており、
前記さらなるゲート電極(40)が、前記ゲート電極(4)に隣接して配置されており、前記さらなる導電層(420)と、前記さらに接地されたトレンチゲート電極(410)とが、直接的に互いに隣接して配置されており、前記第2のトレンチゲート電極(41)と前記さらなる第2のトレンチゲート電極(410)との間の範囲には、前記ドリフト層(8)だけが、配置されていることを特徴とする、前記[1]から[11]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[13]さらなるゲート電極(40)が、前記ゲート電極(4)に隣接して配置されており、前記さらなるゲート電極(40)が、さらなる第2のトレンチゲート電極(410)とさらなる導電層(420)とを備え、前記さらなる第2のトレンチゲート電極(410)と前記さらなる導電層(420)との両方が、前記エミッタ電極(2)に電気的に接続されており、前記さらなる第2のトレンチゲート電極(410)が、前記ベース層(5)の横方向に配置され、前記ベース層(5)よりも深く、前記ドリフト層(8)内へ延在しており、前記さらなる第2のトレンチゲート電極(410)が、さらなる第3の絶縁層(430)によって、前記ベース層(5)と、前記エンハンスメント層(6)と、前記ドリフト層(8)とから分離されており、
前記さらなる導電層(420)が、前記さらなる第2のトレンチゲート電極(41)の外側に、少なくとも前記ベース層(5)の上方の領域まで、カバーして横方向に延在しており、前記さらなる導電層(420)が、さらなる第4の電気的絶縁層(440)によって、前記ベース層(5)から分離されており、前記さらなる導電層(420)が、前記さらなる第2のトレンチゲート電極(410)と接触しており、
前記導電層(42)と前記さらなる導電層(420)とが、第6の絶縁層(46)によって互いに分離されており、前記ドリフト層(8)が、前記第4の電気的絶縁層(44)と前記さらなる第4の電気的絶縁層(440)とまで延在しており、接続層(57)が、前記第6の絶縁層(46)の下方に配置されており、前記第6の絶縁層(46)が、前記導電層(42)と前記さらなる導電層(420)との下方の領域まで延在していることを特徴とする、前記[1]から[11]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[14]前記絶縁ゲート型バイポーラトランジスタ(1)が、少なくとも2つのさらに接地されたトレンチゲート電極(40)を備えることを特徴とする、前記[12]または[13]に記載の絶縁ゲート型バイポーラトランジスタ(1)。
[15]任意の2つのトレンチゲート電極(3、41、410)の間の距離が、トレンチ電極厚さと等しいか、または、それより小さいことを特徴とする、前記[1]から前記[14]のいずれか一つに記載の絶縁ゲート型バイポーラトランジスタ(1)。
[16]エミッタ側(11)のエミッタ電極(2)と、前記エミッタ側(11)の反対側のコレクタ側(15)のコレクタ電極(25)との間に、層を有する絶縁ゲート型バイポーラトランジスタ(1)を製造するための方法であって、以下の製造ステップ、すなわち、
第1の導電型の、低濃度ドープされたウェーハを提供するステップであって、最終的な絶縁ゲート型バイポーラトランジスタ(1)において、修正されていないドーピング濃度を有する前記ウェーハの一部が、ドリフト層(8)を形成する、ステップと、
第1および第2のトレンチゲート電極(3、41)を生成するステップであって、前記第1および第2のトレンチゲート電極(3、41)のために、トレンチ凹部が、前記エミッタ側(11)において、前記ウェーハ内に生成され、第1および第3の絶縁層(31、43)が、前記トレンチ凹部内に適用され、導電性の材料によって充填される、ステップと、
第4の絶縁層(44)を生成するステップであって、前記第4の絶縁層(44)は、前記エミッタ側(11)の前記第2のトレンチゲート電極(41)を横方向に取り囲む、ステップと、
次いで、前記第2のトレンチゲート電極(41)の上部に導電層(42)を生成するステップであって、前記導電層(42)は、前記第2のトレンチゲート電極(41)の外側をカバーして横方向に延在し、ゲート電極が、前記第2のトレンチゲート電極(41)と前記導電層(42)とを備える、ステップと、
次いで、マスクとして前記導電層(42)を使用して、前記エミッタ側(11)の前記ウェーハ中へ、前記第1の導電型の、第1のドーパントを導入することによって、および、前記ウェーハ内へ第1の粒子を拡散させることによって、エンハンスメント層(6)を生成するステップと、
次いで、マスクとして前記導電層(42)を使用して、前記エミッタ側(11)の前記ウェーハ内へ、前記第1の導電型とは異なる第2の導電型の第2のドーパントを導入することによって、および、前記第2のドーパントを前記ウェーハ内へ拡散させることによって、ベース層(5)を生成するステップであって、前記ベース層(5)が、前記エンハンスメント層(6)によって、残りの低濃度ドープされたウェーハと前記第3の絶縁層(43)とから完全に分離されるようになっている、ステップと、
次いで、前記第1の導電型の、第3のドーパントを適用することによって、前記低濃度ドープされたウェーハよりも高いドーピング濃度を有する第1のソース領域(7)を生成するステップと、
前記エミッタ電極(2)への前記導電層(42)の接触のために、凹部を除いて第2の絶縁層(45)によって前記導電層(42)をカバーし、前記第2の絶縁層(45)によって前記第1のトレンチゲート電極(3)をカバーするステップと、
前記コレクタ側(15)の前記ウェーハ内へ前記第2の導電型の、第4のドーパントを導入することによって、および、前記ウェーハ内へ前記第4のドーパントを拡散させることによって、前記コレクタ側(15)において、前記第2の導電型の、コレクタ層(9)を生成するステップと、
2つの第1のトレンチゲート電極(3)の間において、前記エミッタ電極(3)への前記ベース層(5)の接触開口部を生成するステップと、
前記エミッタ側(11)の前記エミッタ電極(2)と、前記コレクタ側(15)の前記コレクタ電極(25)とを生成するステップと、
を備える、絶縁ゲート型バイポーラトランジスタ(1)を製造するための方法。
[17]前記第1および第2のトレンチゲート電極(3、41)の間で、前記第1の導電型の、第3の粒子を適用することによって、前記低濃度ドープされたウェーハよりも高いドーピング濃度を有する第2のソース領域(7)を生成するステップと、
第1および第2のトレンチゲート電極(3、4)の間において、前記エミッタ電極(3)への前記ベース層(5)の接触開口部を生成するステップと、
を特徴とする、前記[16]に記載の絶縁ゲート型バイポーラトランジスタ(1)を製造するための方法。
11 エミッタ側
15 コレクタ側
100 アクティブセル
110 ダミーセル
120、130、140、150、160 先行技術のIGBT
2 エミッタ電極
25 コレクタ電極
3 第1のトレンチゲート電極
31 プレーナ型ゲート
300 ピッチ型トレンチゲート
31 第1の絶縁層
32 第2の絶縁層
4 ゲート電極
41 第2のトレンチゲート電極
42 導電層
43 第3の絶縁層
44 第4の絶縁層
45 第5の絶縁層
46 第6の絶縁層
47 凹部
40 さらなるゲート電極
410 さらなる第2のトレンチゲート電極
420 さらなる導電層
430 さらなる第3の絶縁層
440 さらなる第4の絶縁層
450 さらなる第5の絶縁層
470 さらなる凹部
5 ベース層
57 接続層
6 エンハンスメント層
7 第1のソース領域
75 第2のソース領域
8 ドリフト層
85 バッファ層
9 コレクタ層
95 第1の領域
Claims (15)
- エミッタ側(11)のエミッタ電極(2)と、前記エミッタ側(11)の反対側のコレクタ側(15)のコレクタ電極(25)との間に、層を有する絶縁ゲート型バイポーラトランジスタ(1)であって、
第1の導電型の、低濃度ドープされたドリフト層(8)と、
前記第1の導電型とは異なる第2の導電型のコレクタ層(9)であって、前記ドリフト層(8)と前記コレクタ電極(25)との間に配置されており、前記コレクタ電極(25)に電気的に接触する、コレクタ層(9)と、
前記ドリフト層(8)と前記エミッタ電極(2)との間に配置されており、前記エミッタ電極(2)に電気的に接触しており、前記ドリフト層(8)から完全に分離されている、第2の導電型のベース層(5)と、
前記第1の導電型の、第1のソース領域(7)であって、前記ベース層(5)の上に前記エミッタ側(11)に向かって配置され、前記エミッタ電極(2)に電気的に接触しており、前記ドリフト層(8)よりも高いドーピング濃度を有している、第1のソース領域(7)と、
前記ベース層(5)の横方向に配置されており、前記ベース層(5)よりも深く、前記ドリフト層(8)内へ延在しており、第1の絶縁層(31)によって、前記ベース層(5)と、前記第1のソース領域(7)と、前記ドリフト層(8)とから分離されている、第1のトレンチゲート電極(3)であって、チャネルが、前記エミッタ電極(2)と、前記第1のソース領域(7)と、前記ベース層(5)と、前記ドリフト層(8)との間に形成可能である、第1のトレンチゲート電極(3)と、
前記エミッタ側(11)において、前記第1のトレンチゲート電極(3)の上部に配置されている、第2の絶縁層(32)と、
前記第1の導電型の、エンハンスメント層(6)であって、前記ドリフト層(8)よりも高いドーピング濃度を有しており、前記ベース層(5)と前記ドリフト層(8)との間に配置されており、少なくとも前記エミッタ側(11)に平行な平面で、前記ドリフト層(8)から前記ベース層(5)を分離する、エンハンスメント層(6)と、
第2のトレンチゲート電極(41)と、導電層(42)とを備えるゲート電極(4)であって、前記第2のトレンチゲート電極(41)と前記導電層(42)との両方が、前記エミッタ電極(2)に電気的に接続されており、前記第2のトレンチゲート電極(41)は、前記ベース層(5)の横方向に配置されており、前記ベース層(5)よりも深く、前記ドリフト層(8)内へ延在しており、前記第2のトレンチゲート電極(41)は、第3の絶縁層(43)によって、取り囲む任意の層または領域から分離されており、前記エンハンスメント層(6)は、前記ベース層(5)が前記ドリフト層(8)と前記第3の絶縁層(43)とから分離されるように、前記ベース層(5)を取り囲んでおり、前記導電層(42)は、前記第2のトレンチゲート電極(41)の外側に、少なくとも前記ベース層(5)の上方の領域まで、カバーして横方向に延在しており、前記導電層(42)は、第4の電気的絶縁層(44)によって前記ベース層(5)から分離されており、前記導電層(42)は、前記第2のトレンチゲート電極(41)に接触する、ゲート電極(4)と、
前記エミッタ側(11)において、前記導電層(42)の上部に配置されている第5の絶縁層(45)であって、前記導電層(42)が前記エミッタ電極(2)に電気的に接触するように凹部(47)を有している、第5の絶縁層(45)と、
前記エミッタ側(11)において、前記第1のトレンチゲート電極(3)と前記第2のトレンチゲート電極(41)との間の前記ベース層(5)の上に配置されている、前記第1の導電型の、第2のソース領域(75)であって、前記ドリフト層(8)よりも高いドーピング濃度を有する、第2のソース領域(75)と、
を備える、絶縁ゲート型バイポーラトランジスタ(1)。 - 前記エンハンスメント層(6)が、前記第3の絶縁層(43)まで横方向に延在していること、または、前記エンハンスメント層(6)が、前記ドリフト層(8)によって前記第3の絶縁層(43)から分離されていることを特徴とする、請求項1に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記第1のトレンチゲート電極(3)が、前記ドリフト層(8)内に、前記第2のトレンチゲート電極(41)と同じ深さまで延在していることを特徴とする、請求項1または2に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記絶縁ゲート型バイポーラトランジスタ(1)が、前記第1の導電型の、第1の領域(95)をさらに備え、前記第1の領域(95)が、前記コレクタ側(15)の上に、前記コレクタ層(9)の横方向に配置されており、前記第1の領域(95)が、前記ドリフト層(8)よりも高いドーピング濃度を有していることを特徴とする、請求項1から3のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記導電層(42)が、前記第2のトレンチゲート電極(41)と同じ材料から作製されていることを特徴とする、請求項1から4のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記絶縁ゲート型バイポーラトランジスタ(1)が、前記ベース層(5)よりも高いドーピング濃度を有する、前記第2の導電型の、バーをさらに備え、
前記バーが、前記エミッタ側(11)において、
前記エミッタ側(11)に平行な平面に配置されており、
前記第1のソース領域(7)が前記第1のトレンチゲート電極(3)を取り付ける方向に対して垂直に配置されており、
前記バーにおいて、前記第1のソース領域(7)と、前記ベース層(5)と、前記第1および第2のトレンチゲート電極(3、41)とが終端していることを特徴とする、請求項1から5のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。 - 前記ドリフト層(8)が、第1および第2のトレンチゲート電極(3、41)の間の範囲において、前記第4の電気的絶縁層(44)まで上方向に延在しており、前記エンハンスメント層(6)が、前記ドリフト層(8)と前記第3の絶縁層(43)とに向かって前記ベース層(5)を完全に取り囲んでいることを特徴とする、請求項1から6のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記第4の電気的絶縁層(44)が、50nmから150nmの間の厚さを有することを特徴とする、請求項1から7のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 前記導電層(42)が、それぞれの側において、2μmから10μmだけ、前記第2のトレンチゲート電極(41)の外側に延在していることを特徴とする、請求項1から8のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- さらなるゲート電極(40)が、さらなる第2のトレンチゲート電極(410)とさらなる導電層(420)とを備え、前記さらなる第2のトレンチゲート電極(410)と前記さらなる導電層(420)との両方が、前記エミッタ電極(2)に電気的に接続されており、前記さらなる第2のトレンチゲート電極(410)が、前記ベース層(5)の横方向に配置され、前記ベース層(5)よりも深く、前記ドリフト層(8)内へ延在しており、前記さらなる第2のトレンチゲート電極(410)が、さらなる第3の絶縁層(430)によって、前記ベース層(5)と、前記エンハンスメント層(6)と、前記ドリフト層(8)とから分離されており、
前記さらなる導電層(420)が、前記さらなる第2のトレンチゲート電極(410)の外側に、少なくとも前記ベース層(5)の上方の領域まで、カバーして横方向に延在しており、前記さらなる導電層(420)が、さらなる第4の電気的絶縁層(440)によって、前記ベース層(5)から分離されており、前記さらなる導電層(420)が、前記さらなる第2のトレンチゲート電極(410)と接触しており、
前記さらなるゲート電極(40)が、前記ゲート電極(4)に隣接して配置されており、前記さらなる導電層(420)と、前記さらなる第2のトレンチゲート電極(410)とが、直接的に互いに隣接して配置されており、前記第2のトレンチゲート電極(41)と前記さらなる第2のトレンチゲート電極(410)との間の範囲には、前記ドリフト層(8)だけが、配置されていることを特徴とする、請求項1から9のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。 - さらなるゲート電極(40)が、前記ゲート電極(4)に隣接して配置されており、前記さらなるゲート電極(40)が、さらなる第2のトレンチゲート電極(410)とさらなる導電層(420)とを備え、前記さらなる第2のトレンチゲート電極(410)と前記さらなる導電層(420)との両方が、前記エミッタ電極(2)に電気的に接続されており、前記さらなる第2のトレンチゲート電極(410)が、前記ベース層(5)の横方向に配置され、前記ベース層(5)よりも深く、前記ドリフト層(8)内へ延在しており、前記さらなる第2のトレンチゲート電極(410)が、さらなる第3の絶縁層(430)によって、前記ベース層(5)と、前記エンハンスメント層(6)と、前記ドリフト層(8)とから分離されており、
前記さらなる導電層(420)が、前記さらなる第2のトレンチゲート電極(41)の外側に、少なくとも前記ベース層(5)の上方の領域まで、カバーして横方向に延在しており、前記さらなる導電層(420)が、さらなる第4の電気的絶縁層(440)によって、前記ベース層(5)から分離されており、前記さらなる導電層(420)が、前記さらなる第2のトレンチゲート電極(410)と接触しており、
前記導電層(42)と前記さらなる導電層(420)とが、第6の絶縁層(46)によって互いに分離されており、前記ドリフト層(8)が、前記第4の電気的絶縁層(44)と前記さらなる第4の電気的絶縁層(440)とまで延在しており、接続層(57)が、前記第6の絶縁層(46)の下方に配置されており、前記第6の絶縁層(46)が、前記導電層(42)と前記さらなる導電層(420)との下方の領域まで延在していることを特徴とする、請求項1から9のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。 - 前記絶縁ゲート型バイポーラトランジスタ(1)が、少なくとも2つのさらなる第2のトレンチゲート電極(410)を備えることを特徴とする、請求項10または11に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- 任意の2つのトレンチゲート電極(3、41、410)の間の距離が、トレンチ電極厚さと等しいか、または、それより小さいことを特徴とする、請求項1から12のいずれか一項に記載の絶縁ゲート型バイポーラトランジスタ(1)。
- エミッタ側(11)のエミッタ電極(2)と、前記エミッタ側(11)の反対側のコレクタ側(15)のコレクタ電極(25)との間に、層を有する絶縁ゲート型バイポーラトランジスタ(1)を製造するための方法であって、以下の製造ステップ、すなわち、
第1の導電型の、低濃度ドープされたウェーハを提供するステップであって、最終的な絶縁ゲート型バイポーラトランジスタ(1)において、修正されていないドーピング濃度を有する前記ウェーハの一部が、ドリフト層(8)を形成する、ステップと、
第1および第2のトレンチゲート電極(3、41)を生成するステップであって、前記第1および第2のトレンチゲート電極(3、41)のために、トレンチ凹部が、前記エミッタ側(11)において、前記ウェーハ内に生成され、第1および第3の絶縁層(31、43)が、前記トレンチ凹部内に適用され、導電性の材料によって充填される、ステップと、
第4の絶縁層(44)を生成するステップであって、前記第4の絶縁層(44)は、前記エミッタ側(11)の前記第2のトレンチゲート電極(41)を横方向に取り囲む、ステップと、
次いで、前記第2のトレンチゲート電極(41)の上部に導電層(42)を生成するステップであって、前記導電層(42)は、前記第2のトレンチゲート電極(41)の外側をカバーして横方向に延在し、ゲート電極が、前記第2のトレンチゲート電極(41)と前記導電層(42)とを備える、ステップと、
次いで、マスクとして前記導電層(42)を使用して、前記エミッタ側(11)の前記ウェーハ中へ、前記第1の導電型の、第1のドーパントを導入することによって、および、前記ウェーハ内へ第1の粒子を拡散させることによって、エンハンスメント層(6)を生成するステップと、
次いで、マスクとして前記導電層(42)を使用して、前記エミッタ側(11)の前記ウェーハ内へ、前記第1の導電型とは異なる第2の導電型の第2のドーパントを導入することによって、および、前記第2のドーパントを前記ウェーハ内へ拡散させることによって、ベース層(5)を生成するステップであって、前記ベース層(5)が、前記エンハンスメント層(6)によって、残りの低濃度ドープされたウェーハと前記第3の絶縁層(43)とから完全に分離されるようになっている、ステップと、
次いで、前記第1の導電型の、第3のドーパントを適用することによって、前記低濃度ドープされたウェーハよりも高いドーピング濃度を有する第1のソース領域(7)を生成するステップと、
前記エミッタ電極(2)への前記導電層(42)の接触のために、凹部を除いて第2の絶縁層(45)によって前記導電層(42)をカバーし、前記第2の絶縁層(45)によって前記第1のトレンチゲート電極(3)をカバーするステップと、
前記コレクタ側(15)の前記ウェーハ内へ前記第2の導電型の、第4のドーパントを導入することによって、および、前記ウェーハ内へ前記第4のドーパントを拡散させることによって、前記コレクタ側(15)において、前記第2の導電型の、コレクタ層(9)を生成するステップと、
2つの第1のトレンチゲート電極(3)の間において、前記エミッタ電極(2)への前記ベース層(5)の接触開口部を生成するステップと、
前記エミッタ側(11)の前記エミッタ電極(2)と、前記コレクタ側(15)の前記コレクタ電極(25)とを生成するステップと、
を備える、絶縁ゲート型バイポーラトランジスタ(1)を製造するための方法。 - 前記第1および第2のトレンチゲート電極(3、41)の間で、前記第1の導電型の、第3の粒子を適用することによって、前記低濃度ドープされたウェーハよりも高いドーピング濃度を有する第2のソース領域(7)を生成するステップと、
第1および第2のトレンチゲート電極(3、41)の間において、前記エミッタ電極(2)への前記ベース層(5)の接触開口部を生成するステップと、
を特徴とする、請求項14に記載の絶縁ゲート型バイポーラトランジスタ(1)を製造するための方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP11173910.8 | 2011-07-14 | ||
EP11173910 | 2011-07-14 | ||
PCT/EP2012/063313 WO2013007658A1 (en) | 2011-07-14 | 2012-07-06 | Insulated gate transistor and method of production thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014523135A JP2014523135A (ja) | 2014-09-08 |
JP6026528B2 true JP6026528B2 (ja) | 2016-11-16 |
Family
ID=44654610
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014519509A Active JP6026528B2 (ja) | 2011-07-14 | 2012-07-06 | 絶縁ゲート型バイポーラトランジスタ |
JP2014519508A Active JP6021908B2 (ja) | 2011-07-14 | 2012-07-06 | 絶縁ゲート型バイポーラトランジスタ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014519508A Active JP6021908B2 (ja) | 2011-07-14 | 2012-07-06 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (8)
Country | Link |
---|---|
US (2) | US9153676B2 (ja) |
EP (1) | EP2732471B8 (ja) |
JP (2) | JP6026528B2 (ja) |
KR (2) | KR101933242B1 (ja) |
CN (2) | CN103748685B (ja) |
DE (1) | DE112012002956B4 (ja) |
GB (2) | GB2505854B (ja) |
WO (2) | WO2013007658A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010062124A2 (ko) * | 2008-11-27 | 2010-06-03 | 엘지이노텍주식회사 | 케이스 |
KR102304271B1 (ko) * | 2020-04-13 | 2021-09-24 | 주식회사 홍우비앤티 | 표면에 미세무늬가 구현된 콘크리트로 성형되는 보도블럭 및 그 제조방법 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103650148B (zh) * | 2011-07-07 | 2016-06-01 | Abb技术有限公司 | 绝缘栅双极晶体管 |
DE112012002956B4 (de) * | 2011-07-14 | 2017-07-06 | Abb Schweiz Ag | Bipolarer Transistor mit isoliertem Gate |
JP2014060362A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
KR101452091B1 (ko) | 2013-02-26 | 2014-10-16 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조 방법 |
JP6052065B2 (ja) * | 2013-05-31 | 2016-12-27 | 豊田合成株式会社 | 半導体素装置および半導体装置の製造方法 |
EP3075011B1 (en) * | 2013-11-29 | 2018-02-28 | ABB Schweiz AG | Insulated gate bipolar transistor |
JP6176156B2 (ja) * | 2014-03-06 | 2017-08-09 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
CN103956379B (zh) * | 2014-05-09 | 2017-01-04 | 常州中明半导体技术有限公司 | 具有优化嵌入原胞结构的cstbt器件 |
WO2016067374A1 (ja) | 2014-10-29 | 2016-05-06 | 株式会社日立製作所 | 半導体装置、パワーモジュール、および電力変換装置 |
CN104409479A (zh) * | 2014-11-05 | 2015-03-11 | 中国东方电气集团有限公司 | 一种电力电子半导体芯片的终端单元结构及其制造方法 |
CN104332491B (zh) * | 2014-11-05 | 2018-05-22 | 中国东方电气集团有限公司 | 采用金属延伸、多晶截止场板的终端单元结构及制造方法 |
JP6698697B2 (ja) * | 2015-01-27 | 2020-05-27 | アーベーベー・シュバイツ・アーゲー | 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 |
CN105047705B (zh) * | 2015-06-30 | 2018-04-27 | 西安理工大学 | 一种电子注入增强型的高压igbt及其制造方法 |
JP6605870B2 (ja) * | 2015-07-30 | 2019-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9780202B2 (en) * | 2015-08-31 | 2017-10-03 | Ixys Corporation | Trench IGBT with waved floating P-well electron injection |
US10367085B2 (en) | 2015-08-31 | 2019-07-30 | Littelfuse, Inc. | IGBT with waved floating P-Well electron injection |
CN105226090B (zh) * | 2015-11-10 | 2018-07-13 | 株洲中车时代电气股份有限公司 | 一种绝缘栅双极晶体管及其制作方法 |
JP6634860B2 (ja) * | 2016-02-10 | 2020-01-22 | 株式会社デンソー | 半導体装置 |
CN105762181A (zh) * | 2016-03-04 | 2016-07-13 | 李思敏 | 一种多晶硅发射极晶体管及其制造方法 |
JP6620889B2 (ja) * | 2016-08-10 | 2019-12-18 | 日産自動車株式会社 | 半導体装置 |
JP6817116B2 (ja) * | 2017-03-14 | 2021-01-20 | エイブリック株式会社 | 半導体装置 |
JP6962063B2 (ja) * | 2017-08-23 | 2021-11-05 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
EP3471147B1 (en) * | 2017-10-10 | 2020-08-05 | ABB Power Grids Switzerland AG | Insulated gate bipolar transistor |
DE102019109368B4 (de) * | 2018-05-15 | 2024-07-04 | Infineon Technologies Ag | Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren |
CN111684604B (zh) * | 2018-08-10 | 2023-08-18 | 富士电机株式会社 | 半导体装置 |
WO2020162620A1 (ja) * | 2019-02-07 | 2020-08-13 | ローム株式会社 | 半導体装置 |
JP7084558B2 (ja) * | 2019-03-22 | 2022-06-14 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 導通損失の少ない逆導通絶縁ゲートパワー半導体デバイス |
WO2021089808A1 (en) * | 2019-11-08 | 2021-05-14 | Abb Power Grids Switzerland Ag | Insulated gate bipolar transistor |
KR102572223B1 (ko) * | 2021-07-08 | 2023-08-30 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
KR102575078B1 (ko) * | 2021-12-30 | 2023-09-06 | (주)쎄미하우 | 이중 트렌치 메시 구조를 포함하는 반도체 |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62115873A (ja) * | 1985-11-15 | 1987-05-27 | Matsushita Electronics Corp | 縦型mos電界効果トランジスタ |
JP3325432B2 (ja) * | 1995-08-01 | 2002-09-17 | 株式会社東芝 | Mos型半導体装置及びその製造方法 |
US5679966A (en) | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
US5894149A (en) * | 1996-04-11 | 1999-04-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having high breakdown voltage and method of manufacturing the same |
JPH09331063A (ja) * | 1996-04-11 | 1997-12-22 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
JP3405681B2 (ja) | 1997-07-31 | 2003-05-12 | 株式会社東芝 | 半導体装置 |
US6303410B1 (en) * | 1998-06-01 | 2001-10-16 | North Carolina State University | Methods of forming power semiconductor devices having T-shaped gate electrodes |
KR100745557B1 (ko) * | 1999-02-17 | 2007-08-02 | 가부시키가이샤 히타치세이사쿠쇼 | Igbt 및 전력변환 장치 |
JP3704007B2 (ja) * | 1999-09-14 | 2005-10-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6566691B1 (en) | 1999-09-30 | 2003-05-20 | Kabushiki Kaisha Toshiba | Semiconductor device with trench gate having structure to promote conductivity modulation |
US6194884B1 (en) | 1999-11-23 | 2001-02-27 | Delphi Technologies, Inc. | Circuitry for maintaining a substantially constant sense current to load current ratio through an electrical load driving device |
JP4696335B2 (ja) * | 2000-05-30 | 2011-06-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
EP1271654B1 (en) * | 2001-02-01 | 2017-09-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
JP4823435B2 (ja) * | 2001-05-29 | 2011-11-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP4090747B2 (ja) * | 2002-01-31 | 2008-05-28 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
JP2006501666A (ja) * | 2002-10-04 | 2006-01-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パワー半導体デバイス |
JP4483179B2 (ja) * | 2003-03-03 | 2010-06-16 | 株式会社デンソー | 半導体装置の製造方法 |
JP4799829B2 (ja) * | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ及びインバータ回路 |
JP4749665B2 (ja) * | 2003-12-12 | 2011-08-17 | ローム株式会社 | 半導体装置 |
JP4791704B2 (ja) * | 2004-04-28 | 2011-10-12 | 三菱電機株式会社 | 逆導通型半導体素子とその製造方法 |
JP4575713B2 (ja) * | 2004-05-31 | 2010-11-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
US20070063269A1 (en) * | 2005-09-20 | 2007-03-22 | International Rectifier Corp. | Trench IGBT with increased short circuit capability |
JP2007134625A (ja) * | 2005-11-14 | 2007-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
WO2009122486A1 (ja) * | 2008-03-31 | 2009-10-08 | 三菱電機株式会社 | 半導体装置 |
US7910439B2 (en) * | 2008-06-11 | 2011-03-22 | Maxpower Semiconductor Inc. | Super self-aligned trench MOSFET devices, methods, and systems |
JP2010045141A (ja) | 2008-08-11 | 2010-02-25 | Fuji Electric Systems Co Ltd | 半導体装置および内燃機関用点火装置 |
JP4644730B2 (ja) * | 2008-08-12 | 2011-03-02 | 株式会社日立製作所 | 半導体装置及びそれを用いた電力変換装置 |
JP5239621B2 (ja) | 2008-08-20 | 2013-07-17 | 株式会社デンソー | 半導体装置の製造方法 |
JP5686507B2 (ja) | 2009-08-12 | 2015-03-18 | 株式会社 日立パワーデバイス | トレンチゲート型半導体装置 |
TWI404205B (zh) * | 2009-10-06 | 2013-08-01 | Anpec Electronics Corp | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 |
EP2550677B1 (en) * | 2010-03-23 | 2014-06-18 | ABB Technology AG | Power semiconductor device |
TWI407564B (zh) * | 2010-06-07 | 2013-09-01 | Great Power Semiconductor Corp | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 |
US8390060B2 (en) * | 2010-07-06 | 2013-03-05 | Maxpower Semiconductor, Inc. | Power semiconductor devices, structures, and related methods |
JP5738094B2 (ja) * | 2010-09-14 | 2015-06-17 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
CN103650148B (zh) | 2011-07-07 | 2016-06-01 | Abb技术有限公司 | 绝缘栅双极晶体管 |
DE112012002956B4 (de) | 2011-07-14 | 2017-07-06 | Abb Schweiz Ag | Bipolarer Transistor mit isoliertem Gate |
WO2013114477A1 (ja) * | 2012-01-31 | 2013-08-08 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2013118203A1 (ja) * | 2012-02-10 | 2013-08-15 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP5754543B2 (ja) * | 2012-03-16 | 2015-07-29 | 富士電機株式会社 | 半導体装置 |
CN104221152B (zh) | 2012-07-18 | 2017-10-10 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
-
2012
- 2012-07-06 DE DE112012002956.9T patent/DE112012002956B4/de active Active
- 2012-07-06 WO PCT/EP2012/063313 patent/WO2013007658A1/en active Application Filing
- 2012-07-06 GB GB1400432.9A patent/GB2505854B/en active Active
- 2012-07-06 KR KR1020147001042A patent/KR101933242B1/ko active IP Right Grant
- 2012-07-06 CN CN201280034911.5A patent/CN103748685B/zh active Active
- 2012-07-06 CN CN201280034940.1A patent/CN103875074B/zh active Active
- 2012-07-06 JP JP2014519509A patent/JP6026528B2/ja active Active
- 2012-07-06 EP EP12738064.0A patent/EP2732471B8/en active Active
- 2012-07-06 GB GB1400116.8A patent/GB2506314B/en active Active
- 2012-07-06 JP JP2014519508A patent/JP6021908B2/ja active Active
- 2012-07-06 WO PCT/EP2012/063305 patent/WO2013007654A1/en active Application Filing
- 2012-07-06 KR KR1020147003831A patent/KR101933244B1/ko active IP Right Grant
-
2014
- 2014-01-14 US US14/154,736 patent/US9153676B2/en active Active
- 2014-01-14 US US14/154,790 patent/US9099520B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010062124A2 (ko) * | 2008-11-27 | 2010-06-03 | 엘지이노텍주식회사 | 케이스 |
KR102304271B1 (ko) * | 2020-04-13 | 2021-09-24 | 주식회사 홍우비앤티 | 표면에 미세무늬가 구현된 콘크리트로 성형되는 보도블럭 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
CN103748685B (zh) | 2016-08-17 |
US9099520B2 (en) | 2015-08-04 |
JP6021908B2 (ja) | 2016-11-09 |
GB2506314B (en) | 2015-09-09 |
EP2732471B1 (en) | 2019-09-04 |
GB2505854B (en) | 2015-12-02 |
DE112012002956B4 (de) | 2017-07-06 |
GB2505854A (en) | 2014-03-12 |
EP2732471A1 (en) | 2014-05-21 |
KR101933242B1 (ko) | 2018-12-27 |
JP2014523135A (ja) | 2014-09-08 |
KR101933244B1 (ko) | 2018-12-27 |
KR20140057552A (ko) | 2014-05-13 |
CN103748685A (zh) | 2014-04-23 |
WO2013007654A1 (en) | 2013-01-17 |
CN103875074A (zh) | 2014-06-18 |
WO2013007658A1 (en) | 2013-01-17 |
GB2506314A (en) | 2014-03-26 |
US20140124830A1 (en) | 2014-05-08 |
CN103875074B (zh) | 2017-02-15 |
EP2732471B8 (en) | 2019-10-09 |
US9153676B2 (en) | 2015-10-06 |
GB201400116D0 (en) | 2014-02-19 |
US20140124831A1 (en) | 2014-05-08 |
JP2014523134A (ja) | 2014-09-08 |
GB201400432D0 (en) | 2014-02-26 |
DE112012002956T5 (de) | 2014-05-15 |
KR20140042858A (ko) | 2014-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6026528B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP5985624B2 (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
JP7272775B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP4857566B2 (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
JP5089284B2 (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
JP2018067744A (ja) | 半導体装置および半導体装置の製造方法 | |
US7999343B2 (en) | Semiconductor component with a space-saving edge termination, and method for production of such component | |
KR20090118811A (ko) | 반도체 장치 | |
JP7478716B2 (ja) | 半導体装置 | |
JP2008288349A (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
US7989921B2 (en) | Soi vertical bipolar power component | |
US20110233607A1 (en) | Semiconductor device and method for manufacturing same | |
JP2006049455A (ja) | トレンチ型絶縁ゲート半導体装置 | |
CN110061047B (zh) | 一种igbt结构及其制作方法 | |
JP2009135224A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP2024053754A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6026528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |