JP4483179B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4483179B2
JP4483179B2 JP2003055759A JP2003055759A JP4483179B2 JP 4483179 B2 JP4483179 B2 JP 4483179B2 JP 2003055759 A JP2003055759 A JP 2003055759A JP 2003055759 A JP2003055759 A JP 2003055759A JP 4483179 B2 JP4483179 B2 JP 4483179B2
Authority
JP
Japan
Prior art keywords
trench
gate electrode
insulating film
forming
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003055759A
Other languages
English (en)
Other versions
JP2004266140A (ja
Inventor
孝明 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003055759A priority Critical patent/JP4483179B2/ja
Priority to US10/790,211 priority patent/US20040173845A1/en
Priority to CNB2004100073916A priority patent/CN1326218C/zh
Priority to DE102004010127A priority patent/DE102004010127B4/de
Publication of JP2004266140A publication Critical patent/JP2004266140A/ja
Application granted granted Critical
Publication of JP4483179B2 publication Critical patent/JP4483179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、トレンチゲート構造を有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体基板に形成されたトレンチの内壁に絶縁膜が形成され、この絶縁膜を介して、トレンチ内に導電性膜が埋め込まれたトレンチゲート構造の半導体装置として、ＤＭＯＳ、ＩＧＢＴ等のトレンチゲート型パワー素子がある。（例えば、特許文献１、２、３参照）。
【０００３】
このようなトレンチゲート型パワー素子は、トレンチを用いた微細なゲート構造によりセルを高密度化でき、その結果、オン抵抗を低減させ、コストを低減させることができる。
【０００４】
【特許文献１】
特開２００１−１９６５８７号公報
【０００５】
【特許文献２】
特開２００１−１２７０７２号公報
【０００６】
【特許文献３】
特開２００１−１２７２８４号公報
【０００７】
【発明が解決しようとする課題】
しかし、このようなトレンチゲート型パワー素子では、ゲート電極が基板表面と平行に形成されたプレーナーゲート型パワー素子と比較して、ゲート絶縁膜のＴＤＤＢ（Time Dependent dielectric breakdown）寿命、つまり信頼性が劣化しやすいという問題がある。この理由としては、以下のことが考えられる。
【０００８】
▲１▼トレンチの内壁にトレンチを形成するためのエッチングによるダメージ層が存在すること、▲２▼製造プロセス中にて、半導体基板のトレンチ上部及び下部近傍に体積膨張による大きな応力が発生すること、▲３▼半導体基板のトレンチ上部及び下部近傍に結晶欠陥が発生しやすいこと等である。これらのようなトレンチの内壁の状態に起因して、トレンチの内壁表面上に形成されているゲート絶縁膜の膜質が劣化するため、ゲート絶縁膜の信頼性が低下すると考えられる。
【０００９】
従来では、トレンチの内壁状態を改善する方法として、トレンチの形成後、例えば、トレンチの内壁表面に酸化膜を形成し、その酸化膜を除去する、いわゆる犠牲酸化等が行われていた。しかしながら、本発明者が調査したところ、このような方法では上述した理由のうち、トレンチ内壁に存在するダメージ層を除去できるが、トレンチ近傍の応力、及びトレンチ近傍の結晶欠陥の低減が十分でないため、ゲート絶縁膜の信頼性の改善が十分でないことがわかった。
【００１０】
なお、このようなことは、基板表層に形成されたトレンチ内に層間絶縁膜を介して上部電極が形成されたトレンチキャパシタ、その他トレンチ内に絶縁膜を介して導電性膜が形成されたトレンチゲート構造の半導体装置においても言える。
【００１１】
本発明は上記点に鑑みて、トレンチの内壁に形成された絶縁膜の信頼性が従来よりも高い半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記した課題を解決するために、本発明者はトレンチゲート構造を有する半導体装置の製造工程において、トレンチの内壁に形成された絶縁膜の信頼性低下の原因と考えられるトレンチ近傍の応力と、トレンチ近傍の結晶欠陥とがどの工程にて発生するかを調査した。
【００１３】
この結果、トレンチの内部に絶縁膜を介して導電性膜を形成する工程の後にトレンチ近傍にて応力及び結晶欠陥が発生することがわかった。この結果から、トレンチの内壁に形成された絶縁膜の信頼性が低下するのは、トレンチ内に導電性膜を形成した後にトレンチ近傍に発生する応力及び結晶欠陥により、絶縁膜に歪みが生じることが原因であると推測される。このことから、本発明者は以下の発明を創出した。
【００１４】
請求項１に記載の発明では、トレンチ（４）内にゲート電極（６）を形成する工程と、ソース領域（８）を形成する工程との間に、イオン注入時に用いるスルー酸化膜（３２）を半導体基板の一表面上に形成するために、ゲート電極（６）の表面及び半導体基板（３）の表面を熱酸化する工程と、熱酸化の後に、絶縁膜（５）に対して熱処理を行う工程とを有し、絶縁膜（５）に対して熱処理を行う工程では、熱拡散処理時の温度よりも高い温度であって、前記熱酸化により発生した応力によって絶縁膜（５）中に生じた歪みを除去できる温度にて、熱処理を行うことを特徴としている。
【００１５】
このようにトレンチ内にゲート電極を形成した後に、熱処理を行うことにより、絶縁膜中の歪みを除去することから、絶縁膜のＴＤＤＢ寿命を延ばすことができる。すなわち、絶縁膜の信頼性を増加させることができる。
また、トレンチゲート電極及びソース領域を有する半導体装置の製造方法においては、ソース領域の形成後に、絶縁膜に対する熱処理を行うと、ソース領域中の不純物が再度拡散し、ソース領域の不純物濃度及び基板表面からの深さが設定値から変動してしまう。
したがって、請求項１に記載の発明のように、ソース領域を形成する前に絶縁膜に対する熱処理を行うことで、この熱処理によりソース領域の不純物濃度等が設定値から変動するのを防ぐことができる。
【００１６】
本発明者が製造工程とトレンチ近傍に発生する応力・結晶欠陥の発生との関係を調べた結果をより詳細にみると、トレンチの内部に導電性膜を形成した後に、この導電性膜の表面を酸化する工程を有する場合、この工程の後にトレンチの近傍に応力や結晶欠陥が発生していた。このため、この応力や結晶欠陥により絶縁膜に歪みが生じ、信頼性が低下すると推察される。
【００１７】
このことから、絶縁膜（５）に対して熱処理を行う工程を、請求項１に記載の発明のように、ゲート電極の表面を熱酸化する工程の後に行うことが良い。
【００１８】
具体的に、この熱処理は、請求項５に示すように、半導体基板としてシリコン基板を用い、シリコン酸化膜を有する絶縁膜を備える半導体装置を製造する場合では、不活性ガス雰囲気中で１１５０℃以上の温度にて行うことが好ましい。
【００１９】
また、請求項２に記載の発明では、ゲート電極（６）の形成後に、ゲート電極（６）をマスクとしたイオン注入及び不純物を拡散させるための熱拡散処理を行うことで、半導体基板（３）の表層にチャネル領域となる不純物拡散領域（７）を形成する工程と、不純物拡散領域（７）の形成後に、半導体基板（３）の表層にトレンチ（４）に隣接するソース領域（８）を形成する工程とを有する半導体装置の製造方法であって、ゲート電極（６）を形成する工程と、不純物拡散領域（７）を形成する工程との間に、イオン注入時に用いるスルー酸化膜（３２）を半導体基板の一表面上に形成するために、ゲート電極（６）の表面及び半導体基板（３）の表面を熱酸化する工程を有し、不純物を拡散させるための熱拡散処理を行う際に、前記熱酸化により発生した応力によって絶縁膜（５）中に生じた歪みを除去できる温度にて熱処理を行うことを特徴としている。
具体的には、請求項５に示すように、熱拡散処理を、不活性ガス雰囲気中で１１５０℃以上の温度にて行うことが好ましい。
【００２３】
請求項３に記載の発明では、ゲート電極（６）がトレンチ（４）の開口端に位置する絶縁膜（５）を覆うひさし部（６ａ）を有するようにゲート電極（６）の断面形状をＴ字形状とし、かつ、ひさし部（６ａ）の先端（６ｂ）からトレンチ（４）の開口端（４ａ）までの長さ（６ｃ）が、ソース領域（８）を形成する工程にて、トレンチ（４）近傍でのソース領域（８）と半導体基板（３）との接合面（８ａ）が半導体基板（３）の表面に対して略平行であるソース領域（８）を形成できる長さとなるように、ゲート電極を形成することを特徴としている。
【００２４】
ゲート電極を形成する工程の後、絶縁膜に対する熱処理を行い、ソース領域を形成する場合では、ゲート電極を形成する工程と絶縁膜に対する熱処理工程との間にて、ソース領域をイオン注入により形成するためにトレンチを形成する際に用いたマスク材をエッチングにより除去し、その後、イオン注入によりソース領域を形成する。
【００２５】
この場合、ゲート電極がトレンチの開口端に位置する絶縁膜を覆うように、ゲート電極の断面形状がＴ字形状となるように形成していることから、マスク材を除去する工程にて、トレンチの開口端に位置する絶縁膜の上部がエッチングされるのを防ぐことができる。
【００２６】
このようにして、トレンチの内壁に形成された絶縁膜に対して熱処理を行うことで絶縁膜の歪みを除去するだけでなく、マスク材の除去の際にこの絶縁膜をゲート電極により保護し、エッチングにより絶縁膜にダメージが与えられるのを防ぐことで絶縁膜の信頼性を向上させることができる。
【００２７】
さらに、本発明では、ゲート電極の形状において、絶縁膜を覆っているひさし部の先端からトレンチの開口端までの長さを、ソース領域をイオン注入及び熱拡散にて形成したとき、トレンチ近傍でのソース領域と半導体基板との接合面が半導体基板の表面に対して略平行となるようにソース領域を形成できる長さとしている。
【００２８】
このため、ソース領域を形成する工程にて、トレンチ近傍でのソース領域と半導体基板との接合面が半導体基板の表面に対して略平行となるようにソース領域を形成することができる。これにより、トレンチ近傍でのソース領域と半導体基板との接合面が半導体基板の表面に対して略平行とならず、しきい値電圧が所望の設定値よりも高くなるのを抑制することができる。
【００２９】
具体的には、請求項４に示すように、ゲート電極を形成する工程では、ひさし部の先端からトレンチの開口端までの長さが０．０５〜０．１μｍとなるように、ゲート電極を形成することができる。
また、請求項６に記載の発明では、絶縁膜（５）として、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜が順に積層されたＯＮＯ膜（５ｄ）を形成することを特徴としている。
【００３０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００３１】
【発明の実施の形態】
（第１実施形態）
図１に本発明を適用した一実施形態におけるＤＭＯＳを備える半導体装置の平面図を示す。また、図１中のＡ−Ａ’線方向断面、Ｂ−Ｂ’線方向断面、Ｃ−Ｃ’線方向断面、Ｄ−Ｄ’線方向断面、及びＥ−Ｅ’線方向断面を、それぞれ、図２、図３、図４、図５、及び図６に示す。
【００３２】
この半導体装置は、図２に示すように、シリコンにより構成されたＮ+型基板１と、このＮ+型基板１上に形成されたＮ-型ドリフト層２から構成された半導体基板３を備えている。
【００３３】
また、この半導体装置は、図１に示すように、トランジスタとして機能するセルが形成されているセル領域と、ゲート引き出し配線が形成されているゲート引き出し配線領域とを有している。セル領域では、この半導体基板３の表層に、メッシュ構造のトレンチゲートが形成されている。このメッシュ構造は、１つのメッシュが例えば略六角形形状であり、同一形状の複数のメッシュにより構成されている。
【００３４】
セル領域では、図２に示すように、半導体基板３の一表面に形成されたトレンチ４の深さは例えば１〜３μｍであり、このトレンチ４の内壁上には、ゲート絶縁膜５が形成されている。
【００３５】
ゲート絶縁膜５は、トレンチ４の側壁部においては、ボトム酸化膜と呼ばれるシリコン酸化膜５ａ、シリコン窒化膜５ｂ、及びトップ酸化膜と呼ばれるシリコン酸化膜５ｃから構成されるいわゆるＯＮＯ（Oxide Nitride Oxide）膜５ｄからなり、トレンチ４の上部及び底部においてはＯＮＯ膜５ｄよりも厚いシリコン酸化膜５ｅ、５ｆからなっている。
【００３６】
ゲート絶縁膜５の上に、ポリシリコンから構成されたゲート電極６が形成されている。ゲート電極６は断面がいわゆるＴ字形状となっており、半導体基板３の表面上方からゲート電極６を見たとき、トレンチ４の上部に形成されたゲート絶縁膜５（シリコン酸化膜５ｆ）を覆っている。なお、以下では、半導体基板３の表面よりも上方に突出している部分をひさし部６ａと呼ぶ。
【００３７】
そして、半導体基板３のうち、隣接する２つのトレンチ４の間の領域には、チャネルを形成するＰ型領域７、ソースとなるＮ+型領域８、ボディＰ型領域９が形成されている。また、ゲート電極６の上及び半導体基板３の上には、例えばＢＰＳＧから構成された層間絶縁膜１０が形成されている。
【００３８】
層間絶縁膜１０の上には、例えばＡｌから構成されたソース電極用の金属膜１１が形成されている。また、層間絶縁膜１０には、Ｎ+型領域８、コンタクト用のＰ+型領域１２の上側の位置にコンタクトホール１３が形成されている。金属電極１１は、このコンタクトホール１３を介して、Ｎ+型領域８及びＰ+型領域１２と電気的に接続されている。また、Ｎ+型基板１の裏面側には例えばＡｌから構成されたドレイン電極用の金属膜１４が形成されている。
【００３９】
一方、ゲート引き出し配線領域においては、図１に示すように、トレンチ４がセル領域から延びるように形成されている。図３に示すように、ゲート引き出し配線領域においても、トレンチ４は半導体基板３の表面から深さが例えば１〜３μｍにて、半導体基板３の表層に形成されている。
【００４０】
そして、ゲート引き出し配線領域のトレンチ４の内壁上には、セル領域と同様に、ゲート絶縁膜５が形成されており、このゲート酸化膜５を介してトレンチ４の内部にポリシリコンにより構成されたゲート電極６が形成されている。
【００４１】
さらに、半導体基板３の表面上のうち、ゲート電極６が配置された領域を除く領域にはトレンチ４を形成するときのマスク材として用いられた酸化膜２２が除去されずに残されている。なお、この酸化膜２２の厚さは０．８〜１．０μｍ程度である。そして、酸化膜２２の上にはゲート電極６に接続するようにポリシリコンにより構成されたゲート引き出し配線２１が形成されている。
【００４２】
また、ゲート引き出し配線２１の上にはセル領域から延びるように層間絶縁膜１０が形成されており、層間絶縁膜１０の上には例えばＡｌから構成されたゲート電極用の金属膜２３が形成されている。Ｎ+型基板１の裏面側にはドレイン電極用の金属膜１４が形成されている。
【００４３】
また、ゲート引き出し配線領域には、図３、図４に示すように、Ｐ型領域７の表層にて、トレンチ４と隣接してＮ+型層８が形成されている。
【００４４】
また、図４、図５に示すように、Ｎ-型ドリフト層２上に、セル領域のＰ型領域７と連続するように形成されたＰ型ウェル層２４を有している。Ｐ型ウェル層２４の上にはフィールド絶縁膜としてＬＯＣＯＳ法により形成された酸化膜２５が形成されており、その上に酸化膜２２が形成されている。そして、ゲート引き出し配線２１は、酸化膜２２、２５を介して、Ｐ型ウェル層２４上にも形成されている。また、ゲート電極用の金属膜２３は層間絶縁膜１０に形成されたコンタクトホール２６を介して、ゲート引き出し配線２１と電気的に接続されている。
【００４５】
また、セル領域とゲート引き出し配線領域との間の領域では、図５、図６に示すように、Ｐ+型領域１２が形成されている。なお、この領域では、セルとしては機能しない領域であるため、本実施形態では、セル領域と異なり、Ｐ型領域７の表層にはボディＰ型領域９及びＮ+型領域８を形成していないが、これらを形成することもできる。このＰ+型領域１２は、セル領域と同様に、層間絶縁膜１０に形成されたコンタクトホール２７を介して、金属膜１１と電気的に接続されている。
【００４６】
このように構成されている半導体装置は、ゲート電極６に電圧を印加し、オン状態にすると、Ｐ型領域７のトレンチ４近傍の領域がチャネル領域となる。これにより、このチャネル領域を介して、ソース・ドレイン間に電流を流すことができる。
【００４７】
次にこのように構成される半導体装置の製造方法を説明する。製造工程を図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）、図９（ａ）〜（ｃ）、図１０（ａ）〜（ｃ）、図１１（ａ）〜（ｃ）に示す。なお、これらの図は図２の断面図を左右半分に分割した片方に相当する。
【００４８】
〔図７（ａ）に示す工程〕
表面が（１００）結晶面であるＮ+型基板１の上にエピタキシャル成長法によりＮ-型ドリフト層２が形成された半導体基板３を用意する。そして、半導体基板３の表面上に、後に行うトレンチ形成の際に用いるマスク材としての酸化膜２２をＣＶＤ法により膜厚が約１μｍとなるように形成する。
【００４９】
〔図７（ｂ）、（ｃ）に示す工程〕
図７（ｂ）に示すように、フォトリソグラフィ及びドライエッチングによって、酸化膜２２のうち、半導体基板３のトレンチ形成予定領域に対向する領域を選択的に除去する。次に、図７（ｃ）に示すように、パターニングされた酸化膜２２をマスクとしたドライエッチングを行い、半導体基板３の表層にトレンチ４を形成する。
【００５０】
〔図８（ａ）に示す工程〕
この工程では、トレンチ４を形成する際のエッチングによりトレンチ４の内壁が受けたダメージを除去する。例えば、トレンチ４の内壁に対するケミカルドライエッチング、１０００℃程度でのアニール処理、及び８５０〜１０５０℃での犠牲酸化等を行う。このとき、同時にトレンチ４の上部及び下部のコーナーが丸められる。また、酸化膜２２のトレンチを形成するために設けられた開口部の端面２２ａが後退し、開口部が拡大される。
【００５１】
〔図８（ｂ）、（ｃ）、図９（ａ）、（ｂ）に示す工程〕
これらの工程にてゲート絶縁膜５を形成する。まず、図８（ｂ）に示すように、Ｈ2ＯまたはＯ2雰囲気中にて例えば８５０程度での熱酸化により、トレンチ４の内壁上にボトム酸化膜としてのシリコン酸化膜５ａを形成する。
【００５２】
次に、図８（ｃ）に示すように、ＬＰＣＶＤ法により、シリコン酸化膜５及び酸化膜２２の表面上にシリコン窒化膜５ｂを形成する。
【００５３】
そして、図９（ａ）に示すように、ＣＨＦ3及びＯ2ガス系を用いた異方性ドライエッチングにより、シリコン窒化膜５ｂのうち、トレンチ４の側壁部のシリコン窒化膜を残し、トレンチ４の底部のシリコン窒化膜を除去することで、シリコン酸化膜５ａを露出させる。このとき、同時にトレンチ４の上部及び酸化膜２２の上に形成されたシリコン窒化膜も同時に除去され、その部分においてシリコン酸化膜５ａが露出する。
【００５４】
次に、図９（ｂ）に示すように、Ｈ2ＯもしくはＯ2雰囲気中にて例えば９５０℃程度での熱酸化を行うことで、シリコン窒化膜５ｂの上にトップ酸化膜としてのシリコン酸化膜５ｃを形成する。このようにして、トレンチ４の側壁部では、ボトム酸化膜５ａ、シリコン窒化膜５ｂ、トップ酸化膜５ｃから構成されたＯＮＯ膜５ｄが形成される。また、トレンチ４の上部、底部では、熱酸化によって膜厚が大きくなったシリコン酸化膜５ｅ、５ｆが形成される。これにより、トレンチ４の上部と底部におけるコーナー部での電界集中を緩和することができ、その部分でのゲート絶縁膜５の電界集中による耐圧の低下を防ぐことができる。
【００５５】
〔図９（ｃ）に示す工程〕
トレンチ４の内部を含む半導体基板３の表面上にドープドポリシリコン３１をＬＰＣＶＤ法により形成し、トレンチ４の内部を充填する。このとき、酸化膜２２上のドープドポリシリコン３１の膜厚は例えば１μｍ程度とする。なお、ノンドープドポリシリコンを堆積し、その後に不純物をドープすることもできる。
【００５６】
〔図１０（ａ）に示す工程〕
ゲート引き出し配線２１を形成するために、ドープドポリシリコン３１を所望の厚さにエッチバックする。具体的には、酸化膜２２上のドープドポリシリコン３１の膜厚を例えば０．３〜０．５μｍとする。
【００５７】
〔図１０（ｂ）に示す工程〕
フォトリソグラフィー及びドライエッチングにより、セル領域ではドープドポリシリコン３１の上部表面の位置が酸化膜２２の表面と同等もしくはそれよりも低くかつ、半導体基板３の表面よりも高くなるようにし、また、ゲート引き出し配線領域ではドープドポリシリコン３１を残すようにドープドポリシリコン３１をエッチングする。具体的には、セル領域において、ドープドポリシリコン３１の上部表面の位置が半導体基板３の表面から例えば０．６〜０．７μｍ上方に位置するようにエッチング時間を調整する。
【００５８】
これにより、セル領域にてゲート電極６を形成し、ゲート引き出し配線領域にてゲート引き出し配線２１を形成する。酸化膜２２の開口端２２ａが後退しているため、この時点で、ゲート電極６は断面がＴ字形状となり、ひさし部６ａの厚さは例えば０．３〜０．５μｍとなる。
【００５９】
なお、本実施形態では、ゲート電極６のひさし部６ａが、トレンチ４の開口端４ａよりもトレンチ４の内部側に位置するシリコン酸化膜５ｆの上部を覆っており、かつ、ひさし部６ａの先端６ｂからトレンチ４の開口端４ａまでの長さ６ｃが、後に説明するソース領域を形成する工程にて、トレンチ４の近傍でのソース領域となるＮ+型領域８とＰ型領域７との接合面８ａが半導体基板３の表面に対して略平行であるＮ+型領域８を形成できる長さとなるように、あらかじめ、酸化膜２２の開口端２２ａの位置を設定している。
【００６０】
具体的には、後に説明するトレンチマスクを除去する際、半導体基板３の表面に対して平行な方向でのひさし部６ａの先端６ｂからトレンチ４の開口端４ａまでの長さ６ｃが、０．０５〜０．１μｍとなっているように、あらかじめ、酸化膜２２の開口端２２ａの位置を設定しておく。
【００６１】
〔図１０（ｃ）、図１１（ａ）に示す工程〕
図１０（ｃ）に示すように、セル領域において、ドライエッチングによりトレンチ４を形成するときに用いたマスク材としての酸化膜２２を除去する。続いて、図１１（ａ）に示すように、８５０〜１０５０℃にて熱酸化を行うことで、ゲート電極６の表面及び露出した半導体基板３の表面に酸化膜３２を形成する。これは、後に説明するＰ型領域７、Ｎ+型領域８等をイオン注入にて形成する際に、この酸化膜３２をチャネリングや汚染を防止するためのいわゆるスルー酸化膜として用いるためである。
【００６２】
次に、ゲート絶縁膜５の信頼性を向上させるために、例えば１１７０℃、３０分の窒素雰囲気中での高温アニール処理を行う。なお、窒素雰囲気中に限らず、不活性ガス雰囲気であれば他の雰囲気中でも高温アニール処理を行うことができる。
【００６３】
〔図１１（ｂ）に示す工程〕
フォトリソグラフィによりマスク材を形成し、このマスク材とゲート電極６とをマスクとしたイオン注入及び不純物を拡散させるための熱拡散処理を行うことで、チャネル領域となるＰ型領域７を形成する。なお、Ｐ型領域７の基板表面からの深さを例えば１．５〜２μｍとするため、熱拡散処理は例えば１０５０℃〜１１００℃にて行う。
【００６４】
〔図１１（ｃ）に示す工程〕
同様に、フォトリソグラフィによりマスク材を形成し、このマスク材とゲート電極６とをマスクとしたイオン注入及び１０００〜１１００℃の熱拡散処理を行うことで、ソース領域となるＮ+型領域８を形成し、また、図示しないが、ボディＰ型領域９、Ｐ+型領域１２を形成する。
【００６５】
その後、図示しないが、ゲート電極６及び半導体基板３の表面上に層間絶縁膜１０を形成し、層間絶縁膜１０の平坦化のために例えば９５０℃にて１ｓｔリフロー処理を行う。層間絶縁膜１０にコンタクトホール１３、２６、２７を形成し、コンタクトホールのコーナー部を丸めるために例えば９００℃にて２ｎｄリフロー処理を行う。そして、層間絶縁膜１０の表面上からコンタクトホール１３、２７の内部にかけてソース電極となる金属膜１１を形成し、層間絶縁膜１０の表面上からコンタクトホール２６の内部にかけてゲート電極となる金属膜２３を形成する。
【００６６】
さらに、裏面研削により半導体基板３を薄くし、半導体基板３の裏面側にドレイン電極となる金属膜１４を形成する。このようにして、図１〜図６に記載する半導体装置を製造することができる。
【００６７】
以下にて本実施形態の特徴を説明する。
【００６８】
本実施形態では、ゲート電極６を形成した後の図１１（ａ）に示す工程にて、ゲート電極６の表面及び露出した半導体基板３の表面に酸化膜３２を形成した後、Ｎ+型領域８を形成するための熱拡散処理温度よりも高い温度にて、高温アニール処理を行っている。これにより、ゲート絶縁膜の信頼性を従来よりも向上させることができる。
【００６９】
ここで、図１２に本実施形態の製造方法により半導体装置を製造した場合と、高温アニールを行わず、その他は同一の方法により半導体装置を製造した場合のゲート絶縁膜の信頼性試験の結果を示す。なお、試験条件はＶｇ＝５０Ｖ、１５０℃である。また、この図１２には参考として他の温度にて高温アニールを行った場合の結果も示している。
【００７０】
図１２に示すように、１１７０℃にて高温アニールを行った場合、高温アニールを行わなかった場合と比較して、図中の矢印のように偶発故障モードを低減することができ、すなわち、ゲート絶縁膜５の信頼性を向上させることができる。
【００７１】
次に、この高温アニールの温度、時間及び実施時期について説明する。図１２に示すように、この高温アニールの温度を他の温度、例えば、１０５０℃、１１００℃にて行った場合では、高温アニールをしない場合と比較しても大きな変化が見られなかった。このことから、高温アニールの温度が１１００℃以下の場合では信頼性を向上させるという効果をもたらさず、高温アニールは１１００℃よりも高温で行う必要があると言える。
【００７２】
また、図１３に▲１▼高温アニールを本実施形態のように図１１（ａ）に示す工程後、すなわち、ゲート電極６の表面に酸化膜３２を形成した後に行った場合、▲２▼図９（ｂ）に示す工程後であって、図１１（ａ）に示す工程の前、すなわち、ゲート絶縁膜５を形成した後であって、ゲート電極６の表面に酸化膜３２を形成する前に行った場合、及び▲３▼高温アニールを行わなかった場合のゲート絶縁膜の信頼性試験の結果を示す。なお、試験条件は図１２と同じであるが、高温アニール時間は図１２のときよりも１０ｍｉｎと短い場合の結果である。
【００７３】
図１３に示すように、高温アニールを▲１▼１１７０℃−１０ｍｉｎでゲート電極６の表面に酸化膜３２を形成した後に行った場合でも、▲３▼高温アニールを行わなかった場合と比較して、図１３中の矢印のように偶発故障モードを低減することができる。このことから、処理時間は３０分よりも短くしても良いと言える。
【００７４】
しかし、▲２▼高温アニールをゲート絶縁膜５を形成した後であって、ゲート電極６の表面に酸化膜３２を形成する前に行った場合では、偶発故障モードを低減させることができなかった。このことから、高温アニールはゲート電極６の表面に酸化膜３２を形成した後に行うことが良いと言える。
【００７５】
参考として、図１４に本実施形態における半導体装置の製造工程とトレンチ近傍に発生する応力及び結晶欠陥密度との関係を示す。図１４（ａ）は各工程とその工程での熱処理温度を示しており、図１４（ｂ）は半導体基板３のトレンチ４の上部近傍に発生した応力の大きさを示しており、図１４（ｃ）は同様に半導体基板３のトレンチ４の近傍に発生した結晶欠陥の密度を示している。
【００７６】
図１４（ｂ）に示すように、高温アニールを行わなかった場合、ソース電極、ゲート電極用の金属膜１１、２３の形成後に測定した応力値は、ゲート絶縁膜５（トップ酸化膜５ｃ）の形成後であってゲート電極６の形成前に測定した結果と比較して増加していた。これに対して、高温アニールを行った場合、金属膜１１、２３の形成後の応力値は、ゲート絶縁膜５（トップ酸化膜５ｃ）の形成後であってゲート電極６の形成前に測定した結果と同程度であった。
【００７７】
また、図１４（ｃ）に示すように、高温アニールを行わなかった場合、半導体基板３のトレンチ４の近傍での結晶欠陥密度は、図１１（ａ）のゲート電極６の表面に酸化膜３２を形成する工程の後に増加し、その後はほぼ一定の値であった。これに対して、高温アニールを行った場合、金属膜１１、２３の形成後において、結晶欠陥が確認されなかった。
【００７８】
次に、図１５（ａ）に高温アニールの温度と半導体基板３のトレンチ４の上部近傍に発生する応力との関係を示し、図１５（ｂ）に高温アニールの温度と半導体基板３のトレンチ４の近傍に発生する結晶欠陥の密度との関係を示す。なお、これらの結果は本実施形態の製造工程にて様々な温度で高温アニールを行ったときの結果である。また、本実施形態の製造工程において、高温アニールを行わない場合、ゲート電極６の表面に酸化膜３２を形成する工程後に行われる熱処理としては、層間絶縁膜１０へのリフロー処理がある。このため、このリフロー処理時の温度を高温アニール処理を行わない場合の温度として示している。
【００７９】
図１５（ａ）、（ｂ）に示すように、高温アニールの温度が高くなるにつれ、トレンチ４の近傍に発生する応力及び結晶欠陥密度が減少することがわかる。
【００８０】
以上のことから、高温アニールを行わなかった場合、半導体基板３のトレンチ４の近傍にて応力及び結晶欠陥が、ゲート電極６の表面に酸化膜３２を形成する工程後に発生し、その後においても大きく変化せず、応力及び結晶欠陥が発生した状態となっていると思われる。
【００８１】
したがって、本実施形態のようにゲート電極６の表面に酸化膜３２を形成する工程後に高温アニールを行うことで、トレンチ４の近傍に発生した結晶欠陥や応力を減少させることができる。これにより、トレンチ４の近傍に発生した結晶欠陥や応力によって、ゲート絶縁膜５に対してダメージが与えられるのを抑制することができる。また、ゲート絶縁膜５に対しても、高温アニールによって、トレンチ４の近傍に発生した応力及び結晶欠陥から与えられていた歪み等のダメージを緩和することができるため、ゲート絶縁膜の信頼性を向上することができると推察される。
【００８２】
このことから、高温アニールは、このように半導体基板３のトレンチ４の近傍に発生している応力及び結晶欠陥を除去し、また、ゲート絶縁膜５に対して与えられたダメージを緩和することができる温度にて行うことが良いと言える。一般的に、ゲート絶縁膜５に含まれる成分と同じ成分である透明石英（ＳｉＯ2）ガラスにおいて、内部歪みを除去可能な温度である徐冷点は１１５０℃であることが知られている。したがって、高温アニールは１１５０℃以上の温度にて行うことで十分な効果が得られる。なお、高温アニールの温度の上限は、当然のことではあるが半導体装置を製造できる温度であり、すなわち、半導体基板の耐熱温度、例えば１２００℃以下である。
【００８３】
また、本実施形態では、高温アニール処理の後、図１１（ｂ）、（ｃ）に示す工程にて、チャネル領域となるＰ型領域７、ソース領域となるＮ+型領域８、ボディＰ型領域９を形成している。
【００８４】
これは、高温アニール処理の工程よりも前にＰ型領域７、Ｎ+型領域８、ボディＰ型領域９を形成した場合、所望の濃度や、基板表面からの深さが所望の深さとなるようにこれらを形成しても、高温アニールはこれらを形成するときに行う熱拡散処理よりも高温で行うため、Ｐ型領域７等が再度拡散し、Ｐ型領域７等の濃度及び深さが設定値より変動してしまうからである。したがって、本実施形態のように、高温アニール処理の後に、Ｐ型領域７等を形成することで、Ｐ型領域７等を所望の濃度及び基板表面からの深さとすることができる。
【００８５】
また、本実施形態では、図１０（ｂ）に示す工程にて、半導体基板３の表面上方からゲート電極６を見たとき、ゲート電極６がトレンチ４の開口端４ａに位置するゲート絶縁膜５（シリコン酸化膜５ｆ）を覆うひさし部６ａを有するように断面形状をＴ字形状としてゲート電極６を形成している。つまり、半導体基板３の表面と平行な方向において、ひさし部６ａの先端６ｂがトレンチ４の開口端４ａから外側に離れたところに位置するようにゲート電極６を形成している。
【００８６】
このようにゲート電極６がトレンチ４の開口端４ａに位置するゲート絶縁膜５（シリコン酸化膜５ｆ）の上部表面を覆っていることから、図１０（ｃ）に示す工程での酸化膜２２のエッチングの際に、ゲート絶縁膜５（シリコン酸化膜５ｆ）の上部表面がエッチングされるのを防ぐことができる。これにより、酸化膜２２のエッチングによりゲート絶縁膜５がダメージを受け、ゲート絶縁膜５の信頼性が低下するのを抑制することができる。
【００８７】
また、ゲート電極６においては、ひさし部６ａの先端６ｂからトレンチ４の開口端４ａまでの長さ６ｃを、図１１（ｃ）に示すソース領域となるＮ+型領域８を形成する工程にて、トレンチ４の近傍でのＮ+型領域８とＰ型領域７との接合面８ａが半導体基板の表面に対して略平行となるようにＮ+型領域８を形成できる長さとしている。
【００８８】
このことから、図１１（ｃ）に示す工程にてＮ+型領域８を形成したとき、トレンチ４の近傍でのＮ+型領域８とＰ型領域７との接合面８ａを半導体基板３の表面に対して略平行とすることができる。つまり、Ｎ+型領域８の底面８ａが半導体基板３の表面と略平行な状態でトレンチ４と接する構造とすることができる。
【００８９】
これにより、トレンチ４の近傍でのＮ+型領域８とＰ型領域７との接合面８ａを半導体基板３の表面に対して略平行とならず、しきい値電圧が所望の設定値から外れるのを抑制することができる。
【００９０】
なお、本発明者の実験結果より、図１０（ｃ）に示す工程にてトレンチマスクを除去するとき、ひさし部６ａの先端６ｂからトレンチ４の開口端４ａまでの長さ６ｃが例えば０．０５〜０．１μｍとなっていれば良いことがわかっている。ただし、ここで言う長さ６ｃの寸法は、図１０（ｂ）に示す工程にてゲート電極６を形成した直後のゲート電極６の寸法であり、完成時においてもゲート電極６がこのような寸法でなくても良い。これは、イオン注入前後の熱処理によっては、ゲート電極６が酸化され、ゲート電極６の寸法が変動する場合があるからである。
【００９１】
（他の実施形態）
第１実施形態では、ゲート絶縁膜５はＯＮＯ膜５ｄとシリコン酸化膜５ｅ、５ｆにより構成されていたが、ゲート絶縁膜５の全体をＯＮＯ膜にて構成したり、単に酸化膜のみ等のＯＮＯ膜以外の膜により構成することもできる。
【００９２】
また、第１実施形態では、ゲート電極６の断面形状がＴ字形状である場合を説明したが、必ずしもＴ字形状とする必要はなく、断面形状をＴ字形状に対してひさし部６ａがない、いわゆるＩ字形状とすることもできる。この場合でも、ゲート電極６の形成後において、高温アニールを行うことで、ゲート絶縁膜５の信頼性を向上させることができる。
【００９３】
また、第１実施形態では、高温アニールを行った後、チャネル領域となるＰ型領域７を形成するための熱処理を行っていたが、Ｐ型領域７の基板表面からの深さが第１実施形態よりも大きな半導体装置を形成する場合では、高温アニールと同時に行ったり、トレンチ４の形成前にあらかじめＰ型領域７を形成することもできる。
【００９４】
これは、第１実施形態では、Ｐ型領域７の基板表面からの深さが１．５〜２μｍとなるように１０５０〜１１００℃と熱処理条件にて熱拡散処理を行っていたが、Ｐ型領域７の基板表面からの深さをこれよりも大きくする場合では、熱拡散処理は１１００℃よりも高い温度にて行うからである。
【００９５】
また、第１実施形態では、ソース領域となるＮ+型領域８を形成するための熱拡散処理時の温度は、高温アニール処理時の温度より低い場合を説明したが、高温アニール処理時のような１１７０℃といった高温にて行うこともできる。言い換えると、Ｎ+型領域８を形成するための熱拡散処理を１１７０℃等の高温で行う場合では、高温アニール処理をこの熱拡散処理時の温度と同じ温度にて行うことができる。
【００９６】
上記した実施形態では、トレンチゲートの平面構造において、１つのメッシュが六角形形状である場合を例として説明したが、四角形等の他の多角形形状のメッシュ形状としたり、トレンチゲートがストライプ状に配置された構造とすることもできる。
【００９７】
また、上記した実施形態では、トレンチゲートを有するＮチャネル型ＭＯＳＦＥＴを例として説明してきたが、導電型をそれぞれ反対導電型としたＰチャネル型ＭＯＳＦＥＴや、基板１とドリフト層２とを相互に異なる導電型としたＩＧＢＴ等のトレンチゲートを有するＭＯＳ構造を備えるパワー素子においても、本発明を適用することができる。さらには、基板表層に形成されたトレンチ内に層間絶縁膜を介して上部電極が形成されたトレンチキャパシタ、その他トレンチ内に絶縁膜を介して導電性膜が形成されたトレンチゲート構造の半導体装置においても、本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の平面図である。
【図２】図１中のＡ−Ａ’線方向断面図である。
【図３】図１中のＢ−Ｂ’線方向断面図である。
【図４】図１中のＣ−Ｃ’線方向断面図である。
【図５】図１中のＤ−Ｄ’線方向断面図である。
【図６】図１中のＥ−Ｅ’線方向断面図である。
【図７】第１実施形態における半導体装置の製造工程を説明するための断面図である。なお、この図は図２中の右（もしくは左）側半分に相当する図である。
【図８】図７に続く半導体装置の製造工程を説明するための断面図である。
【図９】図８に続く半導体装置の製造工程を説明するための断面図である。
【図１０】図９に続く半導体装置の製造工程を説明するための断面図である。
【図１１】図１０に続く半導体装置の製造工程を説明するための断面図である。
【図１２】各温度条件にて高温アニールを行った場合、もしくは高温アニールを行わなかった場合のゲート絶縁膜の信頼性試験結果を示す図である。
【図１３】高温アニールを行う時期を変更した場合、もしくは高温アニールを行わなかった場合のゲート絶縁膜の信頼性試験結果を示す図である。
【図１４】第１実施形態の製造工程と半導体装置のトレンチ近傍に発生する応力及び結晶欠陥との関係を示す図である。
【図１５】高温アニール温度と半導体装置のトレンチ近傍に発生する応力及び結晶欠陥との関係を示す図である。
【符号の説明】
１…Ｎ+型基板、２…Ｎ-型ドリフト層、３…半導体基板、４…トレンチ、
５…ゲート絶縁膜、５ａ…シリコン酸化膜（ボトム酸化膜）、
５ｂ…シリコン窒化膜５ｂ、５ｃ…シリコン酸化膜（トップ酸化膜）、
５ｄ…ＯＮＯ膜、５ｅ、５ｆ…シリコン酸化膜、６…ゲート電極、
６ａ…ゲート電極のひさし部、７…Ｐ型領域、８…Ｎ+型領域、
９…ボディＰ型領域、１０…層間絶縁膜、１１、１４、２３…金属膜、
１２…Ｐ+型領域、１３、２６、２７…コンタクトホール、
２１…ゲート引き出し配線、２２…酸化膜（マスク材）、
２４…Ｐ型ウェル層、２５…酸化膜（フィールド絶縁膜）。

Claims (6)

  1. 半導体基板（３）の一表面にトレンチ（４）を形成する工程と、
    前記トレンチ（４）の内壁に絶縁膜（５）を形成する工程と、
    前記絶縁膜（５）を介して、前記トレンチ（４）内にゲート電極（６）を形成する工程と、
    前記ゲート電極（６）の形成後に、前記ゲート電極（６）をマスクとしたイオン注入及び不純物を拡散させるための熱拡散処理を行うことで、前記半導体基板（３）の表層に前記トレンチ（４）に隣接するソース領域（８）を形成する工程とを有する半導体装置の製造方法であって、
    前記ゲート電極（６）を形成する工程と、前記ソース領域（８）を形成する工程との間に、前記イオン注入時に用いるスルー酸化膜（３２）を前記半導体基板の前記一表面上に形成するために、前記ゲート電極（６）の表面及び前記半導体基板（３）の表面を熱酸化する工程と、
    前記熱酸化の後に、前記絶縁膜（５）に対して熱処理を行う工程とを有し、
    前記絶縁膜（５）に対して熱処理を行う工程では、前記熱拡散処理時の温度よりも高い温度であって、前記熱酸化により発生した応力によって前記絶縁膜（５）中に生じた歪みを除去できる温度にて、熱処理を行うことを特徴とする半導体装置の製造方法。
  2. 半導体基板（３）の一表面にトレンチ（４）を形成する工程と、
    前記トレンチ（４）の内壁に絶縁膜（５）を形成する工程と、
    前記絶縁膜（５）を介して、前記トレンチ（４）内にゲート電極（６）を形成する工程と、
    前記ゲート電極（６）の形成後に、前記ゲート電極（６）をマスクとしたイオン注入及び不純物を拡散させるための熱拡散処理を行うことで、前記半導体基板（３）の表層にチャネル領域となる不純物拡散領域（７）を形成する工程と、
    前記不純物拡散領域（７）の形成後に、前記ゲート電極（６）をマスクとしたイオン注入を行うことで、前記半導体基板（３）の表層に前記トレンチ（４）に隣接するソース領域（８）を形成する工程とを有する半導体装置の製造方法であって、
    前記ゲート電極（６）を形成する工程と、前記不純物拡散領域（７）を形成する工程との間に、前記イオン注入時に用いるスルー酸化膜（３２）を前記半導体基板の前記一表面上に形成するために、前記ゲート電極（６）の表面及び前記半導体基板（３）の表面を熱酸化する工程を有し、
    前記熱拡散処理を行う際では、前記熱酸化により発生した応力によって前記絶縁膜（５）中に生じた歪みを除去できる温度にて熱処理を行うことを特徴とする半導体装置の製造方法。
  3. 前記ゲート電極（６）を形成する工程では、前記ゲート電極（６）が前記トレンチ（４）の開口端に位置する絶縁膜（５）を覆うひさし部（６ａ）を有するように前記ゲート電極（６）の断面形状をＴ字形状とし、かつ、前記ひさし部（６ａ）の先端（６ｂ）から前記トレンチ（４）の開口端（４ａ）までの長さ（６ｃ）が、前記ソース領域（８）を形成する工程にて、前記トレンチ（４）近傍での前記ソース領域（８）と前記半導体基板（３）との接合面（８ａ）が前記半導体基板（３）の表面に対して略平行である前記ソース領域（８）を形成できる長さとなるように、前記ゲート電極（６）を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記ゲート電極（６）を形成する工程では、前記ひさし部（６ａ）の先端（６ｂ）から前記トレンチ（４）の開口端（４ａ）までの長さ（６ｃ）が０．０５〜０．１μｍとなるように、前記ゲート電極（６）を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記絶縁膜（５）中に生じた歪みを除去できる温度にて熱処理を行う際では、不活性ガス雰囲気中で１１５０℃以上の温度にて行うことを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
  6. 前記絶縁膜（５）を形成する工程では、前記絶縁膜（５）として、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜が順に積層されたＯＮＯ膜（５ｄ）を形成することを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置の製造方法。
JP2003055759A 2003-03-03 2003-03-03 半導体装置の製造方法 Expired - Fee Related JP4483179B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003055759A JP4483179B2 (ja) 2003-03-03 2003-03-03 半導体装置の製造方法
US10/790,211 US20040173845A1 (en) 2003-03-03 2004-03-02 Semiconductor device having trench gate structure and method for manufacturing the same
CNB2004100073916A CN1326218C (zh) 2003-03-03 2004-03-02 具有沟槽栅结构的半导体器件及其制造方法
DE102004010127A DE102004010127B4 (de) 2003-03-03 2004-03-02 Halbleitervorrichtung mit einer Grabengatestruktur und Verfahren zum Herstellen dergleichen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003055759A JP4483179B2 (ja) 2003-03-03 2003-03-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004266140A JP2004266140A (ja) 2004-09-24
JP4483179B2 true JP4483179B2 (ja) 2010-06-16

Family

ID=32866661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003055759A Expired - Fee Related JP4483179B2 (ja) 2003-03-03 2003-03-03 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20040173845A1 (ja)
JP (1) JP4483179B2 (ja)
CN (1) CN1326218C (ja)
DE (1) DE102004010127B4 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
JP2006173281A (ja) * 2004-12-14 2006-06-29 Denso Corp 半導体装置およびその製造方法
CN101202232B (zh) * 2006-12-15 2012-06-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法及半导体器件
US8097921B2 (en) 2007-11-09 2012-01-17 Denso Corporation Semiconductor device with high-breakdown-voltage transistor
WO2010008617A1 (en) * 2008-07-15 2010-01-21 Maxpower Semiconductor Inc. Mosfet switch with embedded electrostatic charge
KR101014237B1 (ko) * 2008-10-29 2011-02-14 주식회사 케이이씨 전력용 반도체 장치 및 그 제조 방법
WO2011027831A1 (ja) 2009-09-07 2011-03-10 ローム株式会社 半導体装置およびその製造方法
JP5369300B2 (ja) * 2009-09-16 2013-12-18 三菱電機株式会社 半導体装置およびその製造方法
JP5452195B2 (ja) 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
WO2012083590A1 (en) * 2010-12-20 2012-06-28 The Hong Kong University Of Science And Technology Power semiconductor field effect transistor structure with charge trapping material in the gate dielectric
WO2013007654A1 (en) * 2011-07-14 2013-01-17 Abb Technology Ag Insulated gate bipolar transistor
CN102332400B (zh) * 2011-07-28 2016-06-01 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN102768948A (zh) * 2011-10-13 2012-11-07 上海华虹Nec电子有限公司 增强沟槽型igbt可靠性器件制造方法
JP5223040B1 (ja) * 2012-01-31 2013-06-26 パナソニック株式会社 半導体装置及びその製造方法
WO2013114477A1 (ja) * 2012-01-31 2013-08-08 パナソニック株式会社 半導体装置及びその製造方法
JP6112700B2 (ja) * 2012-08-17 2017-04-12 ローム株式会社 半導体装置
JP6102140B2 (ja) * 2012-09-20 2017-03-29 三菱電機株式会社 半導体装置
CN103021869A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 沟槽功率器件的制作方法
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
JP6235298B2 (ja) * 2013-10-21 2017-11-22 新日本無線株式会社 半導体装置およびその製造方法
CN105575813A (zh) * 2014-10-16 2016-05-11 北大方正集团有限公司 一种高压vdmos器件及其制作方法
CN104681413A (zh) * 2015-02-25 2015-06-03 苏州工业园区纳米产业技术研究院有限公司 低应力多晶硅薄膜的制作方法
JP7215878B2 (ja) 2018-10-31 2023-01-31 ラピスセミコンダクタ株式会社 半導体ウェハの製造方法および半導体装置
CN111009577A (zh) * 2019-12-03 2020-04-14 深圳市锐骏半导体股份有限公司 一种改善沟槽型金属氧化物半导体栅源漏电的方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544418A (en) * 1984-04-16 1985-10-01 Gibbons James F Process for high temperature surface reactions in semiconductor material
US4740483A (en) * 1987-03-02 1988-04-26 Motorola, Inc. Selective LPCVD tungsten deposition by nitridation of a dielectric
US4874713A (en) * 1989-05-01 1989-10-17 Ncr Corporation Method of making asymmetrically optimized CMOS field effect transistors
US5285102A (en) * 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
US6163051A (en) * 1995-08-24 2000-12-19 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5814858A (en) * 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
US5766969A (en) * 1996-12-06 1998-06-16 Advanced Micro Devices, Inc. Multiple spacer formation/removal technique for forming a graded junction
US5946581A (en) * 1997-01-08 1999-08-31 Advanced Micro Devices Method of manufacturing a semiconductor device by doping an active region after formation of a relatively thick oxide layer
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6960818B1 (en) * 1997-12-30 2005-11-01 Siemens Aktiengesellschaft Recessed shallow trench isolation structure nitride liner and method for making same
US5831301A (en) * 1998-01-28 1998-11-03 International Business Machines Corp. Trench storage dram cell including a step transfer device
US6080618A (en) * 1998-03-31 2000-06-27 Siemens Aktiengesellschaft Controllability of a buried device layer
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
US6018174A (en) * 1998-04-06 2000-01-25 Siemens Aktiengesellschaft Bottle-shaped trench capacitor with epi buried layer
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6303410B1 (en) * 1998-06-01 2001-10-16 North Carolina State University Methods of forming power semiconductor devices having T-shaped gate electrodes
JPH11345877A (ja) * 1998-06-03 1999-12-14 Mitsubishi Electric Corp 半導体装置
US6218300B1 (en) * 1998-06-12 2001-04-17 Applied Materials, Inc. Method and apparatus for forming a titanium doped tantalum pentaoxide dielectric layer using CVD
JP2000031265A (ja) * 1998-07-14 2000-01-28 Nec Corp 半導体装置の製造方法
US6159781A (en) * 1998-10-01 2000-12-12 Chartered Semiconductor Manufacturing, Ltd. Way to fabricate the self-aligned T-shape gate to reduce gate resistivity
US6144054A (en) * 1998-12-04 2000-11-07 International Business Machines Corporation DRAM cell having an annular signal transfer region
US6150222A (en) * 1999-01-07 2000-11-21 Advanced Micro Devices, Inc. Method of making a high performance transistor with elevated spacer formation and self-aligned channel regions
US6010948A (en) * 1999-02-05 2000-01-04 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process employing a BPSG trench fill
US6136674A (en) * 1999-02-08 2000-10-24 Advanced Micro Devices, Inc. Mosfet with gate plug using differential oxide growth
US6063657A (en) * 1999-02-22 2000-05-16 International Business Machines Corporation Method of forming a buried strap in a DRAM
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
US20020052119A1 (en) * 1999-03-31 2002-05-02 Patrick A. Van Cleemput In-situ flowing bpsg gap fill process using hdp
US6404007B1 (en) * 1999-04-05 2002-06-11 Fairchild Semiconductor Corporation Trench transistor with superior gate dielectric
US6066527A (en) * 1999-07-26 2000-05-23 Infineon Technologies North America Corp. Buried strap poly etch back (BSPE) process
US6218866B1 (en) * 1999-10-12 2001-04-17 National Semiconductor Corporation Semiconductor device for prevention of a floating gate condition on an input node of a MOS logic circuit and a method for its manufacture
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
JP2001127072A (ja) * 1999-10-26 2001-05-11 Hitachi Ltd 半導体装置
JP2001196587A (ja) * 2000-01-14 2001-07-19 Denso Corp 半導体装置およびその製造方法
ITMI20010039A1 (it) * 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
US6437381B1 (en) * 2000-04-27 2002-08-20 International Business Machines Corporation Semiconductor memory device with reduced orientation-dependent oxidation in trench structures
US6350665B1 (en) * 2000-04-28 2002-02-26 Cypress Semiconductor Corporation Semiconductor structure and method of making contacts and source and/or drain junctions in a semiconductor device
JP2002231945A (ja) * 2001-02-06 2002-08-16 Denso Corp 半導体装置の製造方法
WO2002069394A1 (en) * 2001-02-27 2002-09-06 Fairchild Semiconductor Corporation Process for depositing and planarizing bpsg for dense trench mosfet application
US6784101B1 (en) * 2002-05-16 2004-08-31 Advanced Micro Devices Inc Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation
JP5385771B2 (ja) * 2009-12-15 2014-01-08 日東精工株式会社 貫入ロッド

Also Published As

Publication number Publication date
CN1527369A (zh) 2004-09-08
JP2004266140A (ja) 2004-09-24
DE102004010127B4 (de) 2012-02-02
CN1326218C (zh) 2007-07-11
US20040173845A1 (en) 2004-09-09
DE102004010127A1 (de) 2004-09-16

Similar Documents

Publication Publication Date Title
JP4483179B2 (ja) 半導体装置の製造方法
US9490338B2 (en) Silicon carbide semiconductor apparatus and method of manufacturing same
US7199010B2 (en) Method of maufacturing a trench-gate semiconductor device
JP2008547225A (ja) トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
JP7054403B2 (ja) 半導体装置の製造方法
JP2000012846A (ja) 炭化珪素半導体装置及びその製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
JP2021119639A (ja) 半導体装置
JP2021108322A (ja) 半導体装置およびその製造方法
JPH07249770A (ja) 半導体装置及びその製造方法
JP3968860B2 (ja) 炭化珪素半導体装置の製造方法
JP2020013828A (ja) 半導体装置および製造方法
JPH0286136A (ja) 半導体素子およびその製造方法
US7999311B2 (en) Semiconductor device
US6974996B2 (en) Semiconductor device and method of manufacturing the same
JP3490060B2 (ja) 半導体装置およびその製造方法
JP4848605B2 (ja) 半導体装置の製造方法
JPH04273165A (ja) 横形二重拡散ｍｏｓｆｅｔの製造方法
TW202322393A (zh) 溝槽式功率半導體元件及其製造方法
JP4792645B2 (ja) 炭化珪素半導体装置の製造方法
US20230107762A1 (en) Silicon carbide semiconductor device
KR102444384B1 (ko) 트렌치 파워 mosfet 및 그 제조방법
TW201214533A (en) Semiconductor device and the manufacturing method of the same
JP3498415B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091103

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R151 Written notification of patent or utility model registration

Ref document number: 4483179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees