JP5963732B2 - チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体 - Google Patents

チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体 Download PDF

Info

Publication number
JP5963732B2
JP5963732B2 JP2013226674A JP2013226674A JP5963732B2 JP 5963732 B2 JP5963732 B2 JP 5963732B2 JP 2013226674 A JP2013226674 A JP 2013226674A JP 2013226674 A JP2013226674 A JP 2013226674A JP 5963732 B2 JP5963732 B2 JP 5963732B2
Authority
JP
Japan
Prior art keywords
conductive layer
length
chip
value
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013226674A
Other languages
English (en)
Other versions
JP2015088649A (ja
Inventor
松本　圭司
圭司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2013226674A priority Critical patent/JP5963732B2/ja
Priority to US14/525,292 priority patent/US9558311B2/en
Publication of JP2015088649A publication Critical patent/JP2015088649A/ja
Application granted granted Critical
Publication of JP5963732B2 publication Critical patent/JP5963732B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、ＩＣ（Integrated Circuit：集積回路）チップ（以下、単に「チップ」と云う。）の実装技術に関し、特に、チップ支持基板の配線部裏面にチップの熱を除去する放熱器を設置するための面領域を設定する方法、および放熱器設置の面領域が設定されたチップ支持基板、並びに当該チップ支持基板にチップを搭載したチップ実装構造体に関する。
例えば、チップを３次元に積層してフェースダウンボンディングで実装するような発熱密度の高いチップ実装構造体では、フリップチップの上面側からだけではなく、フリップチップの下面側であるチップ支持基板の側からも冷却することが望まれる。
特許文献１には、コア層を備えるプリント配線基板の所定位置に、チップ、チップバンプ、インターポーザ、インターポーザのＢＧＡ（Ball Grid Array）バンプを備える半導体装置が搭載され、また、チップの放熱を行うためのヒートシンクがコア層内に設置され、さらに、プリント配線基板内には、チップの発した熱をヒートシンクに伝達させるための放熱用ビアがインターポーザのＢＧＡバンプとヒートシンクとを熱的に結合するように設けられた実装構造が示されている。この実装構造では、放熱用ビアがチップ下のプリント配線基板内に設けられるので、配線層は、プリント配線基板内ではチップの下に設けられずにチップの外周にまで引き回されてヒートシンクを取り囲むように設けられる。
非特許文献１には、図１に示すようなチップの下面側から冷却するチップ実装構造体１００が示されている。チップ実装構造体１００では、チップ１０５が、例えば半田バンプのような接合部材１１０により３次元に積層されて、シリコンインターボーザ１１５に搭載される。シリコンインターボーザ１１５は、チップ１０５の搭載位置に対応して、裏面に直接放熱器のフィンを形成したマイクロチャネル１２５および蓋１３０が設けられ、冷却液が矢印１３５で示す側から入って矢印１４０で示す側から出る。シリコンインターボーザ１１５は、表面にＢＥＯＬ(Back-End-Of-the-Line)によって配線が形成される。配線は、シリコンインターボーザ１１５の内部では、チップ１０５の下にマイクロチャネル１２５を設けているため、チップ１０５の外周にまで引き回され、その外周でシリコンインターボーザ１１５内に設けられた導電貫通ビア１２０を経て、プリント配線基板１４５の電極１５０に接続される。
特開２００２−２７０７４３号公報
Keiji Matsumoto et al., Investigations of Cooling Solutions for Three-Dimensional (3D) Chip Stacks, in SemiconductorThermal Measurement and Management Symposium, 2010. SEMI-THERM 2010. 26thAnnual IEEE, 23 February 2010, pp.25-32
非特許文献１のチップ実装構造体１００は、特許文献１のプリント配線基板内にヒートシンクを設置するのに比べて、チップ１０５を搭載するシリコンインターボーザ１１５内に放熱器のマイクロチャネル１２５を設置しているので、放熱効果は優れている。しかし、チップ１０５からプリント配線基板１４５に至る配線層は、依然として、チップ１０５の周辺部にまで引き回して設けられていて長く伸ばされ、また、シリコンインターボーザ１１５の表面の配線であるためにプリント配線基板１４５と違いその断面積は小さく狭められ、その結果、配線層の電気抵抗は増大されて大きな電圧降下を生じることになり、チップ実装構造体としては改良の余地がある。電圧降下の電気特性は、配線層の断面積を大きくすれば配線層の電気抵抗は小さくなるので、配線層の断面積に比例して改善される。しかし、放熱の熱特性は、配線層の断面積を大きくすると配線層および絶縁層の厚さは厚くなって熱抵抗は大きくなるので、配線層および絶縁層の厚さに比例して劣化する。チップ実装構造体では、電圧降下の電気特性と放熱の熱特性の両方共を良くすることは難しい。
本発明は、配線層および絶縁層を電圧降下の電気特性と放熱の熱特性の両方に対して最適となる構成にして、電圧降下の電気特性に優れると共に放熱の熱特性にも優れたチップ実装技術の実現を目的とする。本発明の目的には、チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法、および放熱器設置の面領域が設定されたチップ支持基板、並びに当該チップ支持基板にチップを搭載したチップ実装構造体を提供することが含まれる。
本発明により提供される１実施態様の方法、即ち、チップ支持基板の配線部の裏面において放熱器設置の面領域を設定する方法は、配線部の導電層に関する電圧降下の許容値から、当該電圧降下の許容値を満たす導電層の断面積と長さの組を求めることと、配線部の導電層と絶縁層に関する熱抵抗の所望値から、電圧降下の許容値に関して求めた導電層の断面積と長さの組の断面積にしたときの導電層と絶縁層が当該熱抵抗の所望値を満たす導電層と絶縁層の長さの組を求めることと、電圧降下の許容値に関して求めた導電層の断面積と長さの組から、用いる導電層の断面積に対応する導電層の長さを選んで、選んだ導電層の長さにより定まる面積を最大値とし、熱抵抗の所望値に関して求めた導電層と絶縁層の長さの組から、用いる導電層の断面積に対応する導電層と絶縁層の長さを選んで、選んだ導電層と絶縁層の長さにより定まる面積を最小値とする範囲の面積に、放熱器設置の面領域を設定することとを含む。
その方法において、好ましくは、導電層の断面積と長さの組を求めることは、電圧降下の許容値および導電層を流れる電流値から導電層の抵抗値を求め、求めた抵抗値となる導電層の断面積と長さの組を求めることを含むと良い。
その方法において、好ましくは、導電層と絶縁層の長さの組を求めることは、導電層と絶縁層との構成比から配線部の実効熱伝導率値を求め、求めた実効熱伝導率値を用いて導電層と絶縁層に関する熱抵抗値を求め、求めた熱抵抗値が熱抵抗の所望値となる導電層と絶縁層の長さの組を求めることを含むと良い。
本発明により提供される１実施態様のチップ支持基板は、設けられる配線部の導電層に関する電圧降下の許容値から、当該電圧降下の許容値を満たす導電層の断面積と長さの組を求め、配線部の導電層と絶縁層に関する熱抵抗の所望値から、電圧降下の許容値に関して求めた導電層の断面積と長さの組の断面積にしたときの導電層と絶縁層が当該熱抵抗の所望値を満たす導電層と絶縁層の長さの組を求め、電圧降下の許容値に関して求めた導電層の断面積と長さの組から、用いる導電層の断面積に対応する導電層の長さを選んで、選んだ導電層の長さにより定まる面積を最大値とし、熱抵抗の所望値に関して求めた導電層と絶縁層の長さの組から、用いる導電層の断面積に対応する導電層と絶縁層の長さを選んで、選んだ導電層と絶縁層の長さにより定まる面積を最小値とする範囲の面積に、配線部の裏面において放熱器設置の面領域を設定してある。
そのチップ支持基板において、好ましくは、導電層の断面積と長さの組を求めることは、電圧降下の許容値および導電層を流れる電流値から導電層の抵抗値を求め、求めた抵抗値となる導電層の断面積と長さの組を求めることを含むと良い。
そのチップ支持基板において、好ましくは、導電層と絶縁層の長さの組を求めることは、導電層と絶縁層との構成比から配線部の実効熱伝導率値を求め、求めた実効熱伝導率値を用いて導電層と絶縁層に関する熱抵抗値を求め、求めた熱抵抗値が熱抵抗の所望値となる導電層と絶縁層の長さの組を求めることを含むと良い。
そのチップ支持基板において、好ましくは、配線部の裏面には、凹所が設けられ、当該凹所の底面が放熱器設置の面領域を成すと良い。
そのチップ支持基板において、好ましくは、配線部の表面には、チップの平面の大きさの範囲内に導電貫通ビアを有しチップに接続されるインターポーザが設けられていると良い。
本発明により提供される１実施態様のチップ実装構造体は、フリップチップと、フリップチップが搭載されたチップ支持基板であって、設けられる配線部の導電層に関する電圧降下の許容値から、当該電圧降下の許容値を満たす導電層の断面積と長さの組を求め、配線部の導電層と絶縁層に関する熱抵抗の所望値から、電圧降下の許容値に関して求めた導電層の断面積と長さの組の断面積にしたときの導電層と絶縁層が当該熱抵抗の所望値を満たす導電層と絶縁層の長さの組を求め、電圧降下の許容値に関して求めた導電層の断面積と長さの組から、用いる導電層の断面積に対応する導電層の長さを選んで、選んだ導電層の長さにより定まる面積を最大値とし、熱抵抗の所望値に関して求めた導電層と絶縁層の長さの組から、用いる導電層の断面積に対応する導電層と絶縁層の長さを選んで、選んだ導電層と絶縁層の長さにより定まる面積を最小値とする範囲の面積に、配線部の裏面において放熱器設置の面領域を設定したチップ支持基板と、放熱器設置の面領域に設けられた放熱器とを含む。
そのチップ実装構造体において、好ましくは、導電層の断面積と長さの組を求めることは、電圧降下の許容値および導電層を流れる電流値から導電層の抵抗値を求め、求めた抵抗値となる導電層の断面積と長さの組を求めることを含むと良い。
そのチップ実装構造体において、好ましくは、導電層と絶縁層の長さの組を求めることは、導電層と絶縁層との構成比から配線部の実効熱伝導率値を求め、求めた実効熱伝導率値を用いて導電層と絶縁層に関する熱抵抗値を求め、求めた熱抵抗値が熱抵抗の所望値となる導電層と絶縁層の長さの組を求めることを含むと良い。
そのチップ実装構造体において、好ましくは、フリップチップの上に別の放熱器が設けられていると良い。
そのチップ実装構造体において、好ましくは、放熱器設置の面領域に対応する位置に開孔が設けられた配線基板が、配線部の裏面に半田接続されていると良い。
そのチップ実装構造体において、好ましくは、配線基板は、配線部の裏面に熱伝導シートを介して半田接続されていると良い。
そのチップ実装構造体において、好ましくは、配線部の裏面には、凹所が設けられ、当該凹所の底面が放熱器設置の面領域を成すと良い。
そのチップ実装構造体において、好ましくは、配線部の表面には、チップの平面の大きさの範囲内に導電貫通ビアを有しチップに接続されるインターポーザが設けられていると良い。
本発明により、配線層および絶縁層が電圧降下の電気特性と放熱の熱特性の両方に対して最適となる構成にされ、電圧降下の電気特性に優れると共に放熱の熱特性にも優れたチップ実装技術が実現される。特に、そのようなチップ実装技術は、本発明により提供される、チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法、および放熱器設置の面領域が設定されたチップ支持基板、並びに当該チップ支持基板にチップを搭載したチップ実装構造体によって達成される。
インターボーザに放熱器を設けた従来のチップ実装構造体を概略的に示す断面図である。 本発明の１実施形態に係る、配線部の裏面に放熱器設置の面領域を設定したチップ支持基板の構成を概略的に示す断面図である。 本発明の１実施形態に係る、チップ支持基板の配線部の裏面に放熱器設置の面領域を設定する方法を概略的に示す処理の流れ図である。 図３の処理３１０についての例示的な処理の流れ図である。 図３の処理３２０についての例示的な処理の流れ図である。 配線部のＣｕ配線がそれぞれ３つの断面積で形成されたときの電気抵抗と長さの関係を示すグラフである。 配線部のＣｕ配線がそれぞれ３つの断面積で形成されたときの熱抵抗と長さの関係を示すグラフである。 本発明の１実施形態に係る、配線部の裏面に凹所を設けて放熱器設置の面領域を設定したチップ支持基板の構成を概略的に示す断面図である。 本発明の１実施形態に係る、配線部の裏面に放熱器設置の面領域を設定したチップ支持基板を用いるチップ実装構造体を概略的に示す断面図である。 本発明の１実施形態に係る、配線部の裏面に凹所を設けて放熱器設置の面領域を設定したチップ支持基板を用いるチップ実装構造体を概略的に示す断面図である。 本発明の１実施形態に係る、配線部の裏面に放熱器設置の面領域を設定したチップ支持基板を熱伝導シートと共に用いるチップ実装構造体を概略的に示す断面図である。 図２のチップ支持基板に３次元積層チップを搭載した構成を概略的に示す断面図である。 図８のチップ支持基板に３次元積層チップを搭載した構成を概略的に示す断面図である。 本発明の１実施形態に係る、図１２のチップ支持基板にインターポーザが設けられた構成を概略的に示す断面図である。 本発明の１実施形態に係る、図１３のチップ支持基板にインターポーザが設けられた構成を概略的に示す断面図である。 本発明の１実施形態に係る、図１４のチップ支持基板の構成を用いてチップの上に別の放熱器を設けたチップ実装構造体を概略的に示す断面図である。 本発明の１実施形態に係る、図１５のチップ支持基板の構成を用いてチップの上に別の放熱器を設けたチップ実装構造体を概略的に示す断面図である。 本発明の１実施形態に係る、図１６のチップ実装構造体に熱伝導シートを用いたチップ実装構造体を概略的に示す断面図である。 図１５の構成のチップ支持基板を製造する工程を概略的に示す図である。
以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。本発明は多くの異なる態様で実施することが可能であり、記載された実施形態の内容に限定して解釈されるべきではない。なお、実施形態の説明の全体を通じて同じ構成部分乃至構成要素には同じ番号を付している。
図２に、本発明の１実施形態に係る、配線部２２５の裏面に放熱器設置の面領域２３０を設定したチップ支持基板２２０の構成例２００を概略的に断面図で示す。面領域２３０は、後で説明される配線部２２５における長さｌと厚さｔが関係する電気特性および熱特性に基づいて設定されている。面領域２３０の面積は長さｌによりｌｘｌと定まる。チップ２０５は、表面に形成された多層配線層２１０が接続部材２１５によりフェースダウンボンディングでチップ支持基板２２０に接続されるフリップチップである。チップ支持基板２２０の裏面では、面領域２３０を除いた部分に例えば半田バンプのような接続部材２３５が設けられている。
図３に、本発明の１実施形態に係る、チップ支持基板２２０の配線部２２５の裏面に放熱器設置の面領域２３０を設定する方法の処理の流れ３００を概略的に示す。まず、処理３１０において、配線部２２５の導電層に関する電圧降下の許容値から、当該電圧降下の許容値を満たす導電層の断面積と長さの組を求める。導電層の断面積が配線部２２５における厚さｔと関係し、導電層の長さが配線部２２５における長さｌと関係する。電圧降下の許容値を満たす導電層の断面積と長さの組は、例えば、図４に３１１および３１２として示す処理によって求めることができる。
図４の処理３１１では、電圧降下の許容値および導電層を流れる電流値から導電層の抵抗値を求める。例えば、導電層を流れる電流が１００ｍＡのときに電圧降下（ＩＲｄｒｏｐ）の許容値を１００ｍＶとすると、導電層の抵抗値として許容されるのは１Ωであり、導電層の抵抗値が１Ωとして求まる。
導電層の電流密度：１００ｍＡ
許容される電圧降下：１００ｍＶ
許容される電気抵抗：１Ω
図４の処理３１２では、求めた抵抗値となる導電層の断面積と長さの組を求める。例えば、導電層がＣｕ配線である場合には、Ｃｕ配線の断面積と長さを変化させたときの抵抗値は次の式で表される。
１．６８ｅ−８ ｘ Ｃｕ配線長さ / Ｃｕ配線断面積
理解容易のため、例えば、配線部２２５を単純に１層で構成し、Ｃｕ配線の厚さは配線部２２５における厚さｔの半分であり残り半分が絶縁層の厚さであるとして、上の式から、Ｃｕ配線の断面積が１０μｍｘ１０μｍ、１５μｍｘ１５μｍおよび２０μｍｘ２０μｍそれぞれの場合の電気抵抗を計算して求めた。それらの電気抵抗と長さの関係を図６にグラフで示す。図６のグラフから、Ｃｕ配線の断面積が大きくなると電気抵抗は小さくなることが分かる。許容される求めた抵抗値は１Ωであるので、図６のグラフより、電気抵抗の値が１Ω以下となるようなＣｕ配線の断面積と長さの組を求める。例えば、Ｃｕ配線の断面積を１５μｍｘ１５μｍとするときには、Ｃｕ配線の長さは１５ｍｍまで許容され、従って、配線部２２５における長さｌも１５ｍｍまで許容され、断面積１５μｍｘ１５μｍと長さ１５ｍｍの組が求まる。
図３の処理の流れ３００では、次に、処理３２０において、配線部２２５の導電層と絶縁層に関する熱抵抗の所望値から、電圧降下の許容値に関して求めた導電層の断面積と長さの組の断面積にしたときの導電層と絶縁層が当該熱抵抗の所望値を満たす導電層と絶縁層の長さの組を求める。熱抵抗の所望値を満たす導電層と絶縁層の長さの組は、例えば、図５に３２１、３２２および３２３として示す処理によって求めることができる。
図５の処理３２１では、導電層と絶縁層との構成比から配線部２２５の実効熱伝導率値を求める。例えば、先程と同様に、配線部２２５を単純に１層で構成し、Ｃｕ配線の厚さは配線部２２５における厚さｔの半分であり残り半分が絶縁層の厚さであるとして、Ｃｕ配線と絶縁層の構成比をそれぞれ５０％とし、熱は配線部２２５における長さｌと等しい奥行きｌを有する領域ｌｘｌを伝導するとして、配線部２２５の実効熱伝導率値を求めると、１．９８Ｗ／ｍＫと導出される。
図５の処理３２２では、配線部２２５の求めた実効熱伝導率値を用いて導電層と絶縁層に関する熱抵抗値を求める。配線部２２５の導電層と絶縁層に関する熱抵抗の値は、実効熱伝導率値を用いて式で表され、式を使って計算できる。例えば、上記１．９８Ｗ／ｍＫの実効熱伝導率値を用いると、熱抵抗の値は、次の式で表される。
厚さｔ／（１．９８ｘ長さｌｘ長さｌ）
この式から、Ｃｕ配線の断面積が１０μｍｘ１０μｍ、１５μｍｘ１５μｍおよび２０μｍｘ２０μｍそれぞれの場合の熱抵抗を計算して求めた。それらの熱抵抗と長さの関係を図７にグラフで示す。図７のグラフから、Ｃｕ配線の断面積が大きくなると熱抵抗は大きくなることが分かる。
図５の処理３２３では、求めた熱抵抗値が熱抵抗の所望値となる導電層と絶縁層の長さの組を求める。熱抵抗値としては、チップの実装技術で一般的な熱伝導グリースのような熱伝導物質（Thermal Interface Material）と同程度の熱抵抗値が望ましい。例えば、その熱抵抗値は０．１Ｋｃｍ２/Ｗであるので、それを熱抵抗の所望値としても良い。熱抵抗の所望値を０．１Ｋｃｍ２/Ｗとすると、図７のグラフより、熱抵抗の値が０．１Ｋｃｍ２/Ｗ以下となるようなＣｕ配線と絶縁層の長さの組を求める。例えば、Ｃｕ配線の断面積を１５μｍｘ１５μｍとするときには、Ｃｕ配線と絶縁層の長さは１１ｍｍ以上を要望され、従って、配線部２２５における長さｌも１１ｍｍ以上を要望され、断面積１５μｍｘ１５μｍのときのＣｕ配線と絶縁層の長さの組が求まる。
図３の処理の流れ３００では、さらに、処理３３０において、次のようにして放熱器設置の面領域を設定する。即ち、処理３１０で電圧降下の許容値に関して求めた導電層の断面積と長さの組から、用いる導電層の断面積に対応する導電層の長さを選んで、選んだ導電層の長さにより定まる面積を最大値とする。例えば、図６に示される電圧降下の許容値１００ｍＶに関して求めたＣｕ配線の断面積と長さの組については、用いるＣｕ配線の断面積が１５μｍｘ１５μｍであれば、Ｃｕ配線の長さ１５ｍｍを選んで、選んだＣｕ配線の長さ１５ｍｍにより定まる面積１５ｍｍｘ１５ｍｍを最大値とする。また、処理３２０で熱抵抗の所望値に関して求めた導電層と絶縁層の長さの組から、用いる導電層の断面積に対応する導電層と絶縁層の長さを選んで、選んだ導電層と絶縁層の長さにより定まる面積を最小値とする。例えば、図７に示される熱抵抗の所望値０．１Ｋｃｍ２/Ｗに関して求めたＣｕ配線と絶縁層の長さの組については、用いるＣｕ配線の断面積が１５μｍｘ１５μｍであるので、Ｃｕ配線と絶縁層の長さ１１ｍｍ以上を選んで、選んだＣｕ配線と絶縁層の長さ１１ｍｍ以上により定まる面積１１ｍｍｘ１１ｍｍを最小値とする。そして、それらの最大値と最小値による範囲の面積に、放熱器設置の面領域を設定する。図６および図７に示されるＣｕ配線の断面積が１５μｍｘ１５μｍを用いる例では、チップ支持基板２２０の配線部２２５の裏面において放熱器設置の面領域２３０を１１ｍｍｘ１１ｍｍ以上で１５ｍｍｘ１５ｍｍ以下の範囲の面積に設定する。このようにして配線部２２５の裏面に放熱器設置の面領域２３０を設定したチップ支持基板２２０は、電圧降下の電気特性に優れると共に放熱の熱特性にも優れている。
図２に示したチップ支持基板２２０の構成例２００では、配線部２２５の裏面に放熱器設置の面領域２３０を設定したが、図８に、配線部２２５の裏面に凹所２４０を設けて、凹所２４０の底面に放熱器設置の面領域２３０を設定したチップ支持基板２２０の構成例４００を概略的に断面図で示す。構成例２００と同様に、構成例４００でも、面領域２３０は、配線部２２５における長さｌと厚さｔが関係する電気特性および熱特性に基づいて設定されている。面領域２３０の面積は長さｌによりｌｘｌと定まる。配線部２２５の全体の厚さは厚くなっても、面領域２３０は配線部２２５における厚さｔを維持しているので、構成例４００の放熱の熱特性は優れている。配線部２２５の厚さが厚くなると、配線の多層化に対応できるだけでなく、配線層および絶縁層の厚さを厚くしたりもできる。
図９に、図２に示したチップ支持基板２２０の構成例２００を用いたチップ実装構造体５００を概略的に断面図で示す。チップ実装構造体５００では、構成例２００のチップ支持基板２２０は、配線部２２５の裏面に設けられた接続部材２３５によって、多層配線層を備える配線基板４１０に接続されている。配線基板４１０は、例えばマザーボードとして使用されるものであっても良い。配線基板４１０は、配線部２２５の裏面に設定された放熱器設置の面領域に対応する位置に開孔が設けられている。放熱器４１５の突起部分が、その開孔に挿入され、放熱器設置の面領域に接触している。
図１０に、図８に示したチップ支持基板２２０の構成例４００を用いたチップ実装構造体６００を概略的に断面図で示す。チップ実装構造体６００でも、構成例４００のチップ支持基板２２０は、配線部２２５の裏面に設けられた接続部材２３５によって、多層配線層を備える配線基板４１０に接続されている。図９のチップ実装構造体５００と同様に、放熱器４１５の突起部分が、配線基板４１０の開孔に挿入され、配線部２２５の裏面に設けられた凹所の底面を成す放熱器設置の面領域に接触している。
図１１にも、図２に示したチップ支持基板２２０の構成例２００を用いたチップ実装構造体７００を概略的に断面図で示す。チップ実装構造体７００では、図９のチップ実装構造体５００と違って、配線基板４１０は、チップ支持基板２２０の裏面に熱伝導シート４２０を介して半田接続されている。熱伝導シート４２０は、例えばグラファイトシートなどである。チップ支持基板２２０の裏面に熱伝導シート４２０を設けることにより、放熱の熱特性をさらに良くすることができる。
図２に示したチップ支持基板２２０の構成例２００では、１つのチップ２０５をチップ支持基板２２０の表面に搭載していたが、図１２に示される構成例２００‘のように、複数のチップを積層した３次元積層チップ２４５をチップ支持基板２２０の表面に搭載しても良い。同じく、図８に示したチップ支持基板２２０の構成例４００では、１つのチップ２０５をチップ支持基板２２０の表面に搭載していたが、図１３に示される構成例４００‘のように、３次元積層チップ２４５をチップ支持基板２２０の表面に搭載しても良い。
図２および１２に示したチップ支持基板２２０の構成例２００および２００‘では、それぞれチップ２０５および２４５をチップ支持基板２２０の表面に直接搭載していたが、図１４に示される構成例８００のように、チップ支持基板２２０における配線部の表面にインターポーザ２５０を設けて、インターポーザ２５０の上にチップを搭載しても良い。インターポーザ２５０は、例えばシリコンなどの熱伝導に優れた材料で形成されるので、放熱の熱特性を悪くするようなことはない。インターポーザ２５０は、その表面にＢＥＯＬによって配線２５５が形成され、その中には導電貫通ビア２６０が設けられている。導電貫通ビア２６０は、チップの平面の大きさの範囲内においてインターポーザ２５０の中に設けられており、チップの外周にまで引き回されていないので、電圧降下の電気特性を悪くするようなことはない。同じく、図８および１３に示したチップ支持基板２２０の構成例４００および４００‘では、それぞれチップ２０５および２４５をチップ支持基板２２０の表面に直接搭載していたが、図１５に示される構成例９００のように、チップ支持基板２２０における配線部の表面にインターポーザ２５０を設けて、インターポーザ２５０の上にチップを搭載しても良い。
図１６に、図１４に示したチップ支持基板２２０の構成例８００を用いたチップ実装構造体１０００を概略的に断面図で示す。チップ実装構造体１０００でも、構成例８００のチップ支持基板２２０は、多層配線層を備える配線基板４１０に接続されている。放熱器４１５の突起部分は、配線基板４１０の開孔に挿入され、チップ支持基板２２０における配線部の裏面に設定された放熱器設置の面領域に接触している。チップ実装構造体１０００では、放熱器４１５がチップ支持基板２２０の下面側に設けられるだけでなく、３次元積層チップ２４５の上にも別の放熱器４２５が設けられていて、放熱の熱特性を向上させている。
図１７に、図１５に示したチップ支持基板２２０の構成例９００を用いたチップ実装構造体１１００を概略的に断面図で示す。チップ実装構造体１１００でも、構成例９００のチップ支持基板２２０は、多層配線層を備える配線基板４１０に接続されている。放熱器４１５の突起部分は、配線基板４１０の開孔に挿入され、チップ支持基板２２０における配線部の裏面に設けられた凹所の底面を成す放熱器設置の面領域に接触している。チップ実装構造体１１００でも、放熱器４１５がチップ支持基板２２０の下面側に設けられるだけでなく、３次元積層チップ２４５の上にも別の放熱器４２５が設けられていて、放熱の熱特性を向上させている。
図１８にも、図１４に示したチップ支持基板２２０の構成例８００を用いたチップ実装構造体１２００を概略的に断面図で示す。チップ実装構造体１２００では、図１６のチップ実装構造体１０００と違って、配線基板４１０は、チップ支持基板２２０の裏面に熱伝導シート４２０を介して半田接続されている。チップ支持基板２２０の裏面に熱伝導シート４２０を設けることにより、放熱の熱特性をさらに良くすることができる。
図１９に、図１５に示したチップ支持基板２２０の構成例９００を実施するための製造工程を概略的に示す。（Ａ）では、インターポーザ２５０を準備する。インターポーザ２５０は、その表面にＢＥＯＬによって配線２５５が形成され、その中にはチップの平面の大きさの範囲内において導電貫通ビア２６０が設けられて、その裏面が上になるように準備する。（Ｂ）では、インターポーザ２５０の裏面に、例えばビルドアップ層を積層して、放熱器設置の面領域２３０が設定される面領域２３０の配線部２２５における厚さｔまで配線部２２５を形成する。（Ｃ）では、配線部２２５に放熱器設置の面領域２３０が設定される面領域２３０（長さｌｘ長さｌ）以外で厚さｔよりも厚く配線部２２５を形成する。従って、面領域２３０には凹所２４０が形成される。（Ｄ）では、所定の厚さまで配線部２２５を形成して完成する。完成したチップ支持基板２２０の構成例９００の平面図を（Ｅ）に示す。チップ支持基板２２０では設定した面領域２３０に凹所２４０が形成されている。
以上、実施態様を用いて本発明の説明をしたが、本発明の技術的範囲は実施態様について記載した範囲には限定されない。実施態様に種々の変更又は改良を加えることが可能であり、そのような変更又は改良を加えた態様も当然に本発明の技術的範囲に含まれる。
２２０ チップ支持基板
２２５ 配線部
２３０ 放熱器設置の面領域
２４０ 凹所
２５０ インターポーザ
４１０ 配線基板
４１５、４２５ 放熱器

Claims (16)

  1. チップ支持基板の配線部の裏面において放熱器設置の面領域を設定する方法であって、
    前記配線部の導電層に関する電圧降下の許容値から、当該電圧降下の許容値を満たす導電層の断面積と長さの組を求めることと、
    前記配線部の導電層と絶縁層に関する熱抵抗の所望値から、前記電圧降下の許容値に関して求めた前記導電層の断面積と長さの組の断面積にしたときの導電層と絶縁層が当該熱抵抗の所望値を満たす導電層と絶縁層の長さの組を求めることと、
    前記電圧降下の許容値に関して求めた前記導電層の断面積と長さの組から、用いる導電層の断面積に対応する導電層の長さを選んで、選んだ導電層の長さにより定まる面積を最大値とし、前記熱抵抗の所望値に関して求めた前記導電層と絶縁層の長さの組から、前記用いる導電層の断面積に対応する導電層と絶縁層の長さを選んで、選んだ導電層と絶縁層の長さにより定まる面積を最小値とする範囲の面積に、前記放熱器設置の面領域を設定することと、
    を含む、方法。
  2. 前記導電層の断面積と長さの組を求めることは、前記電圧降下の許容値および導電層を流れる電流値から導電層の抵抗値を求め、求めた抵抗値となる導電層の断面積と長さの組を求めることを含む、請求項１に記載の方法。
  3. 前記導電層と絶縁層の長さの組を求めることは、導電層と絶縁層との構成比から前記配線部の実効熱伝導率値を求め、求めた実効熱伝導率値を用いて導電層と絶縁層に関する熱抵抗値を求め、求めた熱抵抗値が前記熱抵抗の所望値となる導電層と絶縁層の長さの組を求めることを含む、請求項１又は２に記載の方法。
  4. チップ支持基板の製造方法であって、
    設けられる配線部の導電層に関する電圧降下の許容値から、当該電圧降下の許容値を満たす導電層の断面積と長さの組を求めることと、
    前記配線部の導電層と絶縁層に関する熱抵抗の所望値から、前記電圧降下の許容値に関して求めた前記導電層の断面積と長さの組の断面積にしたときの導電層と絶縁層が当該熱抵抗の所望値を満たす導電層と絶縁層の長さの組を求めることと、
    前記電圧降下の許容値に関して求めた前記導電層の断面積と長さの組から、用いる導電層の断面積に対応する導電層の長さを選んで、選んだ導電層の長さにより定まる面積を最大値とし、前記熱抵抗の所望値に関して求めた前記導電層と絶縁層の長さの組から、前記用いる導電層の断面積に対応する導電層と絶縁層の長さを選んで、選んだ導電層と絶縁層の長さにより定まる面積を最小値とする範囲の面積に、前記配線部の裏面において放熱器設置の面領域を設定することと、
    を含む、チップ支持基板の製造方法。
  5. 前記導電層の断面積と長さの組を求めることは、前記電圧降下の許容値および導電層を流れる電流値から導電層の抵抗値を求め、求めた抵抗値となる導電層の断面積と長さの組を求めることを含む、請求項４に記載のチップ支持基板の製造方法。
  6. 前記導電層と絶縁層の長さの組を求めることは、導電層と絶縁層との構成比から前記配線部の実効熱伝導率値を求め、求めた実効熱伝導率値を用いて導電層と絶縁層に関する熱抵抗値を求め、求めた熱抵抗値が前記熱抵抗の所望値となる導電層と絶縁層の長さの組を求めることを含む、請求項４又は５に記載のチップ支持基板の製造方法。
  7. 前記配線部の裏面には、凹所を設けることを含み、当該凹所の底面が前記放熱器設置の面領域を成す、請求項４〜６のいずれか１項に記載のチップ支持基板の製造方法。
  8. 前記配線部の表面には、チップの平面の大きさの範囲内に導電貫通ビアを有しチップに接続されるインターポーザを設けることを含む、請求項４〜７のいずれか１項に記載のチップ支持基板の製造方法。
  9. フリップチップを準備することと、
    前記フリップチップをチップ支持基板に搭載することであって、
    設けられる配線部の導電層に関する電圧降下の許容値から、当該電圧降下の許容値を満たす導電層の断面積と長さの組を求めることと、
    前記配線部の導電層と絶縁層に関する熱抵抗の所望値から、前記電圧降下の許容値に関して求めた前記導電層の断面積と長さの組の断面積にしたときの導電層と絶縁層が当該熱抵抗の所望値を満たす導電層と絶縁層の長さの組を求めることと、
    前記電圧降下の許容値に関して求めた前記導電層の断面積と長さの組から、用いる導電層の断面積に対応する導電層の長さを選んで、選んだ導電層の長さにより定まる面積を最大値とし、前記熱抵抗の所望値に関して求めた前記導電層と絶縁層の長さの組から、前記用いる導電層の断面積に対応する導電層と絶縁層の長さを選んで、選んだ導電層と絶縁層の長さにより定まる面積を最小値とする範囲の面積に、前記配線部の裏面において放熱器設置の面領域を設定することとを含む、前記フリップチップをチップ支持基板に搭載することと、
    前記放熱器設置の面領域に放熱器を設けることと、
    を含む、チップ実装構造体の製造方法。
  10. 前記導電層の断面積と長さの組を求めることは、前記電圧降下の許容値および導電層を流れる電流値から導電層の抵抗値を求め、求めた抵抗値となる導電層の断面積と長さの組を求めることを含む、請求項９に記載のチップ実装構造体の製造方法。
  11. 前記導電層と絶縁層の長さの組を求めることは、導電層と絶縁層との構成比から前記配線部の実効熱伝導率値を求め、求めた実効熱伝導率値を用いて導電層と絶縁層に関する熱抵抗値を求め、求めた熱抵抗値が前記熱抵抗の所望値となる導電層と絶縁層の長さの組を求めることを含む、請求項９又は１０に記載のチップ実装構造体の製造方法。
  12. 前記フリップチップの上に別の放熱器を設けることを含む、請求項９〜１１のいずれか１項に記載のチップ実装構造体の製造方法。
  13. 前記放熱器設置の面領域に対応する位置に開孔が設けられた配線基板を、前記配線部の裏面に半田接続することを含む、請求項９〜１２のいずれか１項に記載のチップ実装構造体の製造方法。
  14. 前記配線基板を、前記配線部の裏面に熱伝導シートを介して半田接続することを含む、請求項１３に記載のチップ実装構造体の製造方法。
  15. 前記配線部の裏面には、凹所を設けることを含み、当該凹所の底面が前記放熱器設置の面領域を成す、請求項９〜１４のいずれか１項に記載のチップ実装構造体の製造方法。
  16. 前記配線部の表面には、チップの平面の大きさの範囲内に導電貫通ビアを有しチップに接続されるインターポーザを設けることを含む、請求項９〜１５のいずれか１項に記載のチップ実装構造体の製造方法。
JP2013226674A 2013-10-31 2013-10-31 チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体 Active JP5963732B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013226674A JP5963732B2 (ja) 2013-10-31 2013-10-31 チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
US14/525,292 US9558311B2 (en) 2013-10-31 2014-10-28 Surface region selection for heat sink placement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013226674A JP5963732B2 (ja) 2013-10-31 2013-10-31 チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体

Publications (2)

Publication Number Publication Date
JP2015088649A JP2015088649A (ja) 2015-05-07
JP5963732B2 true JP5963732B2 (ja) 2016-08-03

Family

ID=52996967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013226674A Active JP5963732B2 (ja) 2013-10-31 2013-10-31 チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体

Country Status (2)

Country Link
US (1) US9558311B2 (ja)
JP (1) JP5963732B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6975730B2 (ja) * 2016-06-23 2021-12-01 スリーエム イノベイティブ プロパティズ カンパニー フレキシブル熱電モジュール
CN112711847B (zh) * 2020-12-28 2022-02-08 西安科技大学 一种关键层位于覆岩不同位置的地表下沉系数确定方法
CN113241331B (zh) * 2021-04-22 2022-11-15 中国电子科技集团公司第二十九研究所 基于阵列散热的三维集成结构及其制备方法和分析方法
US11887908B2 (en) 2021-12-21 2024-01-30 International Business Machines Corporation Electronic package structure with offset stacked chips and top and bottom side cooling lid
CN116863870B (zh) * 2023-09-04 2023-11-17 长春希达电子技术有限公司 一种降低显示灯板电源电压降的方法及显示灯板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0512362A (ja) 1991-07-02 1993-01-22 Fujitsu Ltd 回路シミユレータへの回路網入力方法
EP0552475B1 (de) 1992-01-23 1997-09-10 Siemens Aktiengesellschaft Halbleitermodul mit hoher Isolations- und Wärmefähigkeit
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
JP2000228466A (ja) 1999-02-08 2000-08-15 Hitachi Ltd 半導体装置及びその製造方法ならびに電子装置
JP2001135753A (ja) 1999-11-05 2001-05-18 Sumitomo Metal Electronics Devices Inc 半導体モジュール用基板及びその製造方法
JP3668083B2 (ja) 1999-12-27 2005-07-06 京セラ株式会社 セラミック配線基板
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
JP3740116B2 (ja) 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP4111187B2 (ja) 2004-11-30 2008-07-02 松下電器産業株式会社 部品ユニットの製造方法
JP2006165383A (ja) 2004-12-09 2006-06-22 Renesas Technology Corp 半導体モジュール及びその製造方法
CN101496165B (zh) 2006-07-28 2011-01-19 京瓷株式会社 电子部件收容用封装件以及电子装置
JP5259328B2 (ja) 2008-10-08 2013-08-07 株式会社グツドマン カテーテル
JP2012253167A (ja) 2011-06-02 2012-12-20 Denki Kagaku Kogyo Kk 熱伝導性絶縁シート、金属ベース基板及び回路基板

Also Published As

Publication number Publication date
US9558311B2 (en) 2017-01-31
JP2015088649A (ja) 2015-05-07
US20150121331A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5779042B2 (ja) 半導体装置
JP4086068B2 (ja) 半導体装置
EP2664228B1 (en) Devices having anisotropic conductivity heatsinks, and methods of making thereof
JP5190122B2 (ja) 熱拡散抵抗を低減した半導体アセンブリおよびその製造方法
JP5963732B2 (ja) チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
TWI757554B (zh) 半導體封裝裝置
US9240394B1 (en) Stacked chips attached to heat sink having bonding pads
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
CN104716109A (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
JP2002270743A (ja) 半導体素子の実装構造
JP2008060172A (ja) 半導体装置
JP2013243263A (ja) ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US9515005B2 (en) Package mounting structure
JP5740903B2 (ja) 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
US10043729B1 (en) Power electronics module
JP6891274B2 (ja) 電子機器
JP2010251427A (ja) 半導体モジュール
JP6119111B2 (ja) 回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JP6477105B2 (ja) 半導体装置
JP2011192762A (ja) パワーモジュール
WO2017115627A1 (ja) インバータ
JP2017130618A (ja) 電子部品放熱構造
JP5631100B2 (ja) 電子部品搭載基板の冷却構造
TW200845874A (en) Circuit board having heat-dissipating structure and manufacturing method thereof
JP2009117489A (ja) 半導体素子パッケージ及び実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151127

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160119

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160628

R150 Certificate of patent or registration of utility model

Ref document number: 5963732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150