JP6477105B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6477105B2
JP6477105B2 JP2015060339A JP2015060339A JP6477105B2 JP 6477105 B2 JP6477105 B2 JP 6477105B2 JP 2015060339 A JP2015060339 A JP 2015060339A JP 2015060339 A JP2015060339 A JP 2015060339A JP 6477105 B2 JP6477105 B2 JP 6477105B2
Authority
JP
Japan
Prior art keywords
land
solder
heat dissipation
thermal via
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015060339A
Other languages
English (en)
Other versions
JP2016181575A (ja
Inventor
利幸 畠山
利幸 畠山
研作 小栗
研作 小栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2015060339A priority Critical patent/JP6477105B2/ja
Publication of JP2016181575A publication Critical patent/JP2016181575A/ja
Application granted granted Critical
Publication of JP6477105B2 publication Critical patent/JP6477105B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子部品の放熱を行う放熱基板を備えた半導体装置に関する。
半導体素子のために放熱効率を向上させた配線基板として、発生した熱を、内壁面に銅めっきが施されたビアホールであるサーマルビアを介して、内層銅箔や裏面銅箔に熱伝導により拡散させる放熱基板が知られている(特許文献1参照)。
近年、電子機器に搭載される半導体素子は、高性能化、多機能化、小型化に伴い、その発熱量は増大している。発熱による部品の信頼性の低下を防止するためには、放熱効率を向上させる必要がある。放熱効率は、サーマルビアの数やヒートシンクと放熱基板との接合面積を増やして熱抵抗を下げることにより向上する。
特開2003−273297号公報
しかしながら、特許文献1に記載の基板は、平面視において各ランドの周囲にソルダレジストを隔ててサーマルビアが配置される構成となっているため、ヒートシンクとランドとのはんだ接合面積が小さく、放熱効率が制限される。一方、単一のランドの領域に形成された複数のサーマルビアを有する基板は、はんだ接合面積を広くすることができるが、サーマルビアの周囲にソルダレジストがないため、溶融したはんだがサーマルビアに流入して裏面側に突出してしまう可能性がある。
本発明は、上記問題点を鑑み、放熱効率が高く、反対側の面からはんだが突出することを低減可能な半導体装置を提供することを目的とする。
放熱基板は、基板と、サーマルビアと、ランドと、ソルダレジストとを備える。サーマルビアは、基板の表面から裏面に貫通し、金属によりめっきが内壁面に施された貫通孔である。ランドは、サーマルビアの周辺部からサーマルビアに向かって延伸する切り欠き部を有するように基板の表面上に形成された金属箔からなる。ソルダレジストは、切り欠き部を除いてサーマルビアの周縁部を囲むように、ランド上に形成される。
本発明によれば、ランドが切り欠き部を有し、ソルダレジストが切り欠き部を除く領域に形成されることにより、放熱効率が高く、反対側の面からはんだが突出することを低減可能な半導体装置を提供することができる。
図1は、本発明の第1実施形態に係る放熱基板を備える半導体装置の基本的な構成を説明する断面図である。 図2(a)は、本発明の第1実施形態に係る放熱基板を説明する上面図である。図2(b)は、図2(a)のA−A方向から見た断面図である。図2(c)は、図2(a)のB−B方向から見た断面図である。 図3(a)は、本発明の第1実施形態に係る放熱基板を説明する拡大上面図である。図3(b)は、図3(a)のA−A方向から見た断面図である。図3(c)は、図3(a)のB−B方向から見た断面図である。 図4(a)は、本発明の第1実施形態に係る放熱基板にはんだペーストが印刷された様子を説明する拡大上面図である。図4(b)は、図4(a)のA−A方向から見た断面図である。 図5(a)は、本発明の第1実施形態に係る放熱基板に印刷されたペーストが溶融する様子を説明する拡大上面図である。図5(b)は、図5(a)のA−A方向から見た断面図である。 図6(a)は、本発明の第1実施形態に係る放熱基板の比較例として示す放熱基板を説明する上面図である。図6(b)は、図6(a)のA−A方向から見た断面図である。 図7(a)は、本発明の第2実施形態に係る放熱基板を説明する拡大上面図である。図7(b)は、図7(a)のA−A方向から見た断面図である。図7(c)は、図7(a)のB−B方向から見た断面図である。 図8(a)は、本発明の第3実施形態に係る放熱基板を説明する拡大上面図である。図8(b)は、図7(a)のA−A方向から見た断面図である。図8(c)は、図8(a)のB−B方向から見た断面図である。 図9(a)は、本発明の第4実施形態に係る放熱基板を説明する拡大上面図である。図9(b)は、図9(a)のA−A方向から見た断面図である。図9(c)は、図9(a)のB−B方向から見た断面図である。 図10(a)は、図10(b)のA−A方向から見た断面図である。図10(b)は、本発明の第5実施形態に係る放熱基板を説明する下面図である。 図11は、本発明の第5実施形態に係る放熱基板との比較のために、サーマルビアを介して裏面側に到達したはんだペースト中の低融点成分の振る舞いを説明する放熱基板の断面図である。 図12は、本発明の第5実施形態に係る放熱基板において、サーマルビアを介して裏面側に到達したはんだペースト中の低融点成分の振る舞いを説明する断面図である。
次に、図面を参照して、本発明の第1〜第5実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。
(第1実施形態)
本発明の第1実施形態に係る放熱基板1を備える半導体装置は、図1に示すように、はんだ2により放熱基板1に接合された電子部品3を備える。放熱基板1は、基板11と、複数のサーマルビア12と、ランド13と、複数のソルダレジスト14とを備える。
基板11は、樹脂材料等の絶縁体からなる。基板11は、表面111及び裏面112を各主面として有する平板状である。サーマルビア12は、表面111から裏面112に垂直に貫通する貫通孔である。サーマルビア12は、平面視において、ランド13内に2次元アレイ状に配列される。
ランド13は、図2(a)〜図2(c)に示すように、各サーマルビア12の周辺部からサーマルビア12に向かって延伸する帯状の切り欠き部130を有するように表面111上に形成された銅等の金属箔からなる。ランド13は、例えば矩形の平面パターンを有する。切り欠き部130は、各サーマルビア12について、サーマルビア12を挟んで2本ずつ形成される。
サーマルビア12は、図3(a)〜図3(c)に示すように、銅等の金属によりめっき121が内壁面に施されている。めっき121は、各サーマルビア12の一端側においてランド13に連結される。
ソルダレジスト14は、平面視において切り欠き部130を除いて各サーマルビア12の周縁部を囲むように、ランド13上にリング状に形成される。ソルダレジスト14は、はんだ2に対してランド13よりも低い濡れ性を有する絶縁体からなる。切り欠き部130は、少なくとも、平面視において各ソルダレジスト14の外側から内側に到達するように形成される。
放熱基板1は、裏面側ランド15と、複数のパッド18と、熱伝導層19とを更に備える。裏面側ランド15は、裏面112上に形成された銅等の金属箔からなる。裏面側ランド15は、例えば、平面視においてランド13と一致するように、ランド13と同一の平面パターンを有する。パッド18は、ランド13の周囲の表面111上に形成された銅等の金属箔からなる。熱伝導層19は、基板11に対して平行に、基板11の内部に埋め込まれた銅等の金属箔からなる。熱伝導層19は、各サーマルビア12に貫通され、各サーマルビア12のめっき121に連結される。
電子部品3は、はんだ2によりランド13に接合されるヒートシンク4と、ダイボンド材5によりヒートシンク4上に固着される半導体素子6と、ヒートシンク4及び半導体素子6を封止する封止樹脂7と、複数のリード8とを備える。ヒートシンク4は、ランド13に対応する接合面41を有し、接合面41においてランド13に接合される。接合面41は、ランド13と略同一の平面パターンを有する。
リード8の一端側は、封止樹脂7に埋め込まれ、ワイヤ81を介して半導体素子6の各端子に接続される。リード8の他端側は、はんだ2によりパッド18に接合される。半導体素子6の各端子は、それぞれ、ワイヤ81及びリード8を介して、パッド18にそれぞれ電気的に接続される。
半導体素子6は、リード8等を介して電源を供給されることにより駆動し、発熱する。半導体素子6において発生した熱は、ダイボンド材5、ヒートシンク4、はんだ2、ランド13、サーマルビア12、熱伝導層19、基板11、周囲雰囲気の経路で順に伝達することにより外部に放散される。その他、半導体素子6において発生した熱は、封止樹脂7、周囲雰囲気の経路でも伝達するが、サーマルビア12を含む経路の方が低い熱抵抗を有するため、サーマルビア12を含む経路が主な放熱経路となる。
放熱基板1に電子部品3のヒートシンク4を接合するため、先ず、図4(a)及び図4(b)に示すように、はんだペースト2pが、平面視においてソルダレジスト14の外側のランド13上に印刷される。放熱基板1は、印刷されたはんだペースト2p上に電子部品3が配置された状態で加熱される。
電子部品3が配置された放熱基板1が加熱されると、先ず、はんだペースト2p中の低沸点の溶剤が揮発する。更に温度が上昇すると、はんだペースト2p中のはんだ合金より低い融点を有するフラックスが溶融し、フラックスにより、ランド13状の酸化膜等の異物が除去される。
はんだペースト2p中のはんだ合金より低い融点を有するフラックス、樹脂等を含む低融点成分2qは、図5(a)及び図5(c)に示すように、切り欠き部130上に進入し、サーマルビア12の内側に充填される。このように、低融点成分2qは、はんだペースト2p中のはんだ合金に先行して、サーマルビア12の端部を閉塞する。このように、切り欠き部130は、はんだペースト2p中の低融点成分2qが流れる流路として機能する。
更に温度が上昇し、はんだペースト2p中のはんだ合金の融点に到達すると、はんだ合金が溶融し、フラックスの作用により、ランド13及びヒートシンク4がはんだ合金により濡れる。その後、放熱基板1が冷却されることにより、はんだ合金が固化して、はんだ2によりヒートシンク4がランド13接合されることになる。
第1実施形態に係る放熱基板1によれば、ランド13がサーマルビア12に向かう切り欠き部130を有することにより、はんだペースト2p中の低融点成分2qがはんだ合金に先行してサーマルビア12に充填される。よって、放熱基板1は、電子部品3のヒートシンク4との接合面積が広く、且つ裏面112からはんだ2が突出することを低減することができる。
―比較例―
図6(a)及び図6(b)に示すように、比較例として示す放熱基板1aは、複数のランド13aを備える。放熱基板1aは、ヒートシンクに対応する領域に設けられたソルダレジスト14aと、ソルダレジスト14aが選択的に除去されることにより形成された複数のランド13aと、複数のランド13aとそれぞれ離間して設けられたサーマルビア12とを備える。
放熱基板1aは、ランド13aの周囲にソルダレジスト14aを隔ててサーマルビア12が配置されるため、ヒートシンク4とランド13aとのはんだ2による接合面積が小さく、放熱効率制限される。これに対して、第1実施形態に係る放熱基板1は、平面視において単一のランド13内に複数のサーマルビア12が配置されるため、放熱基板1aに対して、はんだ接合面積を大きくすることができる。
半導体素子6の許容損失を約1W、ヒートシンク4の寸法を6mm×6mm、電子部品3のリード8を除く平面寸法を8mm×8mmとする。ヒートシンク4の接合面と、ランド13及びソルダレジスト14aの外周とが同一寸法とすると、放熱基板1のヒートシンク4との接合面と雰囲気温度との間の熱抵抗は、約3℃/W程度低減される。このとき、アレニウスの式(10℃2倍則)により電子部品3の寿命を推定すると、熱抵抗が低減することにより電子部品3の寿命は、約5〜10%程度向上する。よって、放熱基板1は、電子部品3の放熱性及び信頼性を向上することができる。
仮に、放熱基板1aがソルダレジスト14aを備えないとすると、はんだ接合面積は大きくなるが、溶融したはんだペースト2pは、ランド13aを構成する金属箔を伝って容易にサーマルビア12に進入し、裏面112から突出してしまう可能性がある。
放熱基板1aにおいてはんだペースト2p中のはんだ合金が溶融する際、はんだ合金は、ソルダレジスト14aに阻害されるが、ヒートシンクがはんだ合金に濡れるため、はんだ合金がヒートシンクを伝ってサーマルビア12に到達する可能性がある。また、ソルダレジスト14aは、はんだペースト2pに対する濡れ性がランド13aに対して小さいため、サーマルビア12に到達する低融点成分2qが少なく、はんだ合金がサーマルビア12に進入して裏面112に突出する可能性がある。
これに対して、第1実施形態に係る放熱基板1は、各サーマルビア12の周縁部のランド13上に切り欠き部130を除いてソルダレジスト14が形成されるため、サーマルビア12に向かって流れる低融点成分2qの量を増大させることができる。結果として、はんだペースト2p中のはんだ合金は、サーマルビア12の内側が低融点成分2qで充填された後にサーマルビア12に接近するので、サーマルビア12のめっき121に接触することが困難になる。よって、放熱基板1は、裏面112からはんだ合金が突出することを低減することができる。
なお、はんだ合金が裏面112から突出すると、裏面112側へのはんだペースト印刷に支障をきたす他、ヒートシンク4と基板との間のはんだ2が減少してしまう。すると、X線によるはんだ2のボイド検査において、はんだ2とボイドとのコントラストが低減し、ボイドの検出が困難となる。
これに対して、放熱基板1は、サーマルビア12に進入するはんだ合金を低減するため、ランド13とヒートシンク4との間のはんだ2の量を一定にすることができる。よって、X線によるボイド検査において、はんだ2とボイドとのコントラストが安定するため、
正確な検査が可能となる。
(第2実施形態)
本発明の第2実施形態に係る放熱基板1Bは、図7(a)〜図7(c)に示すように、ランド13Bが4本の切り欠き部130を有する点において第1実施形態と異なる。第2実施形態において説明しない他の構成、作用及び効果は、第1実施形態と実質的に同様であり重複するため省略する。
4本の切り欠き部130は、サーマルビア12の周辺部からサーマルビア12に向かって延伸する。4本の切り欠き部130は、例えば、平面視においてサーマルビア12交点として直交するように形成される。
ソルダレジスト14Bは、平面視において切り欠き部130を除いて各サーマルビア12の周縁部を囲むように、ランド13B上にリング状に形成される。切り欠き部130は、少なくとも、平面視において各ソルダレジスト14Bの外側から内側に到達するように形成される。
第2実施形態に係る放熱基板1Bは、ランド13が4本の切り欠き部130を有することにより、サーマルビア12の内側に進入する低融点成分2qの量を増加させることができる。切り欠き部130の数は、設計上の熱抵抗率を担保できる範囲で増加又は拡大されてもよい。
(第3実施形態)
本発明の第3実施形態に係る放熱基板1Cは、図8(a)〜図8(c)に示すように、ソルダレジスト14上にシルクパターン16が印刷される点において第1実施形態と異なる。第3実施形態において説明しない他の構成は、第1実施形態と実質的に同様であり重複するため省略する。
シルクパターン16は、例えば樹脂材料からなる。シルクパターン16は、少なくとも、ソルダレジスト14上の、2本の切り欠き部130の各延伸方向に沿う両側に印刷される。シルクパターン16は、図8(c)に示すように、低融点成分2qが切り欠き部130を流れる際の流路の高さを高くする。
すなわち、第3実施形態に係る放熱基板1Cによれば、低融点成分2qの流路の断面積を増大させることができるので、サーマルビア12に流れる低融点成分2qの量を増加させることができる。
(第4実施形態)
本発明の第4実施形態に係る放熱基板1Dは、図9(a)〜図9(c)に示すように、ソルダレジスト14上に印刷されたシルクパターン16Dの形状において第3実施形態と異なる。第4実施形態において説明しない他の構成は、第1及び第3実施形態と実質的に同様であり重複するため省略する。
シルクパターン16Dは、ソルダレジスト14上の、2本の切り欠き部130の延伸方向に沿う両側にそれぞれ印刷されたシルクパターン161と、サーマルビア12の周縁部を囲むように、ソルダレジスト14上に印刷されたシルクパターン162とを有する。シルクパターン162は、切り欠き部130を除くように形成されたソルダレジスト14上に、平面視においてリング状に形成される。
第4実施形態に係る放熱基板1Dによれば、サーマルビア12に流れる低融点成分2qの量を増加させることができる。また、第4実施形態に係る放熱基板1Dは、シルクパターン16Dによりヒートシンク4との間隙が狭いので、ソルダレジスト14の濡れ性との組み合わせにより、溶融したはんだ合金がサーマルビア12に流れることを更に低減することができる。
(第5実施形態)
本発明の第5実施形態に係る放熱基板1Eは、図10(a)及び図10(b)に示すように、裏面側ランド15上に形成された裏面側ソルダレジスト17を備える点において第1実施形態と異なる。第5実施形態において説明しない他の構成は、第1実施形態と実質的に同様であり重複するため省略する。
裏面側ソルダレジスト17は、裏面112側において露出した各サーマルビア12の開口端の周縁部を囲むように、裏面側ランド15上にリング状にそれぞれ形成される。図11に示すように、裏面側ソルダレジスト17を備えない放熱基板1において、切り欠き部130を介してサーマルビア12に流入した低融点成分2qは、裏面側ランド15まで到達し、裏面側ランド15に濡れ広がる可能性がある。
これに対して、第5実施形態に係る放熱基板1Eは、図12に示すように、裏面側ソルダレジスト17が低融点成分2qの濡れを阻害するため、裏面側ランド15における低融点成分2qの広がりを低減することができる。よって、放熱基板1Eのサーマルビア12の内径を大きくすることができる。すなわち、放熱基板1Eは、めっき121の垂直方向から見た断面積を増大させることができるため、更に熱抵抗率を向上することができる。
(その他の実施形態)
上記のように、本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、既に述べた第1〜第5実施形態において、電子部品3は、半導体素子6以外の素子を有するようにしてもよく、半導体装置は、半導体素子6以外の素子を有する電子部品を備える回路アセンブリであってもよい。
上記の他、第1〜第5実施形態に記載の構成を相互に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
1,1B,1C,1D,1E 放熱基板
4 ヒートシンク
6 半導体素子
11 基板
12 サーマルビア
13,13B ランド
14,14B ソルダレジスト
15 裏面側ランド
16,16D(161,162) シルクパターン
17 裏面側ソルダレジスト
111 表面
112 裏面
121 めっき
130 切り欠き部

Claims (4)

  1. 基板と、
    前記基板の表面から裏面に貫通し、金属によりめっきが内壁面に施された貫通孔であるサーマルビアと、
    前記サーマルビアの周辺部から前記サーマルビアに向かって延伸する切り欠き部を有するように前記表面上に形成された金属箔からなるランドと、
    前記切り欠き部を除いて前記サーマルビアの周縁部を囲むように、前記ランド上に形成されたソルダレジストと、を備えた放熱基板と、
    前記ランドに対応する接合面を有し、前記接合面においてはんだにより前記ランドに接合されたヒートシンクと、
    前記ヒートシンクに固着された半導体素子と
    を備えることを特徴とする半導体装置
  2. 前記ソルダレジスト上の、前記切り欠き部の延伸方向に沿う両側にシルクパターンが印刷されることを特徴とする請求項1に記載の半導体装置
  3. 前記サーマルビアの周縁部を囲むように、前記ソルダレジスト上にシルクパターンが印刷されることを特徴とする請求項1又は2に記載の半導体装置
  4. 前記裏面に形成された金属箔である裏面側ランドと、
    前記サーマルビアの周縁部を囲むように、前記裏面側ランド上に形成された裏面側ソルダレジストと
    を更に備えることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置
JP2015060339A 2015-03-24 2015-03-24 半導体装置 Expired - Fee Related JP6477105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015060339A JP6477105B2 (ja) 2015-03-24 2015-03-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060339A JP6477105B2 (ja) 2015-03-24 2015-03-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2016181575A JP2016181575A (ja) 2016-10-13
JP6477105B2 true JP6477105B2 (ja) 2019-03-06

Family

ID=57131996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060339A Expired - Fee Related JP6477105B2 (ja) 2015-03-24 2015-03-24 半導体装置

Country Status (1)

Country Link
JP (1) JP6477105B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022133484A (ja) * 2019-07-22 2022-09-14 アルプスアルパイン株式会社 電子回路モジュール
JP2022120923A (ja) * 2021-02-08 2022-08-19 株式会社アイシン 回路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283880A (ja) * 1996-04-10 1997-10-31 Toyota Motor Corp スルーホールを備えた回路基板、スルーホールの洗浄方法
JP2011100912A (ja) * 2009-11-09 2011-05-19 Mitsubishi Electric Corp パワー半導体モジュールのプリント配線板への実装構造
JP2012156350A (ja) * 2011-01-27 2012-08-16 Sumitomo Electric Networks Inc 回路実装基板の製造方法およびプリント基板
JP2013080778A (ja) * 2011-10-03 2013-05-02 Mitsubishi Electric Corp プリント基板、回路基板及び電子部品搭載方法

Also Published As

Publication number Publication date
JP2016181575A (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP3639505B2 (ja) プリント配線基板及び半導体装置
JP4634230B2 (ja) 回路基板、電子部品及び電気接続箱
JP4691455B2 (ja) 半導体装置
JP6370257B2 (ja) 半導体装置
JP2009016451A (ja) 配線回路基板と電子部品との接続構造
JP2005095977A (ja) 回路装置
JP5885630B2 (ja) プリント基板
JP6350364B2 (ja) 接続構造体
JP2015005681A (ja) 半導体装置及びその製造方法
JP2007281274A (ja) 半導体装置
JP6686499B2 (ja) 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法
JP4659802B2 (ja) 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法
JP6477105B2 (ja) 半導体装置
JP5634571B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP2007005607A (ja) 半導体装置
KR101735439B1 (ko) 히팅싱크패드가 삽입된 방열인쇄회로기판의 제조방법
JP2018046225A (ja) 基板装置
TWI607530B (zh) 封裝裝置與其製作方法
JP6027626B2 (ja) 部品内蔵基板の製造方法
JP2013171963A (ja) プリント基板装置および電子機器
JP6543226B2 (ja) 電子装置
JP2016219535A (ja) 電子回路装置
JP6626349B2 (ja) 半導体集積回路装置およびその製造方法
JP6528406B2 (ja) 電子装置及び電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R151 Written notification of patent or utility model registration

Ref document number: 6477105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees