JP6477105B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6477105B2 JP6477105B2 JP2015060339A JP2015060339A JP6477105B2 JP 6477105 B2 JP6477105 B2 JP 6477105B2 JP 2015060339 A JP2015060339 A JP 2015060339A JP 2015060339 A JP2015060339 A JP 2015060339A JP 6477105 B2 JP6477105 B2 JP 6477105B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- solder
- heat dissipation
- thermal via
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明の第1実施形態に係る放熱基板1を備える半導体装置は、図1に示すように、はんだ2により放熱基板1に接合された電子部品3を備える。放熱基板1は、基板11と、複数のサーマルビア12と、ランド13と、複数のソルダレジスト14とを備える。
図6(a)及び図6(b)に示すように、比較例として示す放熱基板1aは、複数のランド13aを備える。放熱基板1aは、ヒートシンクに対応する領域に設けられたソルダレジスト14aと、ソルダレジスト14aが選択的に除去されることにより形成された複数のランド13aと、複数のランド13aとそれぞれ離間して設けられたサーマルビア12とを備える。
正確な検査が可能となる。
本発明の第2実施形態に係る放熱基板1Bは、図7(a)〜図7(c)に示すように、ランド13Bが4本の切り欠き部130を有する点において第1実施形態と異なる。第2実施形態において説明しない他の構成、作用及び効果は、第1実施形態と実質的に同様であり重複するため省略する。
本発明の第3実施形態に係る放熱基板1Cは、図8(a)〜図8(c)に示すように、ソルダレジスト14上にシルクパターン16が印刷される点において第1実施形態と異なる。第3実施形態において説明しない他の構成は、第1実施形態と実質的に同様であり重複するため省略する。
本発明の第4実施形態に係る放熱基板1Dは、図9(a)〜図9(c)に示すように、ソルダレジスト14上に印刷されたシルクパターン16Dの形状において第3実施形態と異なる。第4実施形態において説明しない他の構成は、第1及び第3実施形態と実質的に同様であり重複するため省略する。
本発明の第5実施形態に係る放熱基板1Eは、図10(a)及び図10(b)に示すように、裏面側ランド15上に形成された裏面側ソルダレジスト17を備える点において第1実施形態と異なる。第5実施形態において説明しない他の構成は、第1実施形態と実質的に同様であり重複するため省略する。
上記のように、本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
4 ヒートシンク
6 半導体素子
11 基板
12 サーマルビア
13,13B ランド
14,14B ソルダレジスト
15 裏面側ランド
16,16D(161,162) シルクパターン
17 裏面側ソルダレジスト
111 表面
112 裏面
121 めっき
130 切り欠き部
Claims (4)
- 基板と、
前記基板の表面から裏面に貫通し、金属によりめっきが内壁面に施された貫通孔であるサーマルビアと、
前記サーマルビアの周辺部から前記サーマルビアに向かって延伸する切り欠き部を有するように前記表面上に形成された金属箔からなるランドと、
前記切り欠き部を除いて前記サーマルビアの周縁部を囲むように、前記ランド上に形成されたソルダレジストと、を備えた放熱基板と、
前記ランドに対応する接合面を有し、前記接合面においてはんだにより前記ランドに接合されたヒートシンクと、
前記ヒートシンクに固着された半導体素子と
を備えることを特徴とする半導体装置。 - 前記ソルダレジスト上の、前記切り欠き部の延伸方向に沿う両側にシルクパターンが印刷されることを特徴とする請求項1に記載の半導体装置。
- 前記サーマルビアの周縁部を囲むように、前記ソルダレジスト上にシルクパターンが印刷されることを特徴とする請求項1又は2に記載の半導体装置。
- 前記裏面に形成された金属箔である裏面側ランドと、
前記サーマルビアの周縁部を囲むように、前記裏面側ランド上に形成された裏面側ソルダレジストと
を更に備えることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060339A JP6477105B2 (ja) | 2015-03-24 | 2015-03-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060339A JP6477105B2 (ja) | 2015-03-24 | 2015-03-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016181575A JP2016181575A (ja) | 2016-10-13 |
JP6477105B2 true JP6477105B2 (ja) | 2019-03-06 |
Family
ID=57131996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015060339A Expired - Fee Related JP6477105B2 (ja) | 2015-03-24 | 2015-03-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6477105B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022133484A (ja) * | 2019-07-22 | 2022-09-14 | アルプスアルパイン株式会社 | 電子回路モジュール |
JP2022120923A (ja) * | 2021-02-08 | 2022-08-19 | 株式会社アイシン | 回路基板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283880A (ja) * | 1996-04-10 | 1997-10-31 | Toyota Motor Corp | スルーホールを備えた回路基板、スルーホールの洗浄方法 |
JP2011100912A (ja) * | 2009-11-09 | 2011-05-19 | Mitsubishi Electric Corp | パワー半導体モジュールのプリント配線板への実装構造 |
JP2012156350A (ja) * | 2011-01-27 | 2012-08-16 | Sumitomo Electric Networks Inc | 回路実装基板の製造方法およびプリント基板 |
JP2013080778A (ja) * | 2011-10-03 | 2013-05-02 | Mitsubishi Electric Corp | プリント基板、回路基板及び電子部品搭載方法 |
-
2015
- 2015-03-24 JP JP2015060339A patent/JP6477105B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016181575A (ja) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6021504B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
JP3639505B2 (ja) | プリント配線基板及び半導体装置 | |
JP4634230B2 (ja) | 回路基板、電子部品及び電気接続箱 | |
JP4691455B2 (ja) | 半導体装置 | |
JP6370257B2 (ja) | 半導体装置 | |
JP2009016451A (ja) | 配線回路基板と電子部品との接続構造 | |
JP2005095977A (ja) | 回路装置 | |
JP5885630B2 (ja) | プリント基板 | |
JP6350364B2 (ja) | 接続構造体 | |
JP2015005681A (ja) | 半導体装置及びその製造方法 | |
JP2007281274A (ja) | 半導体装置 | |
JP6686499B2 (ja) | 半導体集積回路素子の放熱構造、ならびに、半導体集積回路素子及びその製造方法 | |
JP4659802B2 (ja) | 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法 | |
JP6477105B2 (ja) | 半導体装置 | |
JP5634571B2 (ja) | プリント配線板、プリント回路板及びプリント回路板の製造方法 | |
JP2007005607A (ja) | 半導体装置 | |
KR101735439B1 (ko) | 히팅싱크패드가 삽입된 방열인쇄회로기판의 제조방법 | |
JP2018046225A (ja) | 基板装置 | |
TWI607530B (zh) | 封裝裝置與其製作方法 | |
JP6027626B2 (ja) | 部品内蔵基板の製造方法 | |
JP2013171963A (ja) | プリント基板装置および電子機器 | |
JP6543226B2 (ja) | 電子装置 | |
JP2016219535A (ja) | 電子回路装置 | |
JP6626349B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP6528406B2 (ja) | 電子装置及び電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190121 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6477105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |