JPH0512362A - 回路シミユレータへの回路網入力方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体集積回路の回路設計の事前評価におけ
る回路シミュレータへの回路網入力方法に関し、作業効
率の向上を目的とする。 【構成】 回路評価しようとする論理回路中の各論理素
子とそれらの接続関係について、マクロセルファイル２
２中のマクロセルを用いて入力カード２１に記述する。
計算機はこの入力カード２１に記述された情報を自動処
理して電子回路網に置き換えられたコンバートカード２
７を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は回路シミュレータへの回
路網入力方法に係り、特に半導体集積回路の回路設計の
事前評価における回路シミュレータへの回路網入力方法
に関する。

【０００２】大規模集積回路（ＬＳＩ）の設計、製作
は、一般に図７に示す如く、ＬＳＩのユーザが発注時に
外部条件、設計要項などの仕様の設定を行ない（ステッ
プ１０１）、続いてＬＳＩ製造メーカがＬＳＩの動作の
詳細を定める仕様設計を行ない、更にその仕様設計デー
タに基づき論理設計を行なう（ステップ１０２）。次
に、仕様を分解して（ステップ１０３）、各々について
論理ゲートを単位としたレベルにまで具体化された論理
図の設計を行ない（ステップ１０４）、ＬＳＩマスクの
パターンを設計するためのレイアウト設計が行なわれる
（ステップ１０５）。

【０００３】レイアウト設計完了後のデータはマスクパ
ターンとして製造工程に渡され、マスク（ＭＡＳＫ）を
製作させ（ステップ１０６）、その後そのマスクを用い
てウェハーを加工し（ステップ１０７）、ＬＳＩを製造
する。

【０００４】かかるＬＳＩの設計、製作工程において、
最も重要な設計工程であるレイアウト設計は、より詳細
には図８のフローチャートに従って行なわれる。図８に
おいて、論理回路設計を行なった後（ステップ２０
１）、論理図に基づいて論理ゲートの配置、配線に関す
るフロアプランを検討した後（ステップ２０２）、実Ｍ
ＡＳＫデータを持たない机上検討での回路評価を行なう
（ステップ２０３）。

【０００５】上記回路評価により動作の確認を行ない
（ステップ２０４）、不良であれば論理回路設計又はフ
ロアプランの検討から再度やり直し、正常であればレイ
アウト作業を開始する（ステップ２０５）。続いてレイ
アウト作業完了後のデータに基づいて得られるＭＡＳＫ
データが検証され（ステップ２０６）、実ＭＡＳＫデー
タを用いた電子回路評価が行なわれる（ステップ２０
７）。

【０００６】このようなレイアウト設計において、ステ
ップ２０３の実ＭＡＳＫデータを持たない机上検討での
回路評価は、いきなりレイアウト作業をして不動作とい
うようなことがないように、回路シミュレータに回路網
データを入力して電気的性能の検証を行なうことであ
り、これにより設計ミスなどを排除する。しかし、近年
ＬＳＩは益々大規模化する傾向にあり、またＬＳＩ設計
は作業の分化が近年図られてきており、論理設計者とレ
イアウト設計者が異なることもあるため、より効率的
に、しかも誤りなく回路シミュレータへの回路網データ
を入力することが必要とされる。

【０００７】

【従来の技術】回路シミュレータを用いるＬＳＩの回路
評価は、一般に図９に示すフローチャートに従って行な
われる。同図中、設計された論理回路図３０１を基にク
リチカルパスの洗い出し（ステップ３０２）及びフロア
プランの検討を行ない（ステップ３０３）、その結果得
られた各論理素子（ゲート）からなる論理回路図から能
動素子（トランジスタ）及び受動素子（コンデンサ、抵
抗等）からなる電子回路図に置き換えて回路シミュレー
タの入力カードを作成する（ステップ３０４）。その際
に、実ＭＡＳＫパターンを意識した配線の受動素子化等
の付随処理を行なう。

【０００８】このようにして作成された入力カードのデ
ータは回路シミュレータに入力されて回路シミュレーシ
ョンを実行させる（ステップ３０５）。

【０００９】ここで、従来は回路シミュレータの入力カ
ードを作成する場合、例えば図１０に示す如きインバー
タ４１，４８，５０，５１，５２、クロックドインバー
タ４２、２入力ＮＯＲ回路４３、２入力ＮＡＮＤ回路４
４，４７、２入力ＡＮＤ回路４５、３入力ＮＯＲ回路４
６、ラッチ回路４９などの各論理素子からなる論理回路
図を、人間が頭の中で図１１に示す如きＰチャンネルト
ランジスタやＮチャンネルトランジスタなどの能動素子
や受動素子からなる電子回路網に置き換え、夫々の素子
に対してパラメータを素子毎に設定していた。なお、図
１１中、図１０に対応する回路部分には同一符号を付し
てある。図１１の電子回路網では、インバータ４１，４
８，５０，５１，５２がＣ−ＭＯＳインバータで構成さ
れ、他の論理ゲートもＰチャンネルとＮチャンネルの各
電界効果トランジスタで構成されている。

【００１０】そして、上記の人為的作業による電子回路
網への置き換えの後、図１２及び図１３に示す如き記述
の入力カードが作成される。両図中、左端の６桁の数字
はシーケンシャルナンバー、左から２番目は容量名（最
初にＣがつくもの）又はトランジスタ名（最初にＭがつ
くもの）を示し、左から３番目以降には容量素子の場合
は属性、節点１、節点２、接合面積１、接合面積２が夫
々記述され、またトランジスタ素子の場合は属性、ドレ
イン、ソース、ゲートの各接続節点、基板、チャネル長
及びチャネル幅が記述される。このようにして記述され
た入力カードが回路シミュレータに投入される。

【００１１】

【発明が解決しようとする課題】しかるに、従来は回路
シミュレータの入力カードを記述する場合、まず図１０
に示す如き論理回路から図１１に示す如き電子回路網へ
の置き換えを人間が頭の中で行なってから、置き換え後
のトランジスタ、容量（コンデンサ）、抵抗等の各素子
に対してのパラメータ（接合面積、チャネル長、チャネ
ル幅等）を素子毎に設定していたため、人為作業に伴う
ミスが生じ易かった。

【００１２】更に、従来は置き換えられた電子回路網に
は出現頻度の高い回路部が多数含まれているにも拘ら
ず、それにもパラメータを素子毎に設定しており、しか
も近年の回路網の益々の大規模化もあって、極めて作業
効率が悪く、作業に長時間を要していた。

【００１３】本発明は以上の点に鑑みなされたもので、
作業効率を高めると共に回路網の汎用性を持たせた回路
シミュレータへの回路網入力方法を提供することを目的
とする。

【００１４】

【課題を解決するための手段】図１は本発明方法の原理
説明用フローチャートを示す。本発明方法は、半導体集
積回路のレイアウト設計に際し、設計された論理回路の
評価のために、前記論理回路を電子回路網に置き換えて
回路シミュレータに入力する回路シミュレータヘの回路
網入力方法において、第１乃至第３の工程１１〜１３を
含むよう構成したものである。

【００１５】ここで、第１の工程１１は前記論理回路で
使用頻度の高さに基づいて、複数種類のパラメータが設
定された論理素子であるマクロセルをライブラリとして
予め用意する。

【００１６】第２の工程１２は、回路評価しようとする
論理回路中の各論理素子とそれらの接続関係について前
記ライブラリの前記マクロセルを用いて入力カードに記
述する。

【００１７】第３の工程１３は、前記入力カードに基づ
いて前記回路評価しようとする論理回路を前記回路網に
自動的に置き換えた後、回路シミュレータに入力する。

【００１８】

【作用】本発明では、論理回路図から電子回路網への置
き換えを前記第３の工程１３で自動的に行なうようにし
ているため、回路シミュレータの使用者は、前記第２の
工程１２において汎用的な論理素子（例えばＮＡＮＤ回
路、ＮＯＲ回路、インバータ等）を理解し、それら論理
素子の接続関係を考慮するだけで、論理回路から回路シ
ミュレータへの入力カードを記述、作成することができ
る。

【００１９】

【実施例】図２は本発明方法の一実施例の手順説明図を
示す。同図中、２１は入力カードで、回路シミュレータ
の使用者により、後述する方法で記述作成される。２２
はマクロセルファイルで、通常の論理回路で使用頻度の
高いと思われる複数種類の論理素子（ゲート）であっ
て、パラメータが予め設定されている論理素子（これを
マクロセルという）の集合を予め記憶している。

【００２０】上記のマクロセルとしては、例えば図３
（Ａ）〜（Ｉ）に示す如き複数種類の論理素子がある。
図３（Ａ），（Ｂ），（Ｃ）は夫々ＰチャンネルとＮチ
ャンネルの各電界効果トランジスタ（ＦＥＴ）のゲート
同士が入力端子Ａに共通接続され、上記２つのＦＥＴと
ドレイン同士が出力端子Ｘに共通接続されたＣ−ＭＯＳ
インバータである点は共通しているが、図３（Ａ），
（Ｂ）及び（Ｃ）に夫々示す固有名「ＦＶ０１」、「Ｆ
Ｖ０２」、「ＦＶ０５」のインバータはパラメータ（駆
動能力、チャネル幅、チャネル長など）が互いに異なる
所定の値に設定されている。

【００２１】図３（Ｄ）に示すマクロセルは入力端子Ａ
１及びＡ２と出力端子Ｘを有し、２つのＰチャンネルＦ
ＥＴと２つのＮチャンネルＦＥＴとからなる２入力ＮＡ
ＮＤ回路で、その固有名は「ＦＡ０２」である。図３
（Ｅ）に示すマクロセルは固有名「ＦＡ０３」の３入力
ＮＡＮＤ回路で、３つの入力端子Ａ１〜Ａ３と１つの出
力端子Ｘとを有し、３つのＰチャンネルＦＥＴと３つの
ＮチャンネルＦＥＴとからなる。

【００２２】図３（Ｆ）は固有名「ＦＲ０２」の２入力
ＮＯＲ回路で、２つの入力端子Ａ１及びＡ２と１つの出
力端子Ｘとを有し、２つのＰチャンネルＦＥＴと２つの
ＮチャンネルＦＥＴとからなる。図３（Ｇ）は固有名
「ＦＣＶ１」のクロックドインバータで、２つのＰチャ
ンネルＦＥＴと２つのＮチャンネルＦＥＴとが直列接続
され、一番上のＰチャンネルＦＥＴと一番下のＮチャン
ネルＦＥＴの両ゲートを入力端子Ａに接続し、上から２
番目と３番目のＦＥＴのゲートを夫々入力端子ＣＸ，Ｃ
に別々に接続すると共にそれらのドレインを出力端子Ｘ
に共通接続する構成である。

【００２３】また、図３（Ｈ）は２入力ＡＮＤ回路と３
入力ＮＯＲ回路の複合ゲート回路で、図１０に示した２
入力ＡＮＤ回路４５と３入力ＮＯＲ回路４６からなる複
合ゲート回路と同一の接続とされており、４つの入力端
子Ａ１〜Ａ４と１つの出力端子Ｘとを有する固有名「Ｆ
Ｈ０６」の複合ゲート回路である。更に、図３（Ｉ）は
ラッチ回路で、図１０に示したラッチ回路４９と同一の
回路構成で、クロックドインバータの出力が、２つのＣ
−ＭＯＳインバータのうち一方のＣ−ＭＯＳインバータ
の入力端子と他方のＣ−ＭＯＳインバータの出力端子に
接続された構成であり、固有名が「ＦＬＶ１」とされて
いる。上記の各マクロセルにはすべて、パラメータが設
定されている。

【００２４】再び図２に戻って説明するに、２３はプロ
セスパラメータファイルで、回路シミュレータ実行時の
素子作成条件のパラメータ（例えば必要な単位面積当り
の抵抗や単位面積当りの容量を得るイオン注入量その
他）が予め格納されている。このマクロセルファイル２
２及びプロセスパラメータファイル２３からの各データ
は入力カード２１のデータを変換手順２５で変換するた
めに用いられる。

【００２５】ここで、回路評価しようとする論理回路が
図１０に示す如き場合、回路シミュレータの使用者は図
１０の各論理素子と接続関係に基づいて図４に示す如き
記述の入力カード２１を作成するだけでよい。図４にお
いて、左端の６桁の数字はシーケンシャルナンバー、左
端から２番目の３桁の符号はマクロ名、左端から３番目
の４桁の符号は図３（Ａ）〜（Ｉ）に示したマクロセル
の固有名、左端から４番目以降の符号はそのマクロセル
の端子がどの節点に接続されるかを示す。

【００２６】これにより、シーケンシャルナンバー「０
００００２」には、マクロ名「Ｆ０１」で、固有名「Ｆ
Ｖ０１」の図３（Ａ）に示したインバータ（図１０の４
１に相当）の入力端子Ａが節点「Ｎ０００１」に接続さ
れ、出力端子Ｘが節点「Ｎ０００２」に接続されている
ことが記述されている。また、シーケンシャルナンバー
「０００００３」には、マクロ名「Ｆ０２」で固有名
「ＦＣＶ１」の図３（Ｇ）に示したクロックドインバー
タ（図１０の４２に相当）の入力端子Ａが節点「Ｎ００
０１」に、出力端子Ｘが節点「Ｎ０００４」に、入力端
子ＣがＶＤＤに、そして入力端子ＣＸがＶＧＧに接続さ
れていることが記述されている。

【００２７】以下、同様にして、回路シミュレータの使
用者は図１０の論理回路の論理素子がマクロセルファイ
ル２２の複数のマクロセル中のどのマクロセルに相当
し、そのマクロセルの入力端子、出力端子がどの節点に
接続されているかだけに基づいて記述する。これによ
り、図１１のような電子回路網を考慮することなく、し
かも数値的パラメータの素子毎の設定を全く行なうこと
なく、マクロセル単位で僅か１１個のマクロセルにより
入力カードを記述することができるため、図１２及び図
１３に示した従来の入力カードを記述する場合に比し、
極めて簡単に、しかも電子回路の知識を有さない者でも
入力カードを作成することができる。

【００２８】図４に示す如き記述する内容の入力カード
２１は、図２の制御カード２４によりプログラムを実行
する際の制御（例えばリストを出力しない、入力カード
のリストアウトをするなど）を指示され、またマクロセ
ルファイル２２及びプロセスパラメータファイル２３か
ら必要なデータを変換手順２５に従って取り込み、変換
手順２５を実行する計算機により自動処理される。この
結果、計算機からは必要に応じて出力リスト２６が出力
される一方、図１０に示した論理回路が図１１に示した
電子回路網に自動的に置き換えられた（変換された）図
５及び図６に示した記述内容のコンバートカード２７が
得られる。

【００２９】すなわち、コンバートカード２７の記述内
容は図５及び図６に示す如く、左端から２番目の素子名
の記述方法が図１２及び図１３の従来の入力カードと若
干異なるだけで、実質的には図１２及び図１３の従来の
入力カードと同一の記述内容であり、図１１の電子回路
網を示している。

【００３０】このコンバートカード２７は図２に２８で
示す如く回路シミュレータの実行に用いられ、その解析
結果がシグナルファイル２９に蓄積され、また必要に応
じて出力リスト３０に出力される。

【００３１】

【発明の効果】上述の如く、本発明によれば、回路シミ
ュレータの使用者が論理回路図の各論理素子が予め用意
された複数のマクロセルのどれに相当し、かつ、どの節
点に接続されているかだけを考慮して入力カードを作成
することができるため、大規模な電子回路網の数値的パ
ラメータ等の素子毎の設定を不要にでき、従来に比べて
作業効率を大幅に高めることができ、また論理回路から
電子回路網への置き換えは自動的に行なわれるので人間
が介在することによるミスを排除でき、半導体集積回路
の品質向上に寄与するところが大であり、更に論理設計
のみを習得している者でも電子回路図を得ることができ
る等の特長を有するものである。

【図面の簡単な説明】

【図１】本発明の原理説明用フローチャートである。

【図２】本発明方法の一実施例の手順説明図である。

【図３】マクロセルの各例の回路図である。

【図４】本発明方法により作成される入力カードの記述
例である。

【図５】本発明方法により得られるコンバートカードの
記述例（その１）である。

【図６】本発明方法により得られるコンバートカードの
記述例（その２）である。

【図７】ＬＳＩの設計、製作工程説明図である。

【図８】レイアウト設計の説明用フローチャートであ
る。

【図９】回路評価の実作業説明用フローチャートであ
る。

【図１０】論理回路の一例の回路図である。

【図１１】回路シミュレータに入力される電子回路網の
一例の回路図である。

【図１２】従来の入力カードの記述例（その１）であ
る。

【図１３】従来の入力カードの記述例（その２）であ
る。

【符号の説明】 １１ 第１の工程 １２ 第２の工程 １３ 第３の工程 ２１ 入力カード ２７ コンバートカード

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路のレイアウト設計に際
   し、設計された論理回路の評価のために、前記論理回路
   を電子回路網に置き換えて回路シミュレータに入力する
   回路シミュレータヘの回路網入力方法において、 前記論理回路で使用頻度の高さに基づいて、複数種類の
   パラメータが設定された論理素子であるマクロセルをラ
   イブラリとして予め用意する第１の工程（１１）と、 回路評価しようとする論理回路中の各論理素子とそれら
   の接続関係について、前記ライブラリの前記マクロセル
   を用いて入力カードに記述する第２の工程（１２）と、 前記入力カードに基づいて前記回路評価しようとする論
   理回路を前記電子回路網に自動的に置き換えた後、回路
   シミュレータに入力する第３の工程（１３）とを含むこ
   とを特徴とする回路シミュレータへの回路網入力方法。
2. 【請求項２】 前記第３の工程（１３）は、前記自動的
   に置き換えられた電子回路網の各素子名及びパラメータ
   が記述された出力カードを前記回路シミュレータ入力用
   として生成することを特徴とする請求項１記載の回路シ
   ミュレータへの回路網入力方法。