JP2000228466A - 半導体装置及びその製造方法ならびに電子装置 - Google Patents

半導体装置及びその製造方法ならびに電子装置

Info

Publication number
JP2000228466A
JP2000228466A JP11029508A JP2950899A JP2000228466A JP 2000228466 A JP2000228466 A JP 2000228466A JP 11029508 A JP11029508 A JP 11029508A JP 2950899 A JP2950899 A JP 2950899A JP 2000228466 A JP2000228466 A JP 2000228466A
Authority
JP
Japan
Prior art keywords
wiring
circuit
wiring board
semiconductor chip
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11029508A
Other languages
English (en)
Inventor
Toshiji Niitsu
利治 新津
Mamoru Iizuka
守 飯塚
Tsuneo Endo
恒雄 遠藤
Tomio Yamada
富男 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11029508A priority Critical patent/JP2000228466A/ja
Publication of JP2000228466A publication Critical patent/JP2000228466A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 樹脂基板に多層回路配線を設けた配線基板に
おいて、発熱量の大きい半導体素子を搭載する。高密度
・高集積化の発熱量の大きい半導体素子を搭載する。 【解決手段】 樹脂基板に回路配線を設けた配線基板に
金属板が埋め込まれ、該金属板の上面に、半導体チップ
の回路素子形成面（表面）と反対側面（裏面）が高融点
半田で接着固定され、前記半導体チップの回路素子形成
面上に形成された電極パッドと前記配線基板上の配線端
子とが金属ワイヤで電気的に接続され、前記半導体チッ
プ、金属ワイヤ、配線基板上の配線端子及びそれぞれの
電気的接続部が樹脂封止体で封止されてなる半導体装置
である。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体装置及びそ
の製造方法ならびに電子装置に関し、特に、多層配線基
板を用いた半導体装置の放熱効率を向上させるのに有効
な技術に関するものである。
【０００２】
【従来の技術】従来、アルミニウム（Ａｌ）ベース基板
上に回路配線が形成されたプリント配線基板（ＰＣＢ）
に、ヒートスプレッダ（放熱板）が搭載され、このヒー
トスプレッダ（放熱板）の上に半導体チップ（発熱素
子）の回路素子形成面（表面）と反対側面（裏面）が接
着固定される。そして、前記半導体チップの回路素子形
成面上に形成された電極パッドと前記配線基板上の回路
配線とが金属ワイヤで電気的に接続され、前記半導体チ
ップ、金属ワイヤ、配線基板上の回路配線及びそれぞれ
の電気的接続部が樹脂封止体で封止された半導体装置が
提案されている。これに関する技術手段は、例えば、IM
C 1992 Proceeding,Yokohama,june3〜june5,1992(表題
「AN INPROVEMENT ON SOLDER JOINT RELIABILITY FOR AL
UMINUM BASEDIMST SUBSTRATE」)に開示されている。
【０００３】また、樹脂基板に多層回路配線が形成され
たプリント配線基板（ＰＣＢ）に、半導体チップ（発熱
素子）の回路素子形成面（表面）と反対側面（裏面）が
接着固定され、前記プリント配線基板（ＰＣＢ）中に厚
さ方向に複数の放熱穴を設け、その中にＣｕメッキが施
される。そして、前記半導体チップの回路素子形成面上
に形成された電極パッドと前記配線基板上の回路配線と
が金属ワイヤで電気的に接続され、前記プリント配線基
板（ＰＣＢ）中に放熱前記半導体チップ、金属ワイヤ、
配線基板上の回路配線及びそれぞれの電気的接続部が樹
脂封止体で封止された半導体装置が提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来のアルミニウム（Ａｌ）ベース基板上に回路配線した
プリント配線基板（ＰＣＢ）に、ヒートスプレッダ（放
熱板）が搭載される半導体装置では、アルミニウム（Ａ
ｌ）ベース基板であるため、多層回路配線ができないの
で、高密度・高集積化ができないという問題があった。
【０００５】また、前記従来の樹脂基板に多層回路配線
が形成されたプリント配線樹脂基板（ＰＣＢ）を用いた
半導体装置では、発熱量が大きい半導体素子を搭載する
ことができないという問題があった。
【０００６】本発明の目的は、樹脂基板に多層回路配線
が形成された配線基板において、発熱量の大きい半導体
素子を搭載することが可能な技術を提供することにあ
る。
【０００７】本発明の他の目的は、高密度・高集積化の
発熱量の大きい半導体素子を搭載する半導体装置を提供
することにある。
【０００８】本発明の他の目的は、樹脂基板に回路配線
が形成された配線基板上に高密度・高集積化の発熱量の
大きい半導体素子を搭載する半導体装置と、チップコン
デンサ、トランス、ドライブＩＣ、チップ抵抗等の電子
部品とが搭載され、それらが電気的に接続されて混成集
積回路装置が構成されてなる電子装置を提供することに
ある。本発明の前記ならびにその他の目的及び新規な特
徴は、本明細書の記述及び添付図面によって明らかにな
るであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。 （１）樹脂基板に回路配線が形成された配線基板に放熱
板が埋め込まれ、該放熱板の上面に、半導体チップの回
路素子形成面と反対側面が高融点半田で接着固定され、
前記半導体チップの回路素子形成面上に形成された電極
パッドと前記配線基板上の回路配線とが金属ワイヤで電
気的に接続され、前記半導体チップ、金属ワイヤ、配線
基板上の回路配線及びそれぞれの電気的接続部が樹脂封
止体で封止されてなる半導体装置である。
【００１０】（２）配線基板に放熱板が埋め込まれ、該
放熱板の上面と前記配線基板上の回路配線の一部とが電
気的に接続され、前記放熱板の上面に半導体チップの回
路素子形成面と反対側面が高融点半田で接着固定され、
前記半導体チップの回路素子形成面上に形成された電極
パッドと前記配線基板上の回路配線とが金属ワイヤで電
気的に接続され、前記半導体チップ、金属ワイヤ、配線
基板上の回路配線及びそれぞれの電気的接続部が樹脂封
止体で封止されてなる半導体装置である。
【００１１】（３）樹脂基板に回路配線が形成された配
線基板に放熱板が埋め込まれ、該放熱板の上面と前記配
線基板上の回路配線の一部とが電気的に接続され、前記
放熱板の上面に半導体チップの回路素子形成面と反対側
面が高融点半田で接着固定され、前記半導体チップの回
路素子形成面上に形成された電極パッドと前記配線基板
上の回路配線とが金属ワイヤで電気的に接続され、前記
半導体チップ、金属ワイヤ、配線基板上の回路配線及び
それぞれの電気的接続部が樹脂封止体で封止され、前記
放熱板の半導体チップ載置面と反対側面に絶縁層を介在
させて放熱器が接着固定されてなる半導体装置である。
【００１２】（４）樹脂基板に回路配線が形成された配
線基板に放熱板挿入穴を形成し、この形成された穴に放
熱板を埋め込んで固定し、該放熱板の上面に半導体チッ
プの回路素子形成面と反対側面を高融点半田で接着固定
し、前記半導体チップの回路素子形成面上に形成された
電極パッドと前記配線基板上の回路配線とを金属ワイヤ
で電気的に接続し、前記半導体チップ、金属ワイヤ、配
線基板上の回路配線及びそれぞれの電気的接続部を樹脂
封止体で封止する半導体装置の製造方法である。
【００１３】（５）樹脂基板に回路配線が形成された配
線基板に放熱板挿入穴を形成し、この形成された穴に放
熱板を埋め込んで固定し、該放熱板の上面と前記配線基
板上の回路配線の一部と電気的に接続し、前記放熱板の
上面に半導体チップの回路素子形成面と反対側面を高融
点半田で接着固定し、前記半導体チップの回路素子形成
面上に形成された電極パッドと前記配線基板上の回路配
線とを金属ワイヤで電気的に接続し、前記半導体チッ
プ、金属ワイヤ、配線基板上の回路配線及びそれぞれの
電気的接続部を樹脂封止体で封止する半導体装置の製造
方法である。
【００１４】（６）樹脂基板に回路配線が形成された配
線基板に放熱板挿入穴を形成し、この形成された穴に放
熱板を埋め込んで固定し、該放熱板の上面と前記配線基
板上の回路配線の一部とを電気的に接続し、前記放熱板
の上面に半導体チップの回路素子形成面と反対側面を高
融点半田で接着固定し、前記半導体チップの回路素子形
成面上に形成された電極パッドと前記配線基板上の回路
配線とを金属ワイヤで電気的に接続し、前記半導体チッ
プ、金属ワイヤ、配線基板上の回路配線及びそれぞれの
電気的接続部を樹脂封止体で封止し、その後、前記放熱
板の半導体チップ載置面と反対側面に絶縁層を介在させ
て放熱器を接着固定する半導体装置の製造方法である。
【００１５】（７）放熱板の上面に高融点半田を半田印
刷により塗布し、その塗布された高融点半田の上に複数
の半導体チップを搭載し、前記高融点半田をリフローし
て１個もしくは複数の半導体チップと放熱板とを接着固
定し、一方、樹脂基板に回路配線が形成された配線基板
に放熱板挿入穴を形成し、この形成された穴に放熱板を
嵌め込み、前記樹脂基板に回路配線の一部と前記放熱板
とを電気的に接続し、前記半導体チップの回路素子形成
面上に形成された電極パッドと前記配線基板上の回路配
線とを金属ワイヤで電気的に接続し、前記半導体チップ
１、金属ワイヤ、配線基板１上の回路配線及びそれぞれ
の電気的接続部を樹脂封止体で封止し、前記樹脂基板に
回路配線を設けられていない面（裏面）と放熱板の裏面
に絶縁層を形成し、その絶縁層の上に放熱器を接着固定
する半導体装置の製造方法である。
【００１６】（８）樹脂基板に回路配線が形成された配
線基板上に前記（１）乃至（３）のうちいずれか１つの
半導体装置と、チップコンデンサ、トランス、ドライブ
ＩＣ、チップ抵抗等の電子部品とが搭載され、それらが
電気的に接続されて混成集積回路装置が構成されてなる
電子装置である。
【００１７】（９）前記配線基板は、樹脂基板に多層配
線が形成されたものである。 （１０）前記放熱板は、銅、モリブデン、銅と銅合金と
を交互に積層した積層板のうちいずれか１つからなる。 （１１）前記高融点半田は、通常の半導体装置組み立て
温度よりも高い半田からなる。
【００１８】以下、本発明について、図面を参照して実
施形態（実施例）とともに詳細に説明する。なお、実施
例を説明するための全図において、同一機能を有するも
のは同一符号を付け、その繰り返しの説明は省略する。
【００１９】
【発明の実施の形態】（実施例１）図１は、本発明の実
施例１の半導体装置の概略構成を示す断面図である。図
１に示すように、本実施例１の半導体装置１００は、樹
脂基板１に回路配線２が形成された配線基板ＰＣＢに放
熱板（ヒートスプレッダ）６が埋め込まれ、この放熱板
２の上面に、半導体チップの回路素子形成面（表面）と
反対側面（裏面）が高融点半田４で接着固定されて搭載
され、前記半導体チップ３の回路素子形成面上に形成さ
れた電極パッドと前記配線基板ＰＣＢ上の回路配線とが
金属ワイヤ５で電気的に接続され、前記半導体チップ
３、金属ワイヤ５、配線基板ＰＣＢ上の配線２及びそれ
ぞれの電気的接続部が樹脂封止体（レジン）７で封止さ
れてなる。
【００２０】前記樹脂基板１に回路配線２が設けられて
いない面（裏面）と放熱板（ヒートスプレッダ）６の裏
面に絶縁層８が設けられている。これは、放熱板（ヒー
トスプレッタ）６が上下に移動しないように固定するた
めである。また、前記放熱板にさらに大きい放熱効果を
もたせるために、前記放熱板６の裏面に放熱装置（ヒー
トシンク）を取り付けるためのもである。
【００２１】前記配線基板ＰＣＢとしては、例えば、図
２に示すように、高密度・高集積化の発熱量の大きい半
導体素子を搭載するために、樹脂基板１に多層回路配線
が施されたものを用い、樹脂基板１としては、例えば、
ガラス繊維に樹脂が含浸されたもの（ガラスエポキシ樹
脂）を用いる。この樹脂基板１の厚さは、例えば、１.
５ｍｍ〜２ｍｍである。
【００２２】前記高融点半田４としては、例えば、９５
Ｓｎ-５Ｓｂ、９７Ｓｎ-３Ａｇ、９５Ｓｂ-５Ｓｎ等を
用いる。高融点半田４の溶解温度は、例えば、３２０℃
であり、通常の半導体装置組み立てに用いる部品の接着
温度２００℃〜２４０℃よりも高い半田を用いる。前記
金属ワイヤ５としては、アルミニウム（Ａｌ）線を用い
る。
【００２３】前記放熱板６としては、例えば、銅（Ｃ
ｕ）、モリブデン（Ｍｏ）、銅と銅合金とを交互に積層
した積層板（ＣＩＣ）等を用い、前記銅合金としては、
銅（Ｃｕ）とニッケル（Ｎｉ）の合金を用いる。その放
熱板６の厚さは、例えば、０.５ｍｍ〜２ｍｍである。
【００２４】次に、前記本実施例１の半導体装置１００
の製造方法を説明する。
【００２５】まず、半導体チップ３の回路素子形成面
（表面）と反対側面（裏面）を放熱板６に高融点半田４
で接着固定する。この接着固定は、放熱板６の上面に例
えば、９５Ｓｎ-５Ｓｂ、９７Ｓｎ-３Ａｇ、９５Ｓｂ-
５Ｓｎ等の高融点半田４を溶解して塗布し、その上に半
導体チップ３の回路素子形成面（表面）と反対側面（裏
面）を載置して固定し、それを３２０℃以上の温度でリ
フローして接着固定する。
【００２６】一方、樹脂基板１に回路配線２を形成され
た配線基板ＰＣＢに、放熱板挿入穴１Ａを、例えばプレ
ス加工技術により形成する。この形成された放熱板挿入
穴１Ａに半導体チップ３が接着固定された放熱板６を埋
め込んで固定する。
【００２７】次に、前記半導体チップ１の回路素子形成
面上に形成された電極パッドと前記配線基板ＰＣＢ上の
回路配線とを例えばＡｌワイヤからなる金属ワイヤ５で
電気的に接続し、前記半導体チップ１、金属ワイヤ５、
配線基板ＰＣＢの上面に形成された回路配線２及びそれ
ぞれの電気的接続部を樹脂封止体７で封止する。次に、
前記樹脂基板１に回路配線２を設けられていない面（裏
面）と放熱板６の裏面に絶縁層８を形成して、図１に示
す本実施例１の半導体装置が完成する。
【００２８】以上、説明したように、本実施例１によれ
ば、樹脂基板１に多層回路配線が形成された配線基板Ｐ
ＣＢに、半導体チップ３の回路素子形成面（表面）と反
対側面（裏面）を高融点半田４で接着固定した放熱板６
を嵌め込むことにより、半導体チップ３で発生する熱を
外部に効率良く放熱することができるので、発熱量の大
きい半導体チップ３を配線基板ＰＣＢ上に搭載すること
ができる。このような構造にすることにより、樹脂基板
１に多層回路配線が設けられるので、高密度・高集積化
の発熱量の大きい半導体素子を搭載する半導体装置が得
られる。
【００２９】（実施例２）図３は、本発明の実施例２の
半導体装置の概略構成を示す要部断面図である。本実施
例２の半導体装置は、図３に示すように、前記実施例１
の樹脂基板１上の回路配線２の形状と放熱板（放熱板：
ヒートスプレッダ）６の形状を変え、回路配線２の一部
２Ａと放熱板６とを低融点半田４Ａで電気的に接続した
ものである。
【００３０】この実施例２の半導体装置は、放熱板６に
半導体チップ３の回路素子形成面（表面）と反対側面
（裏面）を高融点半田４（溶解温度３２０℃）で接着固
定する。次に、前記樹脂基板１に回路配線２を形成され
た配線基板ＰＣＢに、放熱板挿入穴１Ａを、例えば、金
型で打ち抜くこと（プレス加工）により形成する。この
放熱板挿入穴１Ａの近傍には、前記樹脂基板１の上の回
路配線２の一部２Ａが配置されている。この場合、回路
配線２の一部２Ａは、樹脂基板１の上にベタ配線層を形
成し、このベタ配線層が形成された配線基板ＰＣＢに放
熱板挿入穴１Ａを金型で打ち抜いて形成する時に、同時
にベタ配線層を金型で打ち抜いて形成する。
【００３１】前記形成された放熱板挿入穴１Ａに半導体
チップ３が接着固定された放熱板６が挿入され、低融点
半田４Ａ（溶解温度２００〜２４０℃）により、回路配
線２の一部２Ａと前記放熱板６とが接着固定されて電気
的に接続される。この放熱板６の回路配線２の一部２Ａ
と前記放熱板６とが接着固定されて電気的に接続される
上部は、その本体よりも突出した形状になっている。
【００３２】このように構成することにより、前記回路
配線２の一部２Ａを、例えば、半導体チップ３のドレイ
ン配線とすることができる。すなわち、これにより、例
えば、ＦＥＴトランジスタのドレイン電極と放熱板６と
が接続され、前記金属ワイヤ５によりゲート電極、ソー
ス電極が回路配線２に接続されることになる。また、放
熱板６と他の部品の回路配線２の一部２Ａとを電気的に
接続することができる。
【００３３】（実施例３）図４は、本発明の実施例３の
半導体装置の概略構成を示す要部断面図である。本実施
例３の半導体装置は、図４に示すように、前記実施例１
の樹脂基板１上の放熱板（放熱板：ヒートスプレッダ）
６の形状を変え、放熱板挿入穴１Ａの壁（外周面）をメ
タライズ（金属メッキ）し、このメタライズ（金属メッ
キ）された放熱板挿入穴１Ａに、前記半導体チップ３が
接着固定された放熱板６が挿入し、低融点半田４Ａ（溶
解温度２００〜２４０℃）により放熱板挿入穴１Ａのメ
タライズ（金属メッキ）された部分９と前記放熱板６と
を接着固定したたものである。前記放熱板６の配線基板
ＰＣＢの放熱板挿入穴１Ａのメタライズ（金属メッキ）
された部分９と接着固定される上部は、その本体よりも
突出した形状になっている。このように構成することに
より、配線基板ＰＣＢと放熱板６との接続強度を向上す
ることができる。
【００３４】また、前記放熱板６の配線基板ＰＣＢの放
熱板挿入穴１Ａのメタライズ（金属メッキ）された部分
９と接着固定される上部の形状を、図５に示すように、
その本体よりも突出させない前記実施例１のような形状
のままでも、配線基板ＰＣＢと放熱板６との接続強度を
向上することができる。
【００３５】（実施例４）図６は、本発明の実施例４の
半導体装置の概略構成を示す要部断面図である。
【００３６】本実施例４の半導体装置は、前記図５に示
す半導体装置において、前記絶縁層８の大きさを放熱板
６の大きさの寸法にしたものである。
【００３７】本実施例６の半導体装置は、前記実施例１
における放熱板（ヒートスプレッダ）６と成形加工する
前に、放熱板６の原材料である金属板の裏面に絶縁シー
トを接着させた複合板を作製し、この複合板を金型で打
ち抜いて放熱板６を作製する。その他の工程は、前記実
施例１の製造方法と同じである。このように構成するこ
とにより、放熱板６の裏面に絶縁層８を安価で容易に設
けることができる。
【００３８】（実施例５）図７は、本発明の実施例５の
半導体装置の概略構成を示す要部断面図である。
【００３９】本実施例５の半導体装置は、前記図６に示
す半導体装置において、他の部品、例えば、電界効果型
トランジスタ（ＦＥＴ）のドレイン電極と放熱板６とを
接続するための配線基板ＰＣＢに内部配線２Ｂ（多層配
線）を設けたものである。このように内部配線２Ｂを設
け、これと放熱板６とを電気的に接続することにより、
パワートランジスタモジュール、他の混成集積回路装置
等の電子装置の配線、放熱等の設計を容易に行うことが
できる。
【００４０】（実施例６）図８は、本発明の実施例５の
半導体装置の概略構成を示す要部断面図である。
【００４１】本実施例５の半導体装置は、前記図４に示
す半導体装置において、他の部品、例えば、電界効果型
トランジスタ（ＦＥＴ）のドレイン電極と放熱板６とを
接続するための外部接続配線２Ｃを設けたものである。
このように外部接続配線２Ｃを設け、これと放熱板６と
を電気的に接続することにより、パワートランジスタモ
ジュール、他の混成集積回路装置等の電子装置の配線、
放熱等の設計を容易に行うことができる。
【００４２】（実施例７）図９は、本発明の実施例７の
半導体装置の概略構成を示す平面図である。
【００４３】本実施例７の半導体装置は、図９に示すよ
うに、前記図４〜図７に示す実施例の放熱板６を挿入す
るための放熱板挿入穴１Ａの壁面に設けらたメタライズ
（金属メッキ）層の形状を断面が半円状となる形状にし
たものである。
【００４４】この半円状壁面メタライズ層の製作方法
は、樹脂基板１上に回路配線２Ｄを形成し、その上から
放熱板挿入穴１Ａを金型で打ち抜き（プレス加工）、こ
の放熱板挿入穴１Ａの周辺の回路配線２Ｄの上から半円
スルーホール１Ｂを金型で打ち抜いて形成し、その半円
スルーホール１Ｂの壁面にメタライズ（金属メッキ）し
て壁面メタライズ層を作製する。このようにして、壁面
メタライズ層のメタライズ（金属メッキ）面積を小さく
することができる。
【００４５】（実施例８）図１０は、本発明の実施例８
の混成集積回路装置（パワートランジスタモジュール）
の概略構成を示す斜視図、図１１は、図１０のａ−ａ’
線に沿った断面図、図１２は、本実施例８の混成集積回
路装置（パワートランジスタモジュール）の製造方法を
説明するための図である。図１０及び１１において、２
００は半導体装置、２１はチップコンデンサ、２２はト
ランス、２３はドライブＩＣ、２４はチップ抵抗、２５
はコネクタ、２６は放熱器である。
【００４６】本実施例８の混成集積回路装置は、図１０
及び図１１に示すように、樹脂基板１に回路配線が形成
された配線基板ＰＣＢ上に前記実施例１の半導体装置１
００と、チップコンデンサ２１、トランス２２、ドライ
ブＩＣ２３、チップ抵抗２４等の電子部品とが搭載さ
れ、それらが回路配線（図示していない）により電気的
に接続されて混成集積回路装置が構成されている。
【００４７】本実施例８の混成集積回路装置は、図１０
及び図１１に示すように、前記実施例１における半導体
チップ３の代りに複数個のＦＥＴ半導体チップ（例えば
４個のトランジスタＴｒ１，Ｔｒ２、Ｔｒ３、Ｔｒ３）
を搭載した半導体装置２００を用い、放熱板６の裏面に
放熱器１０を取り付けたものである。
【００４８】以下に、本実施例８の混成集積回路装置の
半導体装置２００の製造方法を図１２に沿って説明す
る。まず、図１２（ａ）に示すように、放熱板６の上面
に高融点半田４を半田印刷により塗布し、その塗布され
た高融点半田４の上に複数個の半導体チップ（例えば４
個のＦＥＴトランジスタＴｒ１，Ｔｒ２、Ｔｒ３、Ｔｒ
４）３を搭載し、それを温度３２０℃以上に加熱して高
融点半田４をリフローして４個の半導体チップ３のそれ
ぞれと放熱板６とを接着固定する。
【００４９】一方、図１１（ｂ）に示すように、前記樹
脂基板１に回路配線２が形成された配線基板ＰＣＢに、
放熱板６の挿入するための放熱板挿入穴１Ａを、例え
ば、金型で打ち抜くプレス加工技術により形成し、図１
１（ｃ）に示すように、その放熱板挿入穴１Ａに前記放
熱板６を嵌め込む。そして、前記樹脂基板１に回路配線
２の一部２Ａと前記放熱板６とを金属ワイヤ、半田等に
より電気的に接続する（ドレイン電極との接続）。
【００５０】次に、前記半導体チップ１の回路素子形成
面上に形成された電極パッドと前記配線基板ＰＣＢ上の
回路配線とを金属ワイヤ５で電気的に接続し（ゲート電
極、ソース電極との接続）、前記半導体チップ１、金属
ワイヤ５、配線基板ＰＣＢ１上の回路配線及びそれぞれ
の電気的接続部を樹脂封止体７で封止する。次に、前記
樹脂基板１に回路配線２が形成されている面（表面）と
反対側の面（裏面）と放熱板６の裏面に絶縁層８を形成
し、その絶縁層８の上に放熱器１０を取り付けて、図１
０及び図１１に示す本実施８の半導体装置２００が完成
する。
【００５１】前記本実施例８の混成集積回路装置の一例
の高周波増幅器の等価回路を図１３に示す。図１３にお
いて、Ｖ１，Ｖ２，Ｖ３は電源電圧端子、ＩＮは入力端
子、ＯＵＴは出力端子、Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ
４はそれぞれＦＥＴトランジスタ（本実施例の半導体チ
ップ３に相当する）、ＩＣ１はコントロールＩＣ、Ｃ
１，Ｃ２，Ｃ３はコンデンサ（本実施例のチップコンデ
ンサに相当する）、Ｒ１，Ｒ２，Ｒ３，Ｒ４は抵抗（本
実施例のチップ抵抗に相当する）、ＧＮＤは接地電位、
Ｄ１はダイオードである。
【００５２】以上説明したように、本実施例８によれ
ば、樹脂基板１に多層回路配線が形成された配線基板Ｐ
ＣＢに、複数の半導体チップ３のそれぞれの回路素子形
成面（表面）と反対側面（裏面）を高融点半田４で接着
固定した金属板６を嵌め込むことにより、複数の半導体
チップ３で発生する熱を外部に効率良く放熱することが
できるので、発熱量の大きい半導体チップ３を配線基板
ＰＣＢ上に複数個搭載することができる。このような構
造にすることにより、樹脂基板１に多層回路配線が設け
られるので、高密度・高集積化の発熱量の大きい半導体
素子を複数個搭載する混成集積回路装置（パワートラン
ジスタモジュール）が得られる。
【００５３】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されることな
く、その要旨を逸脱しない範囲において種々変更し得る
ことはいうまでもない。
【００５４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）樹脂基板に多層回路配線が形成された配線基板
に、半導体チップの回路素子形成面（表面）と反対側面
（裏面）を高融点半田で接着固定した金属板を嵌め込む
ことにより、半導体チップで発生する熱を外部に効率良
く放熱することができるので、発熱量の大きい半導体チ
ップを配線基板上に搭載することができる。このような
構造にすることにより、樹脂基板に多層回路配線が設け
られるので、高密度・高集積化の発熱量の大きい半導体
素子を搭載する半導体装置が得られる。
【００５５】（２）樹脂基板に多層回路配線が形成され
た配線基板に、１個又は複数の半導体チップのそれぞれ
の回路素子形成面（表面）と反対側面（裏面）を高融点
半田で接着固定した金属板を嵌め込むことにより、半導
体チップで発生する熱を外部に効率良く放熱することが
できるので、発熱量の大きい半導体チップを配線基板上
に１個又は複数個搭載することができる。このような構
造にすることにより、樹脂基板１に多層回路配線が設け
られるので、高密度・高集積化の発熱量の大きい半導体
素子を搭載する混成集積回路装置（パワートランジスタ
モジュール）が得られる。
【図面の簡単な説明】
【図１】本発明の実施例１の半導体装置の概略構成を示
す断面図である。
【図２】本実施例１の配線基板の多層配線の構成を示す
要部断面図である。
【図３】本発明の実施例２の半導体装置の概略構成を示
す要部断面図である。
【図４】本発明の実施例３の半導体装置の概略構成を示
す要部断面図である。
【図５】本実施例３の半導体装置の変形例の概略構成を
示す要部断面図である。
【図６】本発明の実施例４の半導体装置の概略構成を示
す要部断面図である。
【図７】本発明の実施例５の半導体装置の概略構成を示
す要部断面図である。
【図８】本発明の実施例６の半導体装置の変形例の概略
構成を示す要部断面図である。
【図９】本発明の実施例７の半導体装置の概略構成を示
す平面図である。
【図１０】本発明の実施例８の混成集積回路装置（電子
装置）の概略構成を示す斜視図である。
【図１１】図１０のａ−ａ’線に沿った断面図である。
【図１２】本実施例８の混成集積回路装置（電子装置）
の製造方法を説明するための図である。
【図１３】本実施例８の混成集積回路装置（電子装置）
の一例の高周波増幅器の価回路図である。
【符号の説明】
１００，２００…半導体装置、１…樹脂基板、１Ａ…放
熱板挿入穴、２…回路配線、２Ａ，２Ｂ，２Ｃ，２Ｄ…
回路配線の一部、ＰＣＢ…配線基板、３…半導体チッ
プ、４…高融点半田、４…低融点半田、５…金属ワイ
ヤ、６…放熱板（ヒートスプレッダ）、７…樹脂封止体
（レジン）、８…絶縁層、９…スルホールメタライズ
層、１０…放熱器、２１…チップコンデンサ、２２…ト
ランス、２３…ドライブＩＣ、２４…チップ抵抗、２５
…コネクタ。
フロントページの続き (72)発明者 遠藤 恒雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 山田 富男 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 Ｆターム(参考） 5F036 AA01 BA04 BA26 BB08 BC06 BD01 BE01

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 樹脂基板に回路配線が形成された配線基
    板に放熱板が埋め込まれ、該放熱板の上面に、半導体チ
    ップの回路素子形成面と反対側面が高融点半田で接着固
    定され、前記半導体チップの回路素子形成面上に形成さ
    れた電極パッドと前記配線基板上の回路配線とが金属ワ
    イヤで電気的に接続され、前記半導体チップ、金属ワイ
    ヤ、配線基板上の回路配線及びそれぞれの電気的接続部
    が樹脂封止体で封止されてなることを特徴とする半導体
    装置。
  2. 【請求項２】 配線基板に放熱板が埋め込まれ、該放熱
    板の上面と前記配線基板上の回路配線の一部とが電気的
    に接続され、前記放熱板の上面に半導体チップの回路素
    子形成面と反対側面が高融点半田で接着固定され、前記
    半導体チップの回路素子形成面上に形成された電極パッ
    ドと前記配線基板上の回路配線とが金属ワイヤで電気的
    に接続され、前記半導体チップ、金属ワイヤ、配線基板
    上の回路配線及びそれぞれの電気的接続部が樹脂封止体
    で封止されてなることを特徴とする半導体装置。
  3. 【請求項３】 樹脂基板に回路配線が形成された配線基
    板に放熱板が埋め込まれ、該放熱板の上面と前記配線基
    板上の回路配線の一部とが電気的に接続され、前記放熱
    板の上面に半導体チップの回路素子形成面と反対側面が
    高融点半田で接着固定され、前記半導体チップの回路素
    子形成面上に形成された電極パッドと前記配線基板上の
    回路配線とが金属ワイヤで電気的に接続され、前記半導
    体チップ、金属ワイヤ、配線基板上の回路配線及びそれ
    ぞれの電気的接続部が樹脂封止体で封止され、前記放熱
    板の半導体チップ載置面と反対側面に絶縁層を介在させ
    て放熱器が接着固定されてなることを特徴とする半導体
    装置。
  4. 【請求項４】 前記配線基板は、樹脂基板に多層配線が
    形成されたものであることを特徴とする請求項１乃至３
    のうちいずれか１項に記載の半導体装置。
  5. 【請求項５】 前記放熱板は、銅、モリブデン、銅と銅
    合金とを交互に積層した積層板のうちいずれか１つから
    なることを特徴とする請求項１乃至４のうちいずれか１
    項に記載の半導体装置。
  6. 【請求項６】 前記高融点半田は、通常の半導体装置組
    み立て温度よりも高い半田からなることを特徴とする請
    求項１乃至５のうちいずれか１項に記載の半導体装置。
  7. 【請求項７】 樹脂基板に回路配線が形成された配線基
    板に放熱板挿入穴を形成し、この形成された穴に放熱板
    を埋め込んで固定し、該放熱板の上面に半導体チップの
    回路素子形成面と反対側面を高融点半田で接着固定し、
    前記半導体チップの回路素子形成面上に形成された電極
    パッドと前記配線基板上の回路配線とを金属ワイヤで電
    気的に接続し、前記半導体チップ、金属ワイヤ、配線基
    板上の回路配線及びそれぞれの電気的接続部を樹脂封止
    体で封止することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 樹脂基板に回路配線が形成された配線基
    板に放熱板挿入穴を形成し、この形成された穴に放熱板
    を埋め込んで固定し、該放熱板の上面と前記配線基板上
    の回路配線の一部と電気的に接続し、前記放熱板の上面
    に半導体チップの回路素子形成面と反対側面を高融点半
    田で接着固定し、前記半導体チップの回路素子形成面上
    に形成された電極パッドと前記配線基板上の回路配線と
    を金属ワイヤで電気的に接続し、前記半導体チップ、金
    属ワイヤ、配線基板上の回路配線及びそれぞれの電気的
    接続部を樹脂封止体で封止することを特徴とする半導体
    装置の製造方法。
  9. 【請求項９】 樹脂基板に回路配線が形成された配線基
    板に放熱板挿入穴を形成し、この形成された穴に放熱板
    を埋め込んで固定し、該放熱板の上面と前記配線基板上
    の回路配線の一部とを電気的に接続し、前記放熱板の上
    面に半導体チップの回路素子形成面と反対側面を高融点
    半田で接着固定し、前記半導体チップの回路素子形成面
    上に形成された電極パッドと前記配線基板上の回路配線
    とを金属ワイヤで電気的に接続し、前記半導体チップ、
    金属ワイヤ、配線基板上の回路配線及びそれぞれの電気
    的接続部を樹脂封止体で封止し、その後、前記放熱板の
    半導体チップ載置面と反対側面に絶縁層を介在させて放
    熱器を接着固定することを特徴とする半導体装置の製造
    方法。
  10. 【請求項１０】 放熱板の上面に高融点半田を半田印刷
    により塗布し、その塗布された高融点半田の上に複数の
    半導体チップを搭載し、前記高融点半田をリフローして
    １個もしくは複数の半導体チップと放熱板とを接着固定
    し、一方、樹脂基板に回路配線が形成された配線基板に
    放熱板挿入穴を形成し、この形成された穴に放熱板を嵌
    め込み、前記樹脂基板に回路配線の一部と前記放熱板と
    を電気的に接続し、前記半導体チップの回路素子形成面
    上に形成された電極パッドと前記配線基板上の回路配線
    とを金属ワイヤで電気的に接続し、前記半導体チップ
    １、金属ワイヤ、配線基板１上の回路配線及びそれぞれ
    の電気的接続部を樹脂封止体で封止し、前記樹脂基板に
    回路配線を設けられていない面（裏面）と放熱板の裏面
    に絶縁層を形成し、その絶縁層の上に放熱器を接着固定
    することを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 樹脂基板に回路配線が形成された配線
    基板上に前記請求項１乃至６のうちいずれか１項に記載
    の半導体装置と、チップコンデンサ、トランス、ドライ
    ブＩＣ、チップ抵抗等の電子部品とが搭載され、それら
    が電気的に接続されて混成集積回路装置が構成されてな
    ることを特徴とする電子装置。
JP11029508A 1999-02-08 1999-02-08 半導体装置及びその製造方法ならびに電子装置 Pending JP2000228466A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11029508A JP2000228466A (ja) 1999-02-08 1999-02-08 半導体装置及びその製造方法ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11029508A JP2000228466A (ja) 1999-02-08 1999-02-08 半導体装置及びその製造方法ならびに電子装置

Publications (1)

Publication Number Publication Date
JP2000228466A true JP2000228466A (ja) 2000-08-15

Family

ID=12278048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11029508A Pending JP2000228466A (ja) 1999-02-08 1999-02-08 半導体装置及びその製造方法ならびに電子装置

Country Status (1)

Country Link
JP (1) JP2000228466A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147863A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 電子装置およびその製造方法
JP2010219280A (ja) * 2009-03-17 2010-09-30 Furukawa Electric Co Ltd:The 電子基板
WO2013065316A1 (ja) * 2011-11-02 2013-05-10 富士電機株式会社 電力変換器
WO2013150772A1 (ja) * 2012-04-02 2013-10-10 富士電機株式会社 電力変換器
WO2014175062A1 (ja) 2013-04-24 2014-10-30 富士電機株式会社 パワー半導体モジュールおよびその製造方法、電力変換器
US9558311B2 (en) 2013-10-31 2017-01-31 International Business Machines Corporation Surface region selection for heat sink placement
CN110290639A (zh) * 2019-07-31 2019-09-27 东莞市沃德普自动化科技有限公司 一种设备及其pcb板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147863A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 電子装置およびその製造方法
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
JP2010219280A (ja) * 2009-03-17 2010-09-30 Furukawa Electric Co Ltd:The 電子基板
WO2013065316A1 (ja) * 2011-11-02 2013-05-10 富士電機株式会社 電力変換器
JPWO2013065316A1 (ja) * 2011-11-02 2015-04-02 富士電機株式会社 電力変換器
DE112012004593B4 (de) * 2011-11-02 2020-10-01 Fuji Electric Co., Ltd. Leistungswandler
WO2013150772A1 (ja) * 2012-04-02 2013-10-10 富士電機株式会社 電力変換器
JPWO2013150772A1 (ja) * 2012-04-02 2015-12-17 富士電機株式会社 電力変換器
WO2014175062A1 (ja) 2013-04-24 2014-10-30 富士電機株式会社 パワー半導体モジュールおよびその製造方法、電力変換器
US9373555B2 (en) 2013-04-24 2016-06-21 Fuji Electric Co., Ltd. Power semiconductor module, method for manufacturing the same, and power converter
US9558311B2 (en) 2013-10-31 2017-01-31 International Business Machines Corporation Surface region selection for heat sink placement
CN110290639A (zh) * 2019-07-31 2019-09-27 东莞市沃德普自动化科技有限公司 一种设备及其pcb板

Similar Documents

Publication Publication Date Title
US9496205B2 (en) Power semiconductor package
US6784374B2 (en) Printed wiring board and manufacturing method therefor
US7919854B2 (en) Semiconductor module with two cooling surfaces and method
JPH0750454A (ja) フレキシブル回路ボード
JPH1012812A (ja) 電力用半導体装置
JP2003115681A (ja) 電子部品の実装構造
JP4899269B2 (ja) 電子部品ユニットおよびその製造方法
JP2000228466A (ja) 半導体装置及びその製造方法ならびに電子装置
JPH05121644A (ja) 電子回路デバイス
JPH09199823A (ja) チップオンボードプリント配線板
JP3931696B2 (ja) 電子装置
CN110838475A (zh) 芯片组件及其制作方法
JP4797492B2 (ja) 半導体装置
JP4527292B2 (ja) 半導体パワーモジュール
JPH07297320A (ja) Ｂｇａ型半導体装置
JP2809316B2 (ja) 電子部品搭載用基板
JP3959839B2 (ja) 半導体装置の製造方法
JP2000124578A (ja) ハイブリッドモジュール及びその製造方法
JP2541494B2 (ja) 半導体装置
JP2002184890A (ja) 表面実装型半導体装置
WO2015004952A1 (ja) 回路基板
JP2796636B2 (ja) 電子部品搭載用基板
JP3170004B2 (ja) セラミック回路基板
JP2000353770A (ja) 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法
JP2001044243A (ja) フリップチップ実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424